EDA用戶使用手冊及引腳

EDA/SOPC系統(tǒng)開發(fā)平臺用

戶

使

用

手nrL冊北京百科融創(chuàng)教學儀器設(shè)備有限公司TOC\o"1-5"\h\z\o"CurrentDocument"第一章綜述 3\o"CurrentDocument"第二章系統(tǒng)模塊 7\o"CurrentDocument"2.1系統(tǒng)組成 7\o"CurrentDocument"2.2模塊介紹 9\o"CurrentDocument"2.3使用注意事項： 35\o"CurrentDocument"2.4SOPC-NIOSIIEDA/SOPC系統(tǒng)開發(fā)平臺說明 36第一章綜述SOPC-NIOSIIEDA/SOPC實驗開發(fā)系統(tǒng)是根據(jù)現(xiàn)代電子發(fā)展的方向，集EDA和SOPC系統(tǒng)開發(fā)為一體的綜合性實驗開發(fā)系統(tǒng)，除了滿足高校專、本科生和研究生的SOPC教學實驗開發(fā)之外，也是電子設(shè)計和電子項目開發(fā)的理想工具。整個開發(fā)系統(tǒng)由核心板SOPC-NiosII-EP2C35、系統(tǒng)板和擴展板構(gòu)成，根據(jù)用戶不同的需求配置成不同的開發(fā)系統(tǒng)。SOPC-NiosII-EP2C35開發(fā)板為基于AlteraCycloneII器件的嵌入式系統(tǒng)開發(fā)提供了一個很好的硬件平臺，它可以為開發(fā)人員提供以下資源：擁有33216個邏輯單元和483840bits片上存儲單元CycloneIIEP2C35F672C8FPGA16Mbits的EPCS16配置芯片1MbytesSRAM32MbytesSDRAM8MbytesNORFlashROM64MbytesNANDFlashROMRS-232DB9串行接口USB2.0設(shè)備接口10BASE-TJ45接口多路音頻CODEC接口4個用戶自定義按鍵4個用戶自定義LED1個七段碼LED標準AS編程接口和JTAG調(diào)試接口50MHz高精度時鐘源兩個高密度擴展接口（可與配套實驗箱連接）兩個標準2.54mm擴展接口，供用戶自由擴展系統(tǒng)上電復位電路口支持+5V直接輸入，板上電源管理模塊SOpC-NiosII-EP2C35開發(fā)板是在經(jīng)過長期用戶需求考察后，結(jié)合目前市面上以及實際應(yīng)用需要，同時兼顧入門學生以及資深開發(fā)工程師的應(yīng)用需求而研發(fā)的。就資源而言，它已經(jīng)可以組成一個高性能的嵌入式系統(tǒng)，可以運行目前流行的RTOS，如uC/OS、uClinux等。系統(tǒng)主芯片采用672引腳、BGA封裝的EP2C35FPGA，它擁有33216個LE,105個M4K片上RAM（共計483840bits），35個18X18硬件乘法器、4個高性能PLL以及多達475個用戶自定義IO。板上提供了大容量的SRAM、SDRAM和FlashROM等以及常用的RS-232、USB2.0、RJ45接口和標準音頻接口等，除去板上已經(jīng)固定連接的IO,還有多達260個IO通過不同的接插件引出，供用戶使用。所以，不管從性能上而言，還是從系統(tǒng)靈活性上而言，無論您是初學者，還是資深硬件工程師，它都會成為您的好幫手。50MHz高精度時鐘■ ■ 32MbytesSDRAM高效電源管理iVccD-TTI VccIO3JTM調(diào)趙口8Mbytes

NORFlashROM産編程接口Cy匚50MHz高精度時鐘■ ■ 32MbytesSDRAM高效電源管理iVccD-TTI VccIO3JTM調(diào)趙口8Mbytes

NORFlashROM産編程接口Cy匚loneIIEP2C35F672C864Mbytes

NANDFlashROM擴展接口4用戶自定義按鍵4用戶自定史LEDV自定義七段碼管~圖1-110BASE-TRJ45系統(tǒng)功能框圖手動復位■ ?標準音頻CODEC手動復位SOPC-NIOSIIEDA/SOPC實驗開發(fā)平臺提供了豐富的資源供學生或開發(fā)人員學習，資源包括接口通信、控制、存儲、數(shù)據(jù)轉(zhuǎn)換以及人機交互顯示等幾大模塊，接口通信模塊包括SPI接口、IIC接口、視頻接口，RS232接口、網(wǎng)絡(luò)接口、USB接口、標準并口、PS2鍵盤鼠標接口、1－Wire接口等；控制模塊包括直流電機、步進電機等；存儲模塊包括CF卡、IDE硬盤、SD卡等；數(shù)據(jù)轉(zhuǎn)換模塊包括串行ADC、DAC、高速并行ADC、DAC以及數(shù)字溫度傳感器等；人機交互顯示模塊包括8個按鍵、8個開關(guān)、4X4鍵盤陣列、640X480圖形點陣LCD、8位動態(tài)7段碼管、16X16點陣以及交通燈等；另外片上還提供了一個簡易模擬信號源和多路時鐘模塊。上述的這些資源模塊既可以滿足初學者入門的要求，也可以滿足開發(fā)人員進行二次開發(fā)的要求。SOPC-NIOSIIEDA/SOPC實驗開發(fā)平臺提供的資源有

配套開發(fā)板為SOPC-NIOSII-EP2C35（核心芯片為EP2C35F672C8）640X480超大圖形點陣液晶屏口RTC,提供系統(tǒng)實時時鐘口1個直流電機和傳感器模塊1個步進電機模塊1個VGA接口1路視頻輸入和視頻輸出接口1個標準串行接口1個以太網(wǎng)卡接口，利用RTL8019AS芯片進行數(shù)據(jù)包的收發(fā)1個USB設(shè)備接口，利用PDIUSBD12芯片實現(xiàn)USB協(xié)議換SD卡接口，可以用來接SD卡或MMC卡基于SPI或IIC接口的音頻CODEC模塊2個PS2鍵盤/鼠標接口1個交通燈模塊CF卡和IDE硬盤接口串行ADC和串行DAC高速并行8位ADC和DAC觸摸屏控制器IIC接口的EEPROM基于1-Wire接口的數(shù)字溫度傳感器擴展接口，供用戶自由擴展1個紅外收發(fā)模塊1個數(shù)字時鐘源，提供24MHz、12MHz、6MHz、1MHz、100KHz、10KHz、1KHz、100Hz、10Hz和1Hz等多個時鐘1個模擬信號源，提供頻率在80?8KHz、幅度在0?3.3V可口調(diào)的正弦波、方波、三角波和鋸齒波1個16X16點陣LED顯示模塊1個4X4鍵盤輸出陣列8位動態(tài)七段碼管LED顯示8個用戶自定義LED顯示8個用戶自定義開關(guān)輸出8個用戶自定義按鍵輸出

第二章系統(tǒng)模塊2.1系統(tǒng)組成本節(jié)將重點介紹開發(fā)板上所有的組成模塊。圖2-1(a)是整個開發(fā)板的模塊布局圖，表2-1(b)是對應(yīng)的組成部分及其功能的簡單描述。圖2-lb)反面

塊布局圖，表2-1(b)是對應(yīng)的組成部分及其功能的簡單描述。圖2-lb)反面表2-1系統(tǒng)組成部分及其功能描述序 號名 稱功 能 描 述U1CycloneII主芯片EP2C35F672C8存 儲 單 元U13,U14SRAM兩片組成1Mbytes,即卩256KX32bitsU7SDRAM32MbytesSDRAM(16MX16bits)U15NORFlash8Mbytes線性Flash存儲器U9NANDFlash64Mbytes非線性Flash存儲器U10EPCS1616Mbits主動串行配置器件接 口 資 源U11,J7RS-232標準9針串口U10,J8USB高速USB2.0設(shè)備接口U4,J5網(wǎng)絡(luò)接口10BASE-TRJ45以太網(wǎng)接口U2,J1~J4音頻接口高性能音頻CODEC，包括音頻輸入、輸出、MIC輸入以及耳機輸出等接口JP3?JP6擴展接口出了板上固定連接的10引腳，還有多達260個用戶自定義IO口通過不同的接插件引出，供用戶進行二次開發(fā)JP1JTAG調(diào)試接口供用戶下載FPGA代碼，實時調(diào)試NiosIICPU,以及運行QuartusII提供的嵌入式邏輯分析儀SignalTapII等JP2AS編程接口待用戶調(diào)試FPGA成功后，可通過該接口將FPGA配置代碼下載到配置器件中人 機 交 互S1?S4自定義按鍵4個用戶自定義按鍵，用于簡單電平輸入，該信號直接與FPGA的IO相連S5復位按鍵該按鍵在調(diào)試NiosIICPU時，可以作為復位信號，當然也可以由用戶自定義為其它功能輸入D1?D4自定義LED4個用戶自定義LED，用于簡單狀態(tài)指示，LED均由FPGA的IO直接驅(qū)動DS1七段碼LED靜態(tài)七段碼LED，用于簡單數(shù)字、字符顯示，直接由FPGA的IO驅(qū)動時 鐘 輸 入U8晶振高精度50MHz時鐘源，用戶可以用FPGA內(nèi)部PLL或分頻器來得到其它頻率的時鐘電 源J6直流電源輸入直流電源適配器插座，適配器要求為U5，U6電源管理負責提供板上所需的3.3V和1.2V電壓2.2模塊介紹面對板上的各個模塊及其硬件連接作詳細說明。CycloneIIEP2C35FPGA（U1）繼Altera公司成功推出第一代CycloneFPGA后，Cyclone一詞便深深的烙在廣大硬件工程師心中，一時間它便成為低功耗、低價位以及高性能的象征。然而在去Altera公司再一次發(fā)布第二代CycloneFPGA,與第一代相比，加入了硬件乘法器，同時內(nèi)部存儲單元數(shù)量也得到了進一步的提升，相信CycloneII比它的鼻祖Cyclone而言，會表現(xiàn)出更加出色的性能本開發(fā)板上采用的FPGA是EP2C35F672C8，它便是AlteraCycloneII系列中的一員，采用672引腳的BGA封裝，表2-2列出了該款FPGA的所有資源特性。Les33,216M4KMemory所有RAM18X18硬件乘法器PLLs4用戶可用I/O表2-2 EP2C35F672C8資源列表1234567891011121314151617181920212223242526AooooooooooooooooooooooooEooooooooooooooooooooooooooCooooooooooooooooooooooooooDooooooooooooooooooooooooooEooooooooooooooooooooooooooFooooooooooooooooooooooooooGooooooooooooooooooooooooooHooooooooooooooooooooooooooJooooooooooooooooooooooooooiiliiEiEiliilAAooooooooooooooooooooooooooABooooooooooooooooooooooooooACooooooooooooooooooooooooooADooooooooooooooooooooooooooAEooooooooooooooooooooooooooAFoooooooooooooooooooooooo圖2-2EP2C35F672C8芯片管腳示意圖如圖2-2所示EP2C35的管腳名稱行列合在一起來表示。行用英文字母表示，列用數(shù)字來表示。通過行列的組合來確定是哪一個管腳。如A2表示A行2列的管腳。AF3表示AF行3列的管腳開發(fā)板上提供了兩種途徑來配置FPGA：使用QuartusII軟件，配合下載電纜從JTAG接口下載FPGA所需的配置數(shù)據(jù)，完成對FPGA的配置。這種方式主要用來調(diào)試FPGA或NiosIICPU，多在產(chǎn)品開發(fā)初期使用使用QuartusII軟件，配合下載電纜，通過AS接口對FPGA配置器件進行編程，在開發(fā)板下次上電的時候，會完成對FPGA的自動配置。這種模式主要用來產(chǎn)品定型后，完成對FPGA代碼的固化，以便產(chǎn)品能夠獨立工作。

SRAM（U13,U14）開發(fā)板上的SRAM由2片3.3VCMOS靜態(tài)RAMIDT71V416組成容量為256KX32bits的存儲空間，高速度SRAM和高帶寬數(shù)據(jù)總線，保證了NiosIICPU可以工作在非常高效的狀態(tài)。本開發(fā)板所用的SRAM為-10等級的，這就意味著NiosIICPU可以在32位總線帶寬情況下，以100MHz的速度進行讀寫操作，數(shù)據(jù)吞吐率高達到400Mbyets/S。SRAM與FPGA的硬件連接見表2-3。

W2129/D8V2230/D9U2031/D10U2132/D11U2235/D12T1736/D13T1837/D14T1938/D15R17/7D16R19/8D17R20/9D18R24/10D19P17/13D20P23/14D21P24/15D22N18/16D23N20/29D24N23/30D25N24/31D26M19/32D27M20/35D28M21/36D29M22/37D30M23/38D31T2139/BE0T2040/BE1M24/39BE2P18/40BE3T224141OE#Y221717WE#Y2166CS#表2-3SRAM與FPGA的硬件連接注：1)‘/'表示沒有連接。2)‘#'表示低電平有效。3）SRAM的數(shù)據(jù)線（DO?D7）和地址線與NORFlash共同占用FPGAIO。SDRAM（U7）開發(fā)板上使用的SDRAM為HY57V561620BT-6,該芯片最高可工作在166MHz主頻上，由4個4MX16bits的Bank組成，共有32Mbytes的容量，即16MX16bits。開發(fā)板上的主時鐘源為50MHz，通過內(nèi)部PLL進行3倍頻可得到穩(wěn)定的150MHz時鐘，所以NiosIICPU可以在150MHz主頻上與SDRAM進行數(shù)據(jù)交互，數(shù)據(jù)吞吐率高達3OOMbytes/S，如此高的數(shù)據(jù)交互能力，足以滿足不同開發(fā)人士所需。SDRAM與FPGA的硬件連接見表2-4。表2-4FPGA引腳U7引腳信號說明AB323A0AB424A1AC325A2AD326A3AE229A4AD230A5AC231A6AC132A7AB233A8AB134A9AA422A10AA235A11AA136A12Y520BA0AA321BA1P32D0P44D1R35D2R47D3T38D4T410D5U311D6

U413D7W242D8W144D9V245D10V147D11U248D12U150D13T251D14R253D15V315LDQMY139UDQMY337CKEAA738CLKY419CS#W418RAS#W317CAS#V416WE#表2-4SDRAM與FPGA的硬件連接注：NORFlash(U15)‘#'表示低電平有效。開發(fā)板上提供了1片容量為8Mbytes(8MX8bits)NORFlash存儲器一 AM29LV065D。該芯片支持3.0?3.6V單電壓供電情況下的讀、寫、擦除以及編程操作，訪問時間可以達到90ns。AM29LV065D由128個64Kbytes的扇區(qū)組成，每個扇區(qū)都支持在線編程。另外，該芯片在咼達125°C條件下，依然可以保證存儲的數(shù)據(jù)20年不會丟失。NORFlash與FPGA的硬件連接見表2-5。FPGA引腳U15引腳信號說明AC2327A0AE2422A1AE2521A2AD2420A3AD2519A4AC2518A5AC2617A6

AB2516A7Y2510A8Y269A9U2442A10W258AllW267A12V256A13V265A14U254A15U263A16T2446A17AB2615A18R2543A19T2344A20W2335A21T252A22AA2331D0AA2432D1Y2333D2Y2434D3W2438D4V2339D5V2440D6U2341D7AA2611WE#AB2430OE#AB2328CE#AA2514RDY表2-5NORFlash與FPGA的硬件連接注：1）‘#'表示低電平有效。2）NORFlash的數(shù)據(jù)總線和地址總線（A2?A19）與SRAM共同占用FPGAIO。NANDFlash（U9）為了滿足能夠在嵌入式RTOS中有足夠的空間創(chuàng)建文件系統(tǒng)或滿足開發(fā)人員存儲海量數(shù)據(jù)的需求，開發(fā)板上除了提供8MbytesNORFlash外,還有一片具有64Mbytes容量的NANDFlash——K9F1208U0M。該芯片由4096BlocksX32PagesX528bytes組成，支持塊擦除、頁編程、頁讀取、隨即讀取、智能拷貝備份、4頁/塊同時擦除和4頁/塊同時編程等操作。NANDFlash與FPGA的硬件連接見表2-6。FPGA引腳U9引腳信號說明AE329D0T730D1AA531D2V741D4V642D5V543D6U644D7R616CLER717ALET618WE#P78RE#R59CE#U519WP#P67R/B#W632D3表2-6NANDFlash與FPGA的硬件連接注：‘#'表示低電平有效。RS-232接口（J7,U11）J7是一個標準的DB9孔連接頭，通常用于FPGA和計算機以及其它設(shè)備間通過RS-232協(xié)議進行簡單通信。U11是一個電平轉(zhuǎn)換芯片——MAX3232，負責把發(fā)送的LVCMOS信號轉(zhuǎn)換成RS-232電平，同時把接收到的RS-232電平轉(zhuǎn)換成LVCMOS信號。由于目前的設(shè)計開發(fā)中，RS-232通信僅僅是為了進行系統(tǒng)調(diào)試或簡單的人機交互，所以在開發(fā)板設(shè)計時，僅在DB9孔接口中保留了通信時必須的RXD和TXD信號。RS-232與FPGA的硬件連接見表2-7。FPGA引腳J7引腳信號說明FPGA端PC端T102TXD'RXDT93RXD'TXD/5/GND表2-7 SRAM與FPGA的硬件連接注：TXD和RXD在J7中已經(jīng)交換，如果與計算機通信，僅需要一條串口延長線便可，無需交叉。USB2.0接口（J8,U10）為了更好地滿足開發(fā)人員進行二次開發(fā)，開發(fā)板上還設(shè)計了USB2.0設(shè)備接口，接口采用USBB型連接座，板上采用USB2.0設(shè)備接口控制芯片ISP1581來完成USB2.0通信中的時序轉(zhuǎn)換和數(shù)據(jù)包處理。ISP1581是Philips公司推出的一款高性能、低成本、完全符合USB2.0接口規(guī)范的USB設(shè)備接口芯片，它與CPU之間的通信是通過一組高速通用并行接口來實現(xiàn)的。ISP1581可以自動檢測USB2.0系統(tǒng)和USB1.1系統(tǒng)，從而自動在高速和全速模式之間進行轉(zhuǎn)換。鑒于該芯片的性能、成本以及易用性，該芯片在圖像類、海量存儲類、通信設(shè)備、打印設(shè)備以及人機交互設(shè)備中得到了廣泛的應(yīng)用。ISP1581與FPGA的硬件連接見2-8。

FPGA引腳U10引腳信號說明F340DOF441D1G344D2G445D3H346D4H447D5J348D6J449D7K350D8K451D9L352D10L453D11M354D12M455D13M556D14L657D15

E130A0E231A1D132A2D233A3C234A4B235A5B338A6C339A7F127WR#G226RD#L725CS#G122READYF228INTM262WAKEUPK111EOTK223DREQJ113DACKH216INTRQJ214DIORH115DIOWL210RESET#表2-8 ISP1581與FPGA的硬件連接注：‘#'表示該信號低電平有效。以太網(wǎng)接口J5,U4)在嵌入式系統(tǒng)設(shè)計應(yīng)用當中，以太網(wǎng)接口是一個必不可少的東西，尤其是在uClinux或Linux等系統(tǒng)中，以太網(wǎng)接口更是必備接口之一。本開發(fā)板上依然提供了以太網(wǎng)接口，采用CS8900A芯片來完成數(shù)據(jù)包的處理任務(wù)。CS8900A是一款基于ISA接口的低成本以太網(wǎng)控制器，該芯片內(nèi)部集成了數(shù)據(jù)處理所需的RAM、10BASE-T數(shù)據(jù)發(fā)送和接收濾波器以及一個能夠提供24mA驅(qū)動電流的ISA總線接口。ISP1581與FPGA的硬件連接見表2-9。FPGA引腳U10引腳信號說明G2665D0

G2566D1H2667D2H2568D3J2671D4J2572D5K2673D6K2574D7G2227D8G2326D9G2425D10G2124D11F2321D12F2420D13E2319D14E2418D15J2437A0J2338A1J2239A2J2140A3J2041A4K2442A5K2343A6K2244A7K2145A8K1946A9K1847A10L2448A11L2350A12L2151A13L2052A14L1953A15B2554A16C2558A17D2659A18D2560A19F2663AEN

H2329MEMR#H2428MEMW#M257CS#H2132INTH1936SBHE#E2661TOR#E2562TOW#F2564RDYL2575RESET表2-9 CS8900A與FPGA的硬件連接注：‘#'表示該信號低電平有效。音頻接口（J1?J4,U2)開發(fā)板上提供了一個標準的音頻CODEC模塊，采用TI的高性能音頻CODEC專用芯片——TLV320AIC23B。該芯片是一個非常出色的立體聲音頻CODEC芯片，內(nèi)部集成了所有的模擬功能，能夠提供16、20、24和32位數(shù)據(jù)的ADC和DAC轉(zhuǎn)換，以及8KHz?96KHz的采樣速率。TLV320AICB有兩個接口與CPU相連，其中一個為控制接口，可以工作在SPI模式，也可以工作在IIC模式（注意：開發(fā)板上已經(jīng)固定為SPI模式），該接口主要負責初始化和配置芯片；另一個接口是數(shù)字音頻接口，可以工作在左對齊模式、右對齊模式、IIS模式以及DSP模式，該接口主要用來發(fā)送和接收需要轉(zhuǎn)換或被轉(zhuǎn)換的音頻數(shù)據(jù)。ISP1581與FPGA的硬件連接見表2-10。FPGA引腳U10引腳信號說明B2323SDTNA2324SCLKC2321CS#E223BCLKD234DTND246DOUTC245/7LRCTN/LRCOUT表2-10 音頻芯片與FPGA的硬件連接注：1）‘#'表示該信號低電平有效。2）灰色部分為SPI控制接口信號，橙色部分為數(shù)字音頻接口信號。開發(fā)板上提供了4個外接插孔，從左到右（JI-J4）依次為MIC輸入、音頻線輸入、耳機輸出以及音頻線輸出插孔。JTAG調(diào)試接口（JP1）在FPGA開發(fā)過程中，JTAG是一個比不可少的接口，因為開發(fā)人員需要下載配置數(shù)據(jù)到FPGA。在NiosII開發(fā)過程中，JTAG更是起著舉足輕重的作用，因為通過JTAG接口，開發(fā)人員不僅可以對NiosII系統(tǒng)進行在線仿真調(diào)試，而且還可以下載代碼或用戶數(shù)據(jù)到CFIFlash中。開發(fā)板上提供如圖2-3所示的10針插座，其每個插針的信號定義見表2-11。2■4■6■8■10■1■3■5■71圖2-3開發(fā)板上的JTAG調(diào)試插座JP1插座信號定義1TCK2GND3TDO4Vcc(3.3V)5TMS6/7/8/9TDI10GND表2-11JTAG插座信號定義注：‘/'表示該插針沒有任何信號AS編程接口（JP2）

AS接口主要用來給板上的EPCS16進行編程，故稱其為編程接口，板上也是采用圖2-2所示的10針插座，其信號定義見表2-12JP1插座信號定義1DCLK2GND3CONFDONE4Vcc(3.3V)5nCONFTG6nCE7DATAOUT8nCS9ASDT10GND表2-12JTAG插座信號定義擴展接口（JP3?JP6）開發(fā)板上提供的資源模塊占用了部分FPGA引腳，除此之外，還有260個可用IO供用戶自定義使用，這些IO通過不同的接插件引出。JP3和JP4（位于開發(fā)板背面）是兩個高密度接插件（如圖2-4所示），包括了所有的這260個用戶自定義IO；JP5和JP6是兩個間距為2.54mm的標準雙排針插座（如圖2-5所示），提供了72個用戶自定義10,以滿足普通用戶的一般需要。□叫|川川iiiiiiiiiiiiii川iiiiiiiiiiiiiiiii川川imiiiiiiiiiiiiiiiiiiiiiiiiiiii"廠|■o 0■1iiiiiiiiiiiiiiiiiiimiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiuiiiiiihu26J28|30I32I34I3626J28|30I32I34I3625127I29I31I33|：354I6I8110I12|14IISI18|20||24

n5■T■9■11■1：指15■IT■19■21|空圖2-5JP5和JP6所使用的接插件類型表2-13、2-14、2-15和2-16分別是JP3、JP4、JP5和JP6的引腳信號定義。表2-13JP3與FPGA的硬件連接

FPGA引腳JP3引腳信號說明/1Vcc(5.0V)/2Vcc(5.0V)/3Vcc(5.0V)/4Vcc(5.0V)/5GND/6GND/7GND/8GNDB189FPGAIOA1810FPGAIOB1711FPGAIOA1712FPGAIOB1613FPGAIOB1514FPGAIO/15/B1416FPGAIO1FPGAIOB131FPGAGCLK8B121FPGAIOB112FPGAIOBIO2FPGAIOA102FPGAIO/2/F112FPGAIOG102FPGAIOG112FPGAIOG122FPGAIOJ72FPGAIOG92FPGAIOF73FPGAIOE83FPGAIO/3/F93FPGAIOF103FPGAIOE103FPGAIOF123FPGAIOE123FPGAIOF133FPGAIOF143FPGAIOF154FPGAIOE154FPGAIO/4/F164FPGAIOF174FPGAIOE184FPGAIOF184FPGAIOG184FPGAIOG174FPGAIOG164FPGAIOG135FPGAIOG155FPGAIO/5/G142FPGAIOH125FPGAIOH115FPGAIOJ105FPGAIOL95FPGAIOH105FPGAIOH85FPGAIOJ86FPGAIOJ96FPGAIO/6/A46FPGAIOB46FPGAIOA56FPGAIOB56FPGAIOA66FPGAIOB66FPGAIOA76FPGAIOB77FPGAIOA87FPGAIOB87FPGAIO/7/A97FPGAIOB97FPGAIOE57FPGAIOF67FPGAIOG57FPGAIOG67FPGAIOH68FPGAIOJ58FPGAIOK58FPGAIOK68FPGAIOJ68FPGAIOK78FPGAIOK88FPGAIOK98FPGAIOP98FPGAION98FPGAIOJ119FPGAIO

J149FPGAIOH169FPGAIOK169FPGAIOJ169FPGAIO/9/P259FPGAGCLK6P269FPGAGCLK7N259FPGAGCLK4N269FPGAGCLK5/1/J171FPGAIOK171FPGAIOJ181FPGAIOH171FPGAIOF211FPGAIOF201FPGAIOE201FPGAIOD211FPGAIOC221FPGAIOC211FPGAIOD201FPGAIOD191FPGAIOC191FPGAIOD181FPGAIOD171FPGAIOC171FPGAIOD161FPGAIOC161FPGAIOD151FPGAIOC151FPGAIOD141FPGAIOD131FPGAGCLK11C131FPGAGCLK10D121FPGAIOC121FPGAIOC111FPGAIOD111FPGAIOC101FPGAIOD121FPGAIOC91FPGAIOD91FPGAIOC81FPGAIOD81FPGAIOC71FPGAIOD71FPGAIO

C61FPGAIOD61FPGAIOD51FPGAIOC41FPGAIOB221FPGAIOA221FPGAIOB211FPGAIOA211FPGAIOB201FPGAIOA201FPGAIOB191FPGAIOA191FPGAIO/1/M61TCKM71TDOL81TMSM81TDI/1GND/1GND/1GND/1GND/1Vcc(5.0V)/1Vcc(5.0V)/1Vcc(5.0V)/1Vcc(5.0V)表2-14JP4與FPGA的硬件連接FPGA引腳JP4引腳信號說明C31FPGAIOB32FPGAIOB23FPGAIOC24FPGAIOD25FPGAIOD16FPGAIOE27FPGAIOE18FPGAIOF19FPGAIOG210FPGAIOH111FPGAIOJ212FPGAIOL213FPGAIOH1514FPGAIOJ1315FPGAION216FPGAGCLKP217FPGAGCLK

U918FPGAIOU1019FPGAIOV920FPGAIOY1021FPGAIOY1222FPGAIOY1423FPGAIOY1624FPGAIOV1125FPGAIO/26/Y1827FPGAIOAE1428FPGAGCLK12AF1429FPGAGCLK13AE1330FPGAIOAF1331FPGAIOW1132FPGAIO/33//34/AE1135FPGAIOAE1236FPGAIOAE1037FPGAIOAF1038FPGAIOAE939FPGAIO/40/AF941FPGAIOAE842FPGA_IOAF843FPGAIOAE744FPGA_IOAF745FPGAIOAE646FPGAIOAF647FPGAIOAE548FPGAIO/49//50/AA651FPGAIOAF552FPGAIOAE453FPGAIOAF454FPGAIOAC1255FPGAIOAD1256FPGAIOAC1157FPGAIOAD1158FPGAIOAC1059FPGAIO/60//61/

AD1062FPGAIOAC963FPGAIOAD864FPGAIOAC865FPGAIOAD766FPGAIOAC767FPGAIOAD668FPGAIOAC669FPGAIOAD570FPGAIOAC571FPGAIOAD472FPGA_IO/73GND/74GND/75GND/76GND/77Vcc(5.0V)/78Vcc(5.0V)/79Vcc(5.0V)/80Vcc(5.0V)/81Vcc(5.0V)/82Vcc(5.0V)/83Vcc(5.0V)/84Vcc(5.0V)/85GND/86GND/87GND/88GNDAD1389FPGAGCLK14AC1390FPGAGCLK15AC1491FPGAIOAD1592FPGAIOAC1593FPGAIOAD1694FPGAIOAC1695FPGAIOAD1796FPGAIOAC1797FPGAIOAC1898FPGAIOAD1999FPGAIOAC19100FPGAIOAC20101FPGAIOAD21102FPGAIOAC21103FPGAIOAD22104FPGAIOAC22105FPGAIO/106/

AD23107FPGAIOAB8108FPGAIOAA9109FPGAIOAB10110FPGAIOAA10111FPGAIOAA11112FPGAIOAB12113FPGAIOAA12114FPGAIOAA13115FPGAIOAA14116FPGAIOAB15117FPGAIOU18118FPGAIO/119//120/AA15121FPGA_IOAA16122FPGAIOAA17123FPGAIOAB18124FPGAIOAA18125FPGAIOAB20126FPGAIO/127//128/AA20129FPGAIOAB21130FPGAIOW17131FPGAIOY15132FPGAIO/133//134/Y13135FPGAIOY11136FPGAIOW10137FPGAIOW8138FPGAIOU7139FPGAIOT8140FPGAIO/141//142/R8143FPGAIOP1144FPGAGCLK3N1145FPGAGCLK1U17146FPGAIOW19147FPGAIOV17148/W16149FPGAIO

W15150FPGAIOLIO151FPGAIO/152/V14153FPGAIOV13154FPGAIOW12155FPGAIOV1O156FPGAIOV21157FPGAIOV20158FPGAIOU12159FPGAIOV18160FPGAIO表2-15JP5與FPGA的硬件連接FPGA引腳JP5引腳信號說明/1Vcc(5.0V)/2Vcc(5.0V)/3GND/4GNDAD45FPGAIOAC56FPGAIOAD57FPGAIOAC68FPGAIOAD69FPGAIOAC710FPGAIOAD711FPGAIOAC812FPGAIOAD813FPGAIOAC914FPGAIOAD1015FPGAIOAC1016FPGAIOAD1117FPGAIOAC1118FPGAIOAD1219FPGAIOAC1220FPGAIOAF421FPGAIOAE422FPGAIOAF523FPGAIOAE524FPGAIOAF625FPGAIOAE626FPGAIOAF727FPGAIOAE728FPGAIOAF829FPGAIOAE830FPGAIOAF931FPGAIO

AE932FPGAIOAF1033FPGAIOAE1034FPGAIOAF1235FPGAIOAE1136FPGAIOAF1337FPGAIOAE1338FPGAIOAF1439FPGAGCLK13AE1440FPGAGCLK12表2-16JP6與FPGA的硬件連接FPGA引腳JP5引腳信號說明/1Vcc(3.3V)/2Vcc(3.3V)/3GND/4GNDAC135FPGAGCLK15AD136FPGAGCLK14AD157FPGAIOAC148FPGAIOAD169FPGAIOAC1510FPGAIOAD1711FPGAIOAC1612FPGAIOAC1813FPGAIOAC1714FPGAIOAC1915FPGAIOAD1916FPGAIOAD2117FPGAIOAC2018FPGAIOAD2219FPGAIOAC2120FPGAIOAD2321FPGAIOAC2222FPGAIOAA923FPGAIOAB824FPGAIOAA1025FPGAIOAB1026FPGAIOAB1227FPGAIOAA1128FPGAIOAA1329FPGAIOAA1230FPGAIOAB1531FPGAIOAA1432FPGAIOAA1633FPGAIOAA1534FPGAI0AB1835FPGAI0AA1736FPGAI0AB2037FPGAI0AA1838FPGAI0AB2139FPGAI0AA2040FPGAI0注：1）‘/'表示該插針沒有任何信號2） 灰色背景部分為全局時鐘信號3） 藍色背景部分為JTAG信號4） 淺紅色和淺黃色背景部分為電源信號自定義按鍵（S1?S4）為了方便開發(fā)人員作一些簡單的、手動的邏輯輸入，開發(fā)板上提供了4個用戶自定義按鍵。這四個按鍵連接到了FPGA的四個10引腳上，具體的定義和使用則有開發(fā)人員自由決定。按鍵與FPGA的硬件連接見表2-17。FPGA引腳按鍵編號AF20S1AF21S2AF22S4AF23S4表2-17按鍵與FPGA的硬件連接注：按鍵按下為低電平，抬起為高電平。復位按鍵（S5）開發(fā)板上有一個復位按鍵，位于擴展接口和七段碼LED之間。復位按鍵上面的LED為復位指示，當復位按鍵按下時（低電平），LED亮。復位按鍵連接到FPGA的C5引腳上，可以供開發(fā)人員作為NiosIICPU的復位信號。當然也可以作為普通的按鍵來使用。自定義LED（D1?D4）為了方便開發(fā)人員進行簡單直觀的信號觀察，開發(fā)板上提供了四個

用戶自定義LED。這四個LED由FPGA的10引腳直接驅(qū)動，當FPGA對應(yīng)的10輸出高電平時，LED點亮；當FPGA對應(yīng)的10輸出低電平時，LED熄滅。LED和FPGA的硬件連接見表2-18。FPGA引腳LED編號AE20D1AE21D2AE22D4AE23D4表2-18LED與FPGA的硬件連接七段碼LED(DS1)七段碼LED是開發(fā)板上提供的另一個方便開發(fā)人員調(diào)試的顯示設(shè)備。開發(fā)板上使用的七段碼LED是共陽極型，a?f和dp這八個LED均與FPGA的I0引腳直接相連，其對應(yīng)段名稱如圖2-6所示。圖2-6七段碼LED由于七段碼LED公共端連接到VCC(共陽極型)，當FPGA對應(yīng)的I0引腳輸出低電平時，對應(yīng)的七段碼LED中的LED點亮；當FPGA對應(yīng)的10引腳輸出高電平時，對應(yīng)的七段碼LED中的LED熄滅。七段碼LED和FPGA的硬件連接見表2-19。FPGA引腳DS1段名AE19aAF19bAE18cAF18dAE17eAF17fAE16gAE15dp表2-19七段碼LED與FPGA的硬件連接晶振（U8）開發(fā)板上提供了高精度、高穩(wěn)定性50MHz時鐘，該時鐘直接與FPGA的A13CGCLK9）引腳相連。如果設(shè)計人員需要其它頻率時鐘源，可以在FPGA內(nèi)部進行分頻或利用FPGA內(nèi)部PLL倍頻等途徑來得到。直流電源輸入（J6）開發(fā)板上外部供電僅需在J6輸入+5V直流電壓即可。用戶需要特別注意的是，插入J6的插頭必須為內(nèi)正外負供電極性，如圖2-7所示。為了保證系統(tǒng)能夠上。穩(wěn)定工作，電源適配器功率最好在5V/1A以圖2-7電源適配器插頭說2.3使用注意事項：用戶在使用開發(fā)板時請嚴格遵照下述說明：1．嚴禁用手直接接觸開發(fā)板上的芯片管腳，避免靜電擊穿。2．最好使用原配電源適配器，如用其它電源適配器，請務(wù)必確認適配器為+5V直流、內(nèi)正外負極性輸出的插頭。3．請選用本公司生產(chǎn)的下載電纜，如使用其它下載電纜，請確定電纜的電氣特性和信號定義與本開發(fā)板插座一致。4．不要自行拆機，以免發(fā)生危險。5．如果你在使用過程當中遇到什么問題，請及時與我們聯(lián)系2.4SOPC-NIOSIIEDA/SOPC系統(tǒng)開發(fā)平臺說明本節(jié)將對SOPC-NIOSIIEDA/SOPC系統(tǒng)開發(fā)平臺簡單的說明各個模塊作簡要說明：640X480超大圖形點陣液晶屏：實驗箱上的采用的是640X480圖形點陣彩色液晶屏，配合自主研發(fā)的液晶控制器，可以在上面顯示漢字、圖形、波形曲線等。RTC系統(tǒng)實時時鐘：RTC芯片為DS13020。DS1302是DALLAS公司推出的涓流充電時鐘芯片，內(nèi)含有一個實時時鐘/日歷和31字節(jié)靜態(tài)RAM，通過簡單的串行接口與CPU進行通信。實時時鐘/日歷電路提供秒、分、時、日、日期、月、年的信息，每月的天數(shù)和閏年的天數(shù)可自動調(diào)整，時鐘操作可通過AM/PM指示決定采用24或12小時格式。DS1302與CPU之間能簡單地采用同步串行的方式進行通信，接口連接非常簡單，占用端口資源很少，且操作非常容易。直流電機模塊：直流電機采用+12V供電，實驗箱上的電機可以通過電位器跳速，也可以通過CPU的PWM輸出進行跳速，同時直流電機模塊還有配套的霍爾傳感器，以便進行電機轉(zhuǎn)速的測量。步進電機：步進電機為2相式的，最小旋轉(zhuǎn)角度為18度。VGA接口：采用專用的視頻芯片，可以實現(xiàn)高達18位色的VGA輸出。視頻輸出和視頻輸出接口：通過視頻CODEC芯片，可以對視頻輸出進行量化，同時利用專用數(shù)字視頻合成芯片，還可以輸出NTSC、PAL制式的視頻。標準串行接口：可以與標準PC串口直接相連。以太網(wǎng)卡接口：Ethernet模塊采用的TCP/IP轉(zhuǎn)換芯片為RTL8019AS芯片，該芯片是一款高集成度、全雙工以太網(wǎng)控制器，內(nèi)部集成了三級省電模式，由于其便捷的接口方式，所以成了多數(shù)系統(tǒng)設(shè)計中的首選。RTL8019AS支持即插即用標準，可以自動檢測設(shè)備的接入，完全兼容EthernetII以及IEEE802.310BASE5、10BASE2、10BASET等標準，同時針對10BASET還支持自動極性修正的功能，另外該芯片還有很多其他功能，此處不再贅述。USB設(shè)備接口：USB模塊采用Philips公司的PDIUSBD12芯片，它通常用作微控制器系統(tǒng)中實現(xiàn)與微控制器進行通信的高速通用并行接口。它