OIF-SPI4.2標(biāo)準(zhǔn)(中文譯稿)

TrafficManager預(yù)研報(bào)告v0.0PAGE3第2頁共91頁技術(shù)文件技術(shù)文件名稱：OIF-SPI4-2.01標(biāo)準(zhǔn)（中文譯本）技術(shù)文件編號：版本：文件質(zhì)量等級：共23頁(包括封面)擬制審核會簽標(biāo)準(zhǔn)化批準(zhǔn)修改記錄文件編號版本號擬制人/修改人擬制/修改日期更改理由主要更改內(nèi)容（寫要點(diǎn)即可）無無注1：每次更改歸檔文件（指歸檔到事業(yè)部或公司檔案室的文件）時(shí)，需填寫此表。注2：文件第一次歸檔時(shí)，“更改理由”、“主要更改內(nèi)容”欄寫“無”。

目錄TOC\o"1-4"\h\z\u1. 簡介 62. 接口描述 72.1. 接口信號 72.2. 數(shù)據(jù)通路 82.2.1. 端口狀態(tài)轉(zhuǎn)換 82.2.2. Payload數(shù)據(jù)排列 102.2.3. 控制字格式 112.2.4. 校驗(yàn)碼 132.3. FIFO狀態(tài)通道， 142.3.1. FIFO接口說明 142.3.2. 高帶寬的LVDSI/O狀態(tài)操作 163. 訓(xùn)練序列 164. 啟動參數(shù)： 174.1. 參數(shù)描述 174.2. 接口reset過程 195. AC參數(shù) 195.1. AC參數(shù)參考點(diǎn) 195.2. 數(shù)據(jù)通路時(shí)序 205.3. FIFO狀態(tài)通道時(shí)序 21參考文獻(xiàn) 23圖目錄TOC\h\z\c"圖"圖1系統(tǒng)參考模型 6圖2數(shù)據(jù)包映射圖 7圖3接口信號圖 7圖4數(shù)據(jù)通路上的狀態(tài)轉(zhuǎn)換圖 9圖5數(shù)據(jù)通路上的狀態(tài)轉(zhuǎn)換圖 9圖6奇數(shù)字節(jié)的數(shù)據(jù)排序圖 10圖7偶數(shù)字節(jié)的數(shù)據(jù)排序圖 10圖8不同包長，不同Burst的數(shù)據(jù)通路包排列舉例 11圖9DIP校驗(yàn)碼計(jì)算范圍 13圖10DIP-4校驗(yàn)碼產(chǎn)生方法 14圖11FIFO狀態(tài)轉(zhuǎn)換圖 15圖12LVDSI/O接口狀態(tài)圖 16圖13AC參數(shù)參考點(diǎn)圖示 19圖14數(shù)據(jù)通路時(shí)序圖 20圖15FIFO狀態(tài)通道時(shí)序圖 22表目錄TOC\h\z\c"表"表1接口信號列表 7表2控制字格式描述表 11表3控制字類型列表 12表4控制字舉例 13表5FIFO信號定義列表 15表6訓(xùn)練序列表 17表7啟動參數(shù)列表 18表8靜態(tài)對齊方式下時(shí)序參數(shù) 20表9動態(tài)對齊方式下時(shí)序參數(shù) 21表10LVTTLI/O的時(shí)序參數(shù)表 22OIF-SPI4.2標(biāo)準(zhǔn)（中文譯本）簡介SPI4.2接口是OIF定義的從物理層器件到鏈路層器件之間的10G聚合帶寬應(yīng)用接口。其所定義的速率標(biāo)準(zhǔn)要高于SPI4.1。SPI4.2接口作為物理層和鏈路層器件之間的數(shù)據(jù)包和信元傳輸接口，適用于OC-192，ATM，POS以及10G以太網(wǎng)。圖SEQ圖\*ARABIC1系統(tǒng)參考模型其總體應(yīng)用框圖如上所示，在發(fā)送與接收方向，F(xiàn)IFO信息是和相應(yīng)得數(shù)據(jù)通路之間分開獨(dú)立發(fā)送的。狀態(tài)信息的帶外傳輸使得發(fā)送和接收接口相互獨(dú)立，這就使得SPI4.2接口不僅適合于雙向的鏈路層器件也適合于單向的應(yīng)用。在發(fā)送和接收方向上，數(shù)據(jù)包的地址，描述信息，差錯(cuò)控制編碼都是和數(shù)據(jù)一起帶內(nèi)發(fā)送的。SPI4.2接口具有如下特征：1，點(diǎn)對點(diǎn)連接2，支持最大256端口（通道？）3，數(shù)據(jù)端口，16bit寬度，帶內(nèi)端口地址，起止標(biāo)志以及誤差控制，LVDS的IO接口，源同步雙邊沿采樣時(shí)鐘，最小311MHz的時(shí)鐘頻率，最小每線622Mbps的數(shù)據(jù)傳輸速率。4，狀態(tài)端口，可以為LVTTL或者LVDS的接口電平，對于LVTTL接口有最大1/4的數(shù)據(jù)端口時(shí)鐘頻率，對于LVDS接口最大時(shí)鐘頻率和數(shù)據(jù)端口一致（雙邊沿采樣），2bit并行的FIFO狀態(tài)信息控制。帶內(nèi)的FIFO起始信號，源同步時(shí)鐘。這里有點(diǎn)重要！這里有點(diǎn)重要！SPI4.2接口的數(shù)據(jù)Burst具備一個(gè)可定義的最大長度以及一個(gè)可定義或者固定的最小長度。但是無論最大還是最小的Burst長度都必須是16Byte的倍數(shù)。實(shí)際數(shù)據(jù)傳輸中，除了帶有EOP標(biāo)志的Burst，其余Burst必須是16Byte的倍數(shù)。每一次傳輸?shù)母綆畔ⅲǘ丝诘刂?，起止?biāo)志，差錯(cuò)控制）以16bit的控制字發(fā)送。下圖顯示了ATM信元以及變長數(shù)據(jù)包是如何映射到數(shù)據(jù)流中的。圖SEQ圖\*ARABIC2數(shù)據(jù)包映射圖接口描述接口信號下圖描述了SPI1.2的接口信號圖，包含發(fā)送數(shù)據(jù)接口信號（TDCLK，TDAT[15:0]，TCTL）和接收數(shù)據(jù)接口信號（RDCLK，RDAT[15：0]，RCTL）。發(fā)送FIFO接口信號（TSCLK，TSTAT[1：0]），接收FIFO接口信號（RSCLK，RSTAT[1：0]）圖SEQ圖\*ARABIC3接口信號圖接口的信號列表如下所示表SEQ表\*ARABIC1接口信號列表信號方向描述TDCLKLink—〉PHY發(fā)送數(shù)據(jù)時(shí)鐘用其上升和下降沿來采樣和驅(qū)動TDAT和TCTLTDAT[15：0]Link—〉PHY發(fā)送數(shù)據(jù)用來傳輸從Link到PHY的載荷數(shù)據(jù)和帶內(nèi)控制字。TCTLLink—〉PHY當(dāng)TDAT[15：0]上為控制字時(shí)，此信號為高，其他情況為低。TSCLKPHY—〉LinkTSTAT的時(shí)鐘TSTAT[1：0]PHY—〉Link用來傳輸輪循的FIFO狀態(tài)信息以及相關(guān)的錯(cuò)誤偵測和成幀RDCLKPHY—〉Link接收數(shù)據(jù)時(shí)鐘用其上升和下降沿來采樣和驅(qū)動RDAT和RCTLRDAT[15：0]PHY—〉Link發(fā)送數(shù)據(jù)用來傳輸從PHY到Link的載荷數(shù)據(jù)和帶內(nèi)控制字。RCTLPHY—〉Link當(dāng)RDAT[15：0]上為控制字時(shí)，此信號為高，其他情況為低。RSCLKLink—〉PHYRSTAT的時(shí)鐘RSTAT[1：0]Link—〉PHY用來傳輸輪循的FIFO狀態(tài)信息以及相關(guān)的錯(cuò)誤偵測和成幀數(shù)據(jù)通路端口狀態(tài)轉(zhuǎn)換如圖2所示，最大載荷傳輸長度為16的倍數(shù)，而控制字是間插在每個(gè)burst之間傳輸?shù)摹．?dāng)一個(gè)傳輸開始時(shí)，數(shù)據(jù)字連續(xù)不間斷傳輸直到接收側(cè)接收到end-of-packet標(biāo)志或者接收到16整數(shù)倍的字節(jié)。每一次傳輸?shù)慕Y(jié)束和下一次傳輸?shù)拈_始（載荷控制字標(biāo)志著下一次傳輸?shù)拈_始）之間的間隔由全“0”序列或者idle控制字或者訓(xùn)練序列組成。最大和最小支持的包長度由具體的應(yīng)用決定。為了靈活應(yīng)用，兩個(gè)連續(xù)的包起始標(biāo)志（start-of-packet）間隔必須不小于8個(gè)周期（每個(gè)周期傳輸一個(gè)控制字或者數(shù)據(jù)字）。短包之間的間隙（gap）用idle控制字來填充。下圖顯示了連續(xù)周期的數(shù)據(jù)通路上的狀態(tài)轉(zhuǎn)換?！癉ataBurst”后的狀態(tài)轉(zhuǎn)換（轉(zhuǎn)換至“PayloadControl”（如果有數(shù)據(jù)待傳輸），或者“IdleControl”（其他情況））條件只能為接收到了8個(gè)周期的整數(shù)倍數(shù)據(jù)（等同于16Byte整數(shù)倍的數(shù)據(jù)段）或者接收到了包結(jié)束標(biāo)志“end-of-packet”?！癙ayloadControl”狀態(tài)后必須跟著“DataBurst”除非支持控制字?jǐn)U展功能，關(guān)于控制字?jǐn)U展功能本文不予討論.這里不太理解～這里不太理解～圖SEQ圖\*ARABIC4數(shù)據(jù)通路上的狀態(tài)轉(zhuǎn)換圖下圖顯示了每一個(gè)端口在控制字處的狀態(tài)轉(zhuǎn)換圖，在任意給定的時(shí)間，一個(gè)端口具有下面三種狀態(tài)：1，激活（正在發(fā)送數(shù)據(jù)）2，暫停（沒有發(fā)送數(shù)據(jù)，并且當(dāng)前端口數(shù)據(jù)發(fā)送沒有完成）3，休止（不在發(fā)送數(shù)據(jù)，并且當(dāng)前端口沒有待發(fā)送的數(shù)據(jù)）圖SEQ圖\*ARABIC5數(shù)據(jù)通路上的狀態(tài)轉(zhuǎn)換圖Payload數(shù)據(jù)排列接口上的載荷數(shù)據(jù)調(diào)動順序同于他們在線路側(cè)的發(fā)送和接收順序。字內(nèi)的字節(jié)順序如下圖所示。數(shù)據(jù)字節(jié)的最高位分別在bit15和bit7。至于線路上哪一個(gè)bit位先發(fā)送本文不作定義。下圖為奇數(shù)字節(jié)的數(shù)據(jù)排序圖，最后沒有字節(jié)的位填充為全“0”圖SEQ圖\*ARABIC6奇數(shù)字節(jié)的數(shù)據(jù)排序圖下圖為偶數(shù)字節(jié)的數(shù)據(jù)排序圖圖SEQ圖\*ARABIC7偶數(shù)字節(jié)的數(shù)據(jù)排序圖下圖列出了對于不同包長，不同Burst的情況下數(shù)據(jù)通路上的數(shù)據(jù)排列情況圖SEQ圖\*ARABIC8不同包長，不同Burst的數(shù)據(jù)通路包排列舉例注：1，S：SOP有效的控制字2，E：EOP有效的控制字3，ES：SOP、EOP有效的控制字4，I：idle控制字5，C：連續(xù)傳輸控制字（bit[15：12]=8）6，EC：EOP有效，設(shè)置連續(xù)傳輸?shù)目刂谱?，P0，P1……：載荷數(shù)據(jù)字節(jié)需要說明的是，對于多通道操作來說，上圖所示的任何一個(gè)控制字可以轉(zhuǎn)變成連續(xù)傳輸控制字，以讓更多的數(shù)據(jù)能夠立即被傳輸。如下圖所示：控制字格式下表描述了控制字的具體內(nèi)容，當(dāng)穿插在數(shù)據(jù)線路上發(fā)送時(shí)，其最高位和線路的最高位是對齊發(fā)送的，兩個(gè)burst之間的控制字同時(shí)包含有前一個(gè)和后一個(gè)發(fā)送數(shù)據(jù)的狀態(tài)屬性。發(fā)送器不應(yīng)該發(fā)送保留控制字，接收器在偵測到保留字時(shí)可以不予處理也可以上報(bào)錯(cuò)誤。表SEQ表\*ARABIC2控制字格式描述表Bit位標(biāo)簽描述15Type控制字類型1：載荷控制字（控制字后將立即發(fā)送載荷）0：idle或者訓(xùn)練控制字14：13EOPSEOP狀態(tài)，與前一個(gè)采樣周期的payload傳輸狀態(tài)有關(guān)00：非EOP01：EOP中止（特定應(yīng)用的錯(cuò)誤狀態(tài)）10：EOP正常終止，2byte有效11：EOP正常終止，1byte有效在一個(gè)burst的首個(gè)控制字中EOPS也是合理的，但是他不會被設(shè)置或者設(shè)置為“00”12SOPSOP狀態(tài)1：控制字后立即會有payload傳輸0：其他情況在idle和訓(xùn)練控制字中全部設(shè)為“0”11：4ADR端口地址8bit的載荷數(shù)據(jù)的端口地址，無保留地址Idle中設(shè)為全“0訓(xùn)練序列中設(shè)為全“1”3：0DIP-44-bit的對角線隔行校驗(yàn)位4-bit的奇校驗(yàn)，通過計(jì)算當(dāng)前控制字和緊鄰的數(shù)據(jù)字（前1控制字后面的數(shù)據(jù)字內(nèi)容，無數(shù)據(jù)字則不計(jì)算）控制字類型列表如下表SEQ表\*ARABIC3控制字類型列表Bit[15:12]下一個(gè)字狀態(tài)前一個(gè)字狀態(tài)意義00000IdleContinuedIdle，非EOP，訓(xùn)練控制字10001ReservedReservedReserved20010IdleEOPw/abortIdle，中止前一個(gè)包30011ReservedReservedReserved40100IdleEOPw/2bytesIdle，EOP，2字節(jié)有效50101ReservedReservedReserved60110IdleEOPw/1byteIdle，EOP，1字節(jié)有效70111ReservedReservedReserved81000ValidNoneValid，無SOP，無EOP91001Valid/SOPNoneValid，SOP，無EOPA1010ValidEOPw/abortValid，無SOP，中止B1011Valid/SOPEOPw/abortValid，SOP，中止C1100ValidEOPw/2byteValid，無SOP，EOP，2字節(jié)有效D1101ValidEOPw/2byteValid，SOP，EOP，2字節(jié)有效E1110ValidEOPw/1byteValid，無SOP，EOP，1字節(jié)有效F1111ValidEOPw/1byteValid，SOP，EOP，1字節(jié)有效控制字舉例如下表所示表SEQ表\*ARABIC4控制字舉例控制字描述011000000000abcdIdle控制字，位于數(shù)據(jù)傳輸之后，正常終止，上次傳輸最后一個(gè)數(shù)據(jù)字中1byte有效（abcd為校驗(yàn)，與此控制字和前一個(gè)數(shù)據(jù)有關(guān)）0000000000001111Idle控制字，前一個(gè)也為idle控制字110100000101abcd載荷控制字位于上次傳輸之后，正常終止，上次傳輸最后一個(gè)數(shù)據(jù)字中2byte有效（abcd為校驗(yàn)，與此控制字和前一個(gè)數(shù)據(jù)有關(guān)）下一個(gè)數(shù)據(jù)傳輸?shù)?端口校驗(yàn)碼下圖顯示了DIP-4校驗(yàn)碼的校驗(yàn)范圍，其和BIP校驗(yàn)碼一樣方便應(yīng)用，對于隨機(jī)出現(xiàn)的錯(cuò)誤，其提供的保護(hù)能力和BIP校驗(yàn)相當(dāng)，但是對于展開單列上的數(shù)據(jù)錯(cuò)誤（單根數(shù)據(jù)線缺陷造成）則有獨(dú)特的優(yōu)勢。圖SEQ圖\*ARABIC9DIP校驗(yàn)碼計(jì)算范圍其計(jì)算過程如下圖所示：假設(shè)16bit的數(shù)據(jù)流如圖所示，MSB位于最左列，時(shí)間是由上向下的，檢驗(yàn)bit通過對角線相加（對于控制字中DIP-4占據(jù)的4位在計(jì)算時(shí)設(shè)為“1”）。第一個(gè)得出的16位校驗(yàn)和拆分為2段，互相模2相加得到8bit的校驗(yàn)和，8bit的校驗(yàn)和再用同樣的方法得出4bit的校驗(yàn)和，即為DIP-4碼。圖SEQ圖\*ARABIC10DIP-4校驗(yàn)碼產(chǎn)生方法FIFO狀態(tài)通道FIFO接口說明FIFO狀態(tài)信息周期性的通過TSTAT鏈路從PHY層器件發(fā)送到link層器件，通過RSTAT鏈路從Link層器件發(fā)送到PHY層器件。下圖顯示了FIFO狀態(tài)通道的運(yùn)作過程，發(fā)送側(cè)的FIFO狀態(tài)通道最初處于DISABLE狀態(tài)，并且周期性的重復(fù)發(fā)送“11”序列。當(dāng)FIFO狀態(tài)發(fā)送使能時(shí)，在向同步狀態(tài)過渡時(shí)仍然發(fā)送“11”序列。然后FIFO狀態(tài)字按照日歷序列發(fā)送，該序列長度由CALENDAR_LEN定義，重復(fù)CALENDAR_M次，后接DIP-2校驗(yàn)碼，通過執(zhí)行特定的“Disable”命令使進(jìn)入“Disable”狀態(tài)。圖SEQ圖\*ARABIC11FIFO狀態(tài)轉(zhuǎn)換圖FIFO狀態(tài)信號為2位編碼，最高位為TSTAT[1]/RSTAT[1]，最低位為TSTAT[0]/RSTAT[0]，其信號定義如下表所示：表SEQ表\*ARABIC5FIFO信號定義列表MSBLSB意義11Reserved保留字或者用來表示鏈接非使能狀態(tài)10Satisfied表明相應(yīng)的端口FIFO幾乎是滿的狀態(tài)，當(dāng)satisfied接收到時(shí)，只有緊鄰的上次16byte的數(shù)據(jù)塊可以繼續(xù)發(fā)送出去，其余數(shù)據(jù)在FIFO狀態(tài)變化之前禁止發(fā)送01Hungry當(dāng)Hungry接收到時(shí)，在FIFO狀態(tài)變化之前只有緊鄰的上次準(zhǔn)許發(fā)送的數(shù)據(jù)塊（不論大?。┗蛘咦疃郙axBurst2個(gè)16byte的數(shù)據(jù)可以繼續(xù)發(fā)送出去，其余數(shù)據(jù)在FIFO狀態(tài)變化之前禁止發(fā)送00Starving表明相應(yīng)PHY端口的Buffer即將清空，當(dāng)接收到Starving狀態(tài)時(shí)，在下一個(gè)端口狀態(tài)改變前，可以發(fā)送MaxBurst1個(gè)16byte的數(shù)據(jù)塊高帶寬的LVDSI/O狀態(tài)操作對于要求高于LVTTLI/O的狀態(tài)帶寬的應(yīng)用，可以選擇地使用LVDSI/O代替。當(dāng)接口為LVDSI/O時(shí)，TSCLK，RSCLK上將使用雙邊沿時(shí)鐘，和數(shù)據(jù)時(shí)鐘速率一樣，TSTAT[1：0]和RSTAT[1：0]的幀結(jié)構(gòu)保持不變。在FIFO狀態(tài)的發(fā)送以及接受接口，訓(xùn)練序列在每一次預(yù)配置邊界間隔（FIFO_MAX_T）至少發(fā)送一次。這些訓(xùn)練序列用于接受端來減小狀態(tài)線上數(shù)據(jù)bit的到達(dá)偏差（SKEW），訓(xùn)練序列僅能穿插在前一個(gè)周期的DIP-2碼以及下一個(gè)日歷序列的同步字之間?？梢哉{(diào)整最大相對偏差達(dá)+/-1bit的時(shí)間，訓(xùn)練模式字（trainingpattern）包括10個(gè)字長的“00”加上10個(gè)字長的“11”。訓(xùn)練序列（trainingsequence）的長度可以將此20個(gè)字長的訓(xùn)練模式字（trainingpattern）重復(fù)任意需要的次數(shù)（由參數(shù)α定義決定）當(dāng)訓(xùn)練序列沒有誤碼發(fā)生時(shí)，接收器應(yīng)該在一個(gè)訓(xùn)練序列內(nèi)調(diào)整好FIFO狀態(tài)線上的偏差將FIFO_MAX_T設(shè)置為0將禁止發(fā)送訓(xùn)練序列LVDSI/O接口狀態(tài)圖如REF_Ref156741345\h圖2所示圖SEQ圖\*ARABIC12LVDSI/O接口狀態(tài)圖訓(xùn)練序列訓(xùn)練序列在每一次預(yù)配置好的邊界間隔（FIFO_MAX_T）至少發(fā)送一次。這些訓(xùn)練序列用于接收端來減小數(shù)據(jù)線，以及控制線上數(shù)據(jù)bit的到達(dá)偏差（SKEW），可以調(diào)整最大相對偏差達(dá)1bit的時(shí)間，訓(xùn)練序列（trainingsequence）包括1個(gè)idle控制字加上任意重復(fù)次數(shù)的訓(xùn)練模式字（trainingpattern），訓(xùn)練模式字（trainingpattern）由10個(gè)重復(fù)的訓(xùn)練控制字（trainingcontrolwords）和10個(gè)重復(fù)的訓(xùn)練數(shù)據(jù)字（trainingdatawords）。初始的那個(gè)idle控制字將消除訓(xùn)練控制字里面的DIP-4校驗(yàn)碼對其一個(gè)數(shù)據(jù)字的計(jì)算。假設(shè)每根線上最大+/-1bit的對齊抖動，線間最大+/-1bit的相對偏差，那么接受器至少需要8bit的時(shí)間才能檢測出訓(xùn)練控制字。訓(xùn)練數(shù)據(jù)字和訓(xùn)練控制字是正交的。當(dāng)訓(xùn)練序列沒有誤碼發(fā)生時(shí)，接收器應(yīng)該在一個(gè)訓(xùn)練序列內(nèi)調(diào)整好數(shù)據(jù)線以及控制線上的偏差每一個(gè)DATA_MAX_T周期內(nèi)數(shù)據(jù)通路的發(fā)送側(cè)必須按照下表的順序發(fā)送訓(xùn)練序列至少一次（fromcycles1through20α+1；參數(shù)DATA_MAX_T、α下文均有定義），這些序列不能穿插在數(shù)據(jù)burst中（即不能穿插在載荷控制字和緊接著的數(shù)據(jù)字之間）將DATA_MAX_T設(shè)置為0將禁止發(fā)送訓(xùn)練序列表SEQ表\*ARABIC6訓(xùn)練序列表啟動參數(shù)：參數(shù)描述FIFO狀態(tài)通道的端口順序由CALENDAR數(shù)據(jù)結(jié)構(gòu)決定，其中重復(fù)序列里面的CALENDAR[i]（i=1，2，……，CALENDAR_LEN）代表第i端口數(shù)據(jù)；CALENDAR_LEN代表端口數(shù)（至少要等于活躍的端口數(shù)），長度為CALENDAR_LEN的序列重復(fù)CALENDAR_M次。其中CALENDAR_LEN，CALENDAR_M均為大于0的參數(shù)。例如：1，單口的OC-192或者10G以太網(wǎng)：CALENDAR_LEN=1，CALENDAR[1]=12，4端口的OC-48：CALENDAR_LEN=4，CALENDAR[i]=1，2，3，43，雙OC-48通道（端口1，2），8個(gè)OC-12通道（端口3~10）：CALENDAR_LEN=16，CALENDAR[i]=1，2，3，4，1，2，5，6，1，2，7，8，1，2，9，10；或者其他組合順序：CALENDAR[i]=1，3，2，4，1，5，2，6，1，7，2，8，1，9，2，10……4，10端口的1Gbps以太網(wǎng)：CALENDAR_LEN=10，CALENDAR[i]=1，2，3，4，5，6，7，8，9，10參數(shù)CALENDAR_LEN，CALENDAR_M，CALENDAR[i]（i=1，2，……，CALENDAR_LEN）的值在PHY層器件和Link層器件相連的接口中必須設(shè)為一致，但是對于同一個(gè)器件中的收發(fā)狀態(tài)通道則不要求必須一致。CALENDAR_LEN支持的最大值包含在參數(shù)MAX_CALENDAR_LEN中。MAX_CALENDAR_LEN的最大值和具體的應(yīng)用有關(guān)。MAX_CALENDAR_LEN參數(shù)值并不要求在收發(fā)兩邊的FIFO狀態(tài)通道中保持一致。但是設(shè)計(jì)者必須保證發(fā)送側(cè)FIFO狀態(tài)通道的CALENDAR_LEN參數(shù)值不大于接收側(cè)的MAX_CALENDAR_LEN的值對于FIFO狀態(tài)通道，MaxBurst1，MaxBurst2可以配置為所有端口的全局應(yīng)用或者基于每個(gè)端口的應(yīng)用，無論在哪一個(gè)情況下，這兩個(gè)參數(shù)都必須在PHY層和Link層器件相連接口中配置為一致，但是不需要再同一器件的不同收發(fā)口配置一致。同一端口或者同一接口的MaxBurst1不能小于相應(yīng)的MaxBurst2。對于數(shù)據(jù)通路的消除偏差處理，DATA_MAX_T僅僅需要在收發(fā)接口的發(fā)送側(cè)的數(shù)據(jù)通道配置。不同接口的DATA_MAX_T不需要相同。啟動參數(shù)總表如下：表SEQ表\*ARABIC7啟動參數(shù)列表參數(shù)定義PCH單位CALENDAR[i]日歷中位置i的端口地址YI（N/A）CALENDAR_LEN日歷序列的長度YI（N/A）CALENDAR_M日歷序列的重復(fù)次數(shù)YI（N/A）MAX_CALENDAR_LEN支持的CALENDAR_LEN的最大值NI（N/A）MaxBurst1當(dāng)FIFO狀態(tài)通道顯示為Starving時(shí)，F(xiàn)IFO能夠接受的16byte數(shù)據(jù)塊的最大數(shù)目YC/I16byteblockMaxBurst2當(dāng)FIFO狀態(tài)通道顯示為Hungry時(shí)，F(xiàn)IFO能夠接受的16byte數(shù)據(jù)塊的最大數(shù)目MaxBurst2<=MaxBurst1YC/I16byteblockα每一個(gè)DATA_MAX_T周期內(nèi)數(shù)據(jù)訓(xùn)練序列的重復(fù)次數(shù)YI（N/A）DATA_MAX_T數(shù)據(jù)通道上的訓(xùn)練序列最大間隔YICyclesFIFO_MAX_TFIFO狀態(tài)通道上的訓(xùn)練序列最大間隔YICycles注：P=Provisionable（Yes/No）；CH=per-channel[C]orper-interface[I]；α取值在0～４之間（包含0，4）調(diào)整步長為1；DATA_MAX_T取值范圍為0～2e16(包含1，2e16)調(diào)整步長為小于256的2的冪數(shù)。接口reset過程Reset時(shí)，數(shù)據(jù)通道接收側(cè)的FIFO全部清空，發(fā)送側(cè)的credit也同時(shí)清除。reset完成后，通路建立前，對于數(shù)據(jù)通路，數(shù)據(jù)發(fā)送器應(yīng)當(dāng)發(fā)送連續(xù)的訓(xùn)練序列，在FIFO狀態(tài)通道收到合法的信息之前發(fā)送器發(fā)送的訓(xùn)練序列不間斷。接受器不會處理接收到的任何數(shù)據(jù)除非偵測到了訓(xùn)練序列并且已經(jīng)獲得與數(shù)據(jù)的同步（當(dāng)連續(xù)收到預(yù)定數(shù)目的正確的DIP-4編碼便可以認(rèn)定為獲得同步。同樣的當(dāng)連續(xù)收到預(yù)定數(shù)目的不正確的DIP-4編碼便可以認(rèn)定為失去同步）。對于FIFO狀態(tài)通路，F(xiàn)IFO狀態(tài)通道發(fā)送器應(yīng)當(dāng)發(fā)送連續(xù)的“11”成幀序列時(shí)（此為對于LVTTL電平接口，對于LVDS電平接口是指發(fā)送連續(xù)的訓(xùn)練序列），一旦相應(yīng)的數(shù)據(jù)通道獲得同步，日歷已經(jīng)預(yù)置，便可以發(fā)送FIFO狀態(tài)信息。如果數(shù)據(jù)發(fā)送器接收到正確的FIFO狀態(tài)信息（足夠多的連續(xù)正確的DIP-2編碼），便完成了鏈路的建立，發(fā)送器可以向相應(yīng)的通道發(fā)對于數(shù)據(jù)通道上接收器復(fù)位而發(fā)送器正常工作時(shí)，接收器如上所述，將不予處理接收到的任何數(shù)據(jù)除非偵測到了訓(xùn)練序列并且已經(jīng)獲得與數(shù)據(jù)的同步。同時(shí)在FIFO狀態(tài)通道上發(fā)送連續(xù)的“11”成幀序列（對于LVDS電平接口是指收到連續(xù)的訓(xùn)練序列）。發(fā)送器發(fā)送連續(xù)的訓(xùn)練序列以求獲得重新連接。對于數(shù)據(jù)通道上發(fā)送器復(fù)位而接收器正常工作時(shí)，發(fā)送器如上所述，發(fā)送連續(xù)的訓(xùn)