集成電路測(cè)試6

可測(cè)性設(shè)計(jì)內(nèi)容可測(cè)性設(shè)計(jì)的簡(jiǎn)單介紹組合電路的可測(cè)性設(shè)計(jì)樹形模塊結(jié)構(gòu)設(shè)計(jì)異或展開式結(jié)構(gòu)設(shè)計(jì)時(shí)序電路的可測(cè)性設(shè)計(jì)掃描方式電路設(shè)計(jì)內(nèi)測(cè)試一.可測(cè)性設(shè)計(jì)的簡(jiǎn)單介紹1.可測(cè)性設(shè)計(jì)問(wèn)題的提出

電路復(fù)雜性日益提高

測(cè)試方法的局限性提出可測(cè)性設(shè)計(jì)概念2.可測(cè)性設(shè)計(jì)的概念

1）.定義

為了使邏輯電路易于測(cè)試的設(shè)計(jì)工作、以及以改善邏輯電路可測(cè)試性、可診斷性為目標(biāo)的設(shè)計(jì)稱為邏輯電路的可測(cè)性設(shè)計(jì)。

2）.可測(cè)邏輯電路的特點(diǎn)：

測(cè)試集小易于生成測(cè)試矢量無(wú)邏輯冗余或邏輯冗余不影響測(cè)試容易實(shí)現(xiàn)故障定位3.可測(cè)性設(shè)計(jì)缺點(diǎn)A、應(yīng)用DFT技術(shù)硬件開銷影響B(tài)、設(shè)計(jì)周期和設(shè)計(jì)成本的影響C、DFT插入結(jié)構(gòu)所引起的速度損失由于模式易控，插入結(jié)構(gòu)引起的速度延遲較少影響工作運(yùn)行速度，且可以采用其他技術(shù)（如部分邊界掃描等）補(bǔ)償。新測(cè)試策略確保整體上受益國(guó)外公司效益報(bào)道4.可測(cè)性設(shè)計(jì)的方法

1）.可測(cè)性設(shè)計(jì)應(yīng)考慮的問(wèn)題

變不可測(cè)故障為可測(cè)故障測(cè)試數(shù)據(jù)生成時(shí)間要短測(cè)試數(shù)據(jù)要少2）.簡(jiǎn)化測(cè)試的一般措施合理設(shè)置測(cè)試點(diǎn)從外部對(duì)電路置初值附加測(cè)試用邏輯控制，提高系統(tǒng)的可控性改變電路結(jié)構(gòu)3）.可控性和可觀性

可測(cè)性包括：可控性，可觀性。

可控性：由外部輸入信號(hào)來(lái)控制電路中各節(jié)點(diǎn)的信號(hào)值，以便能夠敏化故障和控制敏化通路上各控制信號(hào)。

可觀性：建立敏化通路使內(nèi)部故障能夠傳輸?shù)酵獠枯敵隹?，以便能夠從外部輸出口觀察內(nèi)部故障是否存在。4.1）增加輸出線，設(shè)置新的觀察點(diǎn)。

例：4.2）增加輸入線，設(shè)置控制點(diǎn)。

例：a=1,b=1實(shí)現(xiàn)f邏輯功能a=1,b=0冗余部分電路測(cè)試a=0,b=1非冗余部分電路的測(cè)試二.組合電路的可測(cè)性設(shè)計(jì)樹形模塊結(jié)構(gòu)設(shè)計(jì)異或展開式結(jié)構(gòu)設(shè)計(jì)樹形模塊結(jié)構(gòu)設(shè)計(jì)1）.邏輯函數(shù)的分解展開對(duì)一組合邏輯電路函數(shù)f=fn(x1,x2,…,xn),我們可以針對(duì)其中的某個(gè)變量對(duì)其進(jìn)行分解，得到：其中，是函數(shù)fn中令xi=0得到的（n-1)個(gè)變量的邏輯函數(shù)是函數(shù)fn中令xi=1得到的（n-1)個(gè)變量的邏輯函數(shù)上一步分解我們得到了同樣，我們可以對(duì)針對(duì)某變量進(jìn)行分解，如：依次類推，我們可以最終分解得到如下的遞推。最終我們可以分解到f只剩下單獨(dú)變量。2）.樹形單元模塊設(shè)計(jì)單元模塊樹形模塊結(jié)構(gòu)設(shè)計(jì)例：3).測(cè)試P1，P2為測(cè)試輸入端P1=P2=1 正常工作P1=0 f=1P1=1，P2=0 f=02.異或展開式結(jié)構(gòu)設(shè)計(jì)1）.邏輯函數(shù)的異或展開式

對(duì)于任意邏輯函數(shù)都可以展開成異或標(biāo)準(zhǔn)型。其中，ai為0或1，mi為最小項(xiàng)進(jìn)一步來(lái)說(shuō)，函數(shù)可以表示成該式稱為Reed-Muller表達(dá)式把一般邏輯函數(shù)表示成Reed-Muller表達(dá)式的步驟為：把函數(shù)表成不重疊的積之和形式用異或操作代替積之和表達(dá)式中的和操作消去上述函數(shù)中的反變量，整理得到Reed-Muller表達(dá)式異或運(yùn)算復(fù)習(xí)例：邏輯函數(shù)2).異或展開式的電路實(shí)現(xiàn)我們以上例為例來(lái)說(shuō)明異或展開式的電路實(shí)現(xiàn)a.一般電路實(shí)現(xiàn)b.異或電路實(shí)現(xiàn)3）.測(cè)試T1T2可以測(cè)試異或展開式電路中的任意單故障。對(duì)于僅僅由與門和異或門構(gòu)成的n個(gè)變量的邏輯電路，測(cè)試集總是有下面的(n+4)個(gè)測(cè)試碼組成。

T1的4個(gè)測(cè)試輸入向量可檢測(cè)各異或門、各與門輸出端的單固定故障。

T1和T2測(cè)試輸入向量可檢測(cè)各與門的輸入故障。

T1和T2的n個(gè)測(cè)試輸入向量可檢測(cè)部分情況下輸入線的故障。T11、T13檢測(cè)與門輸出端的S-a-1故障T12、T14檢測(cè)與門輸出端的S-a-0故障T11檢測(cè)異或門輸出端的S-a-1故障T13檢測(cè)異或門輸出端的S-a-0故障T12、T14檢測(cè)與門輸入端的S-a-0故障T2j檢測(cè)與Xj相連的與門輸入端的S-a-1故障輸入線上的故障：1）原始輸入線Xi連接到奇數(shù)個(gè)與門，則可以檢測(cè)Xi(S-a-1)（T2i）和Xi(S-a-0)（T12,T14）故障2）原始輸入線Xi連接到偶數(shù)個(gè)與門，則不能檢測(cè)，如果要檢測(cè)需要增加一個(gè)與門，將所有連接到偶數(shù)個(gè)與門的原始輸入線經(jīng)過(guò)該與門給出一個(gè)可觀察的輸出。三.時(shí)序電路的可測(cè)性設(shè)計(jì)掃描方式電路設(shè)計(jì)掃描技術(shù)是指通過(guò)將電路中任一節(jié)點(diǎn)的狀態(tài)移進(jìn)或移出來(lái)進(jìn)行測(cè)試定位的手段，其特點(diǎn)是測(cè)試數(shù)據(jù)的串行化。通過(guò)將系統(tǒng)內(nèi)的寄存器等時(shí)序元件重新設(shè)計(jì)，使其具有可掃描性，測(cè)試數(shù)據(jù)從芯片端口經(jīng)移位寄存器等組成的數(shù)據(jù)通路串行移動(dòng)，并在數(shù)據(jù)輸出端對(duì)數(shù)據(jù)進(jìn)行分析，以此來(lái)提高電路內(nèi)部節(jié)點(diǎn)的可控制性和可觀察性，達(dá)到測(cè)試芯片內(nèi)部節(jié)點(diǎn)的目的。掃描技術(shù)分為全掃描技術(shù)、部分掃描技術(shù)和邊界掃描技術(shù)。

全掃描技術(shù)就是將電路中所有的觸發(fā)器用可掃描觸發(fā)器替代，使得所有的觸發(fā)器在測(cè)試的時(shí)候鏈接成一個(gè)移位寄存器鏈，稱為掃描鏈。部分掃描的方法是只選擇一部分觸發(fā)器構(gòu)成掃描鏈，降低了掃描設(shè)計(jì)的芯片面積開銷，減少了測(cè)試時(shí)間。其關(guān)鍵技術(shù)在于如何選擇觸發(fā)器。對(duì)部分掃描技術(shù)的研究主要在于如何減少芯片面積、降低對(duì)電路性能的影響，提高電路的故障覆蓋率和減小測(cè)試矢量生成的復(fù)雜度等方面。邊界掃描技術(shù)是各IC制造商支持和遵守的一種掃描技術(shù)標(biāo)準(zhǔn)，它是在IC的輸入輸出端口處放置邊界掃描單元，并把這些掃描單元依次連成掃描鏈，然后運(yùn)用掃描測(cè)試原理觀察并控制芯片邊界的信號(hào)。掃描方式電路原理1）.一般的時(shí)序電路N是組合電路，Y1,…,Yn是存儲(chǔ)元件，PI,PO是輸入輸出。2).測(cè)試方式下的電路設(shè)計(jì)組合電路和存儲(chǔ)元件被隔離存儲(chǔ)元件接成串形移位寄存器方式在Yn處增加掃描輸入，在Y1處增加掃描輸出3）.掃描方式電路結(jié)構(gòu)sw1,sw2,…,swn是n個(gè)開關(guān)模塊，受控制信號(hào)P的控制。P=0，正常時(shí)序工作方式P=1，測(cè)試工作狀態(tài)（掃描方式）2.測(cè)試

故障診斷步驟：

P=1，設(shè)置成測(cè)試方式（掃描方式）將測(cè)試序列加在掃描輸入端，利用時(shí)鐘信號(hào)進(jìn)行移位方式下的測(cè)試組合電路中的測(cè)試輸入（PI,Y)的Y設(shè)定為移位寄存器中的各個(gè)存儲(chǔ)元件的輸出值在組合電路中加上外部輸入，使其輸出x1,x2,…,xn.

電路設(shè)成正常工作方式，在時(shí)鐘的作用下，將x1,x2,…,xn存入各個(gè)存儲(chǔ)元件。然后把電路設(shè)置成掃描方式，執(zhí)行移位寄存，由掃描輸出端或原始輸出端輸出，判斷是否存在故障。3.電平觸發(fā)掃描設(shè)計(jì)（LSSD）

1).SRLSRL的構(gòu)成SRL的符號(hào)圖工作原理：1、C=1，A=B=0，此時(shí)L2鎖存器不起作用，I的輸入被隔斷；鎖存器L1的工作與一般觸發(fā)器完全相同；D為系統(tǒng)數(shù)據(jù)輸入，此時(shí)整個(gè)SRL就是一般的存儲(chǔ)元件。2、C=0，此時(shí)為測(cè)試狀態(tài)。D的輸入被隔斷，將A，B設(shè)成一對(duì)倒相的時(shí)鐘信號(hào)：1）A=0，B=1I被隔斷，L1中的數(shù)據(jù)轉(zhuǎn)移到L2中；2）A=1，B=0掃描輸入由I端進(jìn)入鎖存器L1。2）.電平觸發(fā)掃描設(shè)計(jì)時(shí)序電路工作原理：1、C1=1，A=B=0，正常工作方式（時(shí)序電路工作）。2、C1=0，測(cè)試工作方式。從組合電路到L1的輸入被隔斷，將A，B設(shè)成一對(duì)倒相的時(shí)鐘信號(hào)：1）A=0，B=1每個(gè)SRL中L1的數(shù)據(jù)轉(zhuǎn)移到L2中，前一個(gè)SRL的L2到后一個(gè)SRL的L1的輸入被隔斷；2）A=1，B=0Si轉(zhuǎn)移到第一個(gè)L1中，前一個(gè)L2中的數(shù)據(jù)轉(zhuǎn)移到后一個(gè)L1中。PI：原始輸入； PO：原始輸出；Si：掃描輸入； So：掃描輸出；邊界掃描技術(shù)是一種應(yīng)用于數(shù)字集成電路器件的測(cè)試性結(jié)構(gòu)設(shè)計(jì)方法。所謂“邊界”是指測(cè)試電路被設(shè)置在IC器件邏輯功能電路的四周，位于靠近器件輸入、輸出引腳的邊界處。所謂“掃描”是指連接器件各輸入、輸出引腳的測(cè)試電路實(shí)際上是一組串行移位寄存器，這種串行移位寄存器被叫做“掃描路徑”，沿著這條路徑可輸入由“0”和“1”組成的各種編碼，對(duì)電路進(jìn)行“掃描”式檢測(cè)，從輸出結(jié)果判斷其是否正確。4、邊界掃描技術(shù)在正常工作狀態(tài)：輸入和輸出數(shù)據(jù)可以自由通過(guò)每個(gè)BSC，正常工作數(shù)據(jù)從NDI進(jìn)，從NDO出。在測(cè)試狀態(tài)，可以選擇數(shù)據(jù)流動(dòng)的通道：對(duì)于輸入的IC管腳，可以選擇從NDI或從TDI輸入數(shù)據(jù)；對(duì)于輸出的IC管腳，可以選擇從BSC輸出數(shù)據(jù)至NDO，也可以選擇從BSC輸出數(shù)據(jù)至TDO。4.1BST方法邊界掃描測(cè)試是通過(guò)在芯片的每個(gè)I/O引腳附加一個(gè)邊界掃描單元(BSC—BoundrayScanCell)以及一些附加的測(cè)試控制邏輯實(shí)現(xiàn)的。BSC主要是由一些寄存器組成的。每個(gè)BSC有兩個(gè)數(shù)據(jù)通道：測(cè)試數(shù)據(jù)通道和正常數(shù)據(jù)通道。邊界掃描單元BSC的連接圖核心邏輯邊界掃描單元能夠迫使邏輯追蹤引腳信號(hào)，也能從引腳或器件核心邏輯信號(hào)中捕獲數(shù)據(jù)。強(qiáng)行加入的測(cè)試數(shù)據(jù)串行地移入邊界掃描單元，捕獲的數(shù)據(jù)串行移出。邊界掃描單元BSC的連接圖核心邏輯為了測(cè)試兩個(gè)JTAG設(shè)備的連接，首先將JTAG設(shè)備1的某個(gè)輸出測(cè)試腳的BSC置為高或低電平，輸出至NDO，然后讓JTAG設(shè)備2的輸入測(cè)試腳來(lái)捕獲從管腳輸入的NDI值，再通過(guò)測(cè)試數(shù)據(jù)通道將捕獲到的數(shù)據(jù)輸出至TDO，對(duì)比測(cè)試結(jié)果即可快速準(zhǔn)確地判斷這兩腳是否連接可靠。邊界掃描測(cè)試應(yīng)用示意圖BST的核心思想是在芯片管腳和芯片內(nèi)部邏輯之間，即緊挨元件的每個(gè)輸入、輸出引腳處增加移位寄存器組，在測(cè)試模式下，寄存器單元在相應(yīng)的指令作用下，控制輸出引腳的狀態(tài)，讀入輸入引腳的狀態(tài)，從而允許用戶對(duì)PCB上的互連進(jìn)行測(cè)試。

4.2BST電路結(jié)構(gòu)指令寄存器(包括譯碼器)數(shù)據(jù)寄存器測(cè)試訪問(wèn)端口(TAP)控制器

TAP—TestAccessPort引腳名稱功能TDI測(cè)試數(shù)據(jù)輸入指令和測(cè)試編程數(shù)據(jù)的串行輸入引腳。數(shù)據(jù)在TCK的上升沿移入。TDO測(cè)試數(shù)據(jù)輸出指令和測(cè)試編程數(shù)據(jù)的串行輸出引腳，數(shù)據(jù)在TCK的下降沿移出。如果數(shù)據(jù)沒(méi)有正在移出，該引腳處于三態(tài)。TMS測(cè)試模式選擇該輸入引腳是一個(gè)控制信號(hào)，它決定TAP控制器的轉(zhuǎn)換。TMS必須在TCK的上升沿之前建立，在用戶狀態(tài)下TMS應(yīng)是高電平。TCK測(cè)試時(shí)鐘輸入時(shí)鐘輸入到BST電路，一些操作發(fā)生在上升沿，而另一些發(fā)生在下降沿。TRST測(cè)試復(fù)位輸入低電平有效，用于初始化或復(fù)位BST電路。BST電路一般采用4線測(cè)試接口，若測(cè)試信號(hào)中有復(fù)位信號(hào)，則采用5線測(cè)試接口。這5個(gè)信號(hào)的引腳名稱及含義如下表。（1）指令寄存器4.2.1BST寄存器單元（2）旁路寄存器（3）邊界掃描寄存器用來(lái)決定是否進(jìn)行掃描測(cè)試和訪問(wèn)數(shù)據(jù)寄存器操作。旁路寄存器只有1位，它提供了一條從TDI到TDO之間的最短通道。當(dāng)選擇了旁路寄存器，實(shí)際上沒(méi)有執(zhí)行邊界掃描測(cè)試，它的作用是為了縮短掃描路徑，將不需要測(cè)試的數(shù)據(jù)寄存器旁路掉，以減少不必要的掃描時(shí)間。邊界掃描寄存器由大量置于集成電路輸入輸出引腳附近的邊界掃描單元組成。邊界掃描單元首尾相連構(gòu)成一個(gè)串行移位寄存器鏈，它使用TDI引腳作為輸入，TDO引腳作為輸出。在測(cè)試時(shí)鐘TCK的作用下，從TDI加入的數(shù)據(jù)可以在邊界掃描寄存器中進(jìn)行移動(dòng)掃描。設(shè)計(jì)人員可用邊界掃描寄存器來(lái)測(cè)試外部引腳的連接，或是在器件運(yùn)行時(shí)捕獲內(nèi)部數(shù)據(jù)。4.2.2TAP控制器TAP控制器是邊界掃描測(cè)試的核心，它是一個(gè)具有16個(gè)狀態(tài)的狀態(tài)機(jī)。在TCK的上升沿，TAP控制器利用TMS引腳控制器件中的邊界掃描操作，可以選擇使用指令寄存器掃描或數(shù)據(jù)寄存器掃描，以及控制邊界掃描測(cè)試進(jìn)行狀態(tài)轉(zhuǎn)換。TAP控制器的狀態(tài)圖如下。數(shù)據(jù)寄存器分支指令寄存器分支六個(gè)穩(wěn)定狀態(tài)測(cè)試邏輯復(fù)位測(cè)試運(yùn)行/等待數(shù)據(jù)寄存器移位數(shù)據(jù)寄存器移位暫停指令寄存器移位指令寄存器移位暫停54若要進(jìn)行邊界掃描測(cè)試，可以在TMS與TCK的配合控制下退出復(fù)位，進(jìn)入邊界掃描測(cè)試所需的各個(gè)狀態(tài)。在TMS和TCK的控制下，TAP控制器跳出測(cè)試邏輯復(fù)位狀態(tài)，從選擇數(shù)據(jù)寄存器掃描(Select-DR-Scan)或選擇指令寄存器掃描(Select-IR-Scan)進(jìn)入掃描測(cè)試的各個(gè)狀態(tài)。數(shù)據(jù)寄存器掃描和指令寄存器掃描兩個(gè)模塊的功能類似。在上電或IC正常運(yùn)行時(shí)，必須使TMS最少持續(xù)5個(gè)TCK周期保持為高電平，或者TRST引腳保持低電平，TAP才能進(jìn)入測(cè)試邏輯復(fù)位狀態(tài)。這時(shí)，TAP發(fā)出復(fù)位信號(hào)使所有的測(cè)試邏輯不影響元件的正常運(yùn)行。（1）進(jìn)入復(fù)位狀態(tài)（2）進(jìn)入邊界掃描測(cè)試狀態(tài)進(jìn)入每個(gè)模塊的第一步是捕捉數(shù)據(jù)，對(duì)于數(shù)據(jù)寄存器，在捕捉狀態(tài)把數(shù)據(jù)并行加載到相應(yīng)的串行數(shù)據(jù)通道中；對(duì)指令寄存器則是把指令信息捕捉到指令寄存器中。TAP控制器從捕捉狀態(tài)既可進(jìn)入移位狀態(tài)，也可進(jìn)入跳出1狀態(tài)。通常，捕捉狀態(tài)后緊跟移位狀態(tài)，數(shù)據(jù)在寄存器中移位。在移位狀態(tài)之后，TAP控制器通過(guò)跳出1狀態(tài)可進(jìn)入更新狀態(tài)，也可進(jìn)入暫停狀態(tài)。從暫停狀態(tài)出來(lái)，通過(guò)跳出2狀態(tài)可以再次進(jìn)入移位狀態(tài)，或者經(jīng)過(guò)更新狀態(tài)回到運(yùn)行測(cè)試/等待狀態(tài)。在暫停狀態(tài)，數(shù)據(jù)移位暫時(shí)終止，可以對(duì)數(shù)據(jù)寄存器或指令寄存器重新加載測(cè)試向量。在更新狀態(tài)，移入掃描通道的數(shù)據(jù)被輸出。4.3BST操作控制指令模式:抽樣/預(yù)加載(SAMPLE/PRELOAD)外測(cè)試(EXTEST)旁路（BYPASS)用戶碼(UESCODE)ID碼

(IDCODE)模式指令(FLEX10K)說(shuō)明抽樣/預(yù)加載0001010101器件正常工作時(shí)允許“快拍”待捕獲和待考察的引腳信號(hào)。外測(cè)試0000000000在輸出引腳外加測(cè)試樣本，在輸入引腳捕獲測(cè)試結(jié)果，以測(cè)試外電路和板級(jí)互連。旁路1111111111在TDI和TDO之間放一旁路寄存器，允許BST數(shù)據(jù)在器件正常工作時(shí)同步通過(guò)所選器件，傳輸?shù)较噜彽钠骷?。用戶碼0000000111選擇UESCODE寄存器放置在TDI和TDO之間，允許UESCODE串行移到TDO。ID碼0000000110選擇UESCODE寄存器放置在TDI和TDO之間，允許UESCODE串行移到TDO。4.4BST操作控制為了啟動(dòng)BST操作，必須選擇指令模式。方法是使TAP控制器向前移位到指令寄存器移位(SHIFT_IR)狀態(tài)，然后由時(shí)鐘控制TDI引腳上相應(yīng)的指令碼。從RESET狀態(tài)開始，TMS(測(cè)試模式選擇引腳)受時(shí)鐘作用，使TAP控制器運(yùn)行前進(jìn)到SHIFT-IR狀態(tài)。具有代碼01100在SHIFT-IR狀態(tài)期間，指令碼在TCK的上升沿時(shí)刻通過(guò)TDI引腳上的移位數(shù)據(jù)送入。同時(shí)，只要SHIFT-IR狀態(tài)有效，TDO引腳就會(huì)不斷地向外移出指令寄存器的內(nèi)容；而只要TMS維持在低電平，TAP控制器就保持在SHIFT-IR狀態(tài)。當(dāng)指令碼正確地進(jìn)入之后，TAP控制器繼續(xù)向前運(yùn)行，以抽樣/預(yù)加載、外測(cè)試、旁路三種模式之一進(jìn)行測(cè)試數(shù)據(jù)的串行移位。指令模式選擇過(guò)程（1）抽樣/預(yù)加載指令模式抽樣/預(yù)加載指令模式允許在不中斷器件正常工作的情況下獲得器件的“快拍”數(shù)據(jù)。該模式有以下三個(gè)階段：捕獲階段：數(shù)據(jù)被裝入捕獲寄存器移位階段：時(shí)鐘控制數(shù)據(jù)通過(guò)環(huán)繞器件周邊的捕獲寄存器，而后從TDO引腳輸出。新的測(cè)試數(shù)據(jù)同時(shí)被移入到捕獲寄存器。更新階段：在時(shí)鐘的控制下，數(shù)據(jù)從捕獲寄存器傳送到更新寄存器，存儲(chǔ)在更新寄存器中的數(shù)據(jù)可供外測(cè)試指令模式使用。（1）抽樣/預(yù)加載指令模式移位寄存器波形抽樣/預(yù)加載指令碼通過(guò)TDI引腳移入，TAP控制器向前移到CAPTURE-DR狀態(tài)，然后進(jìn)入SHIFT-DR狀態(tài)，如果TMS維持在低電平，則TAP控制器始終保持在該狀態(tài)。從TDO引腳移出的數(shù)據(jù)由在捕獲階段之后存于捕獲寄存器的數(shù)據(jù)組成。移入TDI引腳的新測(cè)試數(shù)據(jù)在時(shí)鐘的控制下通過(guò)整個(gè)邊界掃描寄存器之后，出現(xiàn)在TDO引腳上。如果在兩個(gè)相鄰的TCK周期，TMS引腳保持高電平，TAP控制器優(yōu)先進(jìn)入U(xiǎn)PDATE-DR狀態(tài)。外測(cè)試用來(lái)校驗(yàn)器件之間的引腳連接。此時(shí)邊界掃描寄存器把IC的內(nèi)部邏輯與被測(cè)板上其它元件隔離開來(lái)。在EXTEST指令下，給每個(gè)IO端賦一個(gè)已知邏輯的高或低電平，用于測(cè)試電路板上各IC芯片間連線以及板級(jí)互連的故障，包括斷路故障和短路故障。（2）外測(cè)試指令模式圖中的3塊芯片受相同的TCK和TMS控制，各芯片的TDO輸出端連接到下一器件的TDI輸入端，構(gòu)成了一條移位寄存器鏈。測(cè)試向量從IC1的TDI輸入，通過(guò)邊界掃描路徑加到每個(gè)芯片的輸出引腳寄存器，而輸入引腳寄存器則接收響應(yīng)向量。IC2的B腳接收IC1的A腳輸出的信號(hào)，正常情況下B腳的值應(yīng)該為1。但如果AB和CD線間出現(xiàn)了短路，則B腳寄存器接收到的值變成了0。IC3的F引腳寄存器接收IC1的E腳寄存器信號(hào)，正常情況下F腳的值應(yīng)該為1，但如果引線EF發(fā)生了斷路，則從F腳得到的值不是1，而是0。內(nèi)建自測(cè)試BIST(Build-InSelf-Test)是通過(guò)在芯片內(nèi)部集成少量的邏輯電路實(shí)現(xiàn)對(duì)集成電路的測(cè)試，它被認(rèn)為是解決測(cè)試儀器開發(fā)周期長(zhǎng)且復(fù)雜，費(fèi)用也極為昂貴的有效方法之一。隨著芯片的集成度的提高，集成電路工程師已不在乎BIST邏輯所占用的一點(diǎn)硅面積，因此這種方法被廣泛使用在現(xiàn)代集成電路中。BIST的優(yōu)點(diǎn)主要體現(xiàn)在：四.內(nèi)建自測(cè)試設(shè)計(jì)

(1)減少了對(duì)昂貴的測(cè)試儀的依賴性；

(2)以工作速度測(cè)試集成電路，因此減少了測(cè)試時(shí)間，并可以檢測(cè)實(shí)際工作條件下的故障；

(3)可以實(shí)現(xiàn)在線(或在系統(tǒng))經(jīng)常性測(cè)試，這一點(diǎn)對(duì)可靠性要求較高的系統(tǒng)很有意義。一個(gè)好的BIST方案，至少應(yīng)該具備以下3個(gè)品質(zhì)：較少的硬件開銷較高的故障覆蓋率較短的測(cè)試時(shí)間內(nèi)建自測(cè)試技術(shù)的基本思路：內(nèi)建自測(cè)試的基本思想是由電路自己生成測(cè)試向量，而不是要求外部施加測(cè)試向量，它依靠自身來(lái)決定所得到的測(cè)試結(jié)果是否正確。因此，內(nèi)建自測(cè)試必須附加兩個(gè)額外電路：激勵(lì)生成器和響應(yīng)分析器。如下圖所示，BIST通常由測(cè)試向量發(fā)生器TPG、被測(cè)電路CUT和輸出響應(yīng)分析OBA3部分組成。TPG可分為偽隨機(jī)測(cè)試向量產(chǎn)生器和確定性測(cè)試向量產(chǎn)生器。偽隨機(jī)測(cè)試向量產(chǎn)生器多采用線性反饋移位寄存器LFSR。它的主要優(yōu)點(diǎn)是結(jié)構(gòu)簡(jiǎn)單，缺點(diǎn)是測(cè)試序列長(zhǎng)和某些故障難以偵測(cè)。確定性測(cè)試向量產(chǎn)生器的主要優(yōu)點(diǎn)是可以達(dá)到較高的故障覆蓋率(或測(cè)試序列較短)，缺點(diǎn)是增加了硬件占用。2.內(nèi)建自測(cè)試模式2.1測(cè)試碼生成電路測(cè)試碼生成電路所生成的偽隨機(jī)測(cè)試碼為：111100010011010

內(nèi)建自測(cè)試技術(shù)一般采用偽隨機(jī)測(cè)試碼。給偽隨機(jī)數(shù)發(fā)生器設(shè)置一個(gè)初值就可以自動(dòng)產(chǎn)生偽隨機(jī)測(cè)試碼。2.3測(cè)試結(jié)果輸出電路

在內(nèi)建自