芯片功耗與制造能力的未來

芯片功耗與摩爾定律的終結(jié)

清華大學(xué)計算機(jī)系EDA實(shí)驗室駱祖瑩luozy@博士后合作導(dǎo)師:洪先龍教授IEEEFELLOW1/31/20231EDALab.,TsinghuaUniversity報告內(nèi)容計算機(jī)科學(xué)發(fā)展與摩爾定律集成電路功耗的組成與提高趨勢高功耗對集成電路性能與可靠性的影響供電系統(tǒng)（P/G）封裝與散熱裝置可靠性芯片功耗與摩爾定律的終結(jié)與芯片功耗相關(guān)的研究熱點(diǎn)1/31/20232EDALab.,TsinghuaUniversity計算機(jī)科學(xué)發(fā)展與摩爾定律目前計算機(jī)科學(xué)發(fā)展的動力，一部分來自計算機(jī)理論的發(fā)展，但主要來自集成電路芯片性能的大幅提高。

集成電路芯片性能提高大致符合摩爾定律，即處理器(CPU)的功能和復(fù)雜性每年(其后期減慢為18個月)會增加一倍，而成本卻成比例地遞減。

集成電路生產(chǎn)工藝的提高(0.25/0.18/0.13/0.09um)，縮小了單管的尺寸，提高了芯片的集成度與工作頻率，降低了工作電壓。1/31/20233EDALab.,TsinghuaUniversityGoalforIntel:1TIPSby2010ShekharBorkar,CircuitResearch,IntelLabsPentium?ProArchitecture

Pentium?4ArchitecturePentium?Architecture

48638628680861/31/20234EDALab.,TsinghuaUniversityTransistorIntegrationCapacityShekharBorkar,CircuitResearch,IntelLabs1/31/20235EDALab.,TsinghuaUniversity報告內(nèi)容計算機(jī)科學(xué)發(fā)展與摩爾定律集成電路功耗的組成與提高趨勢高功耗對集成電路性能與可靠性的影響供電系統(tǒng)（P/G）封裝與散熱裝置可靠性芯片功耗與摩爾定律的終結(jié)與芯片功耗相關(guān)的研究熱點(diǎn)1/31/20236EDALab.,TsinghuaUniversityCMOS集成電路功耗的組成與其它工藝比較，CMOS電路以其低功耗，易于集成的優(yōu)點(diǎn)，在目前硅材料時代得到了最廣泛的應(yīng)用。

芯片功耗包括由CMOS管狀態(tài)改變所產(chǎn)生的動態(tài)功耗與由漏電流引起的靜態(tài)功耗兩部分。

動態(tài)功耗由三部分組成：A、電路邏輯操作所引起的狀態(tài)改變所需功耗；B、P管與N管閾值電壓重疊所產(chǎn)生的導(dǎo)通電流所需功耗；C、不同路徑的時間延遲不同所產(chǎn)生的競爭冒險所需功耗。靜態(tài)功耗也由三部分組成：A、CMOS管亞閾值電壓漏電流所需功耗；B、CMOS管柵級漏電流所需功耗；C、CMOS管襯底漏電流（BTBT）所需功耗。1/31/20237EDALab.,TsinghuaUniversity靜態(tài)功耗的三種成因1/31/20238EDALab.,TsinghuaUniversityThePowerCrisisfromIntelShekharBorkar,CircuitResearch,IntelLabsLeakagePoweriscatchingupwiththeactivepowerinnano-scaledCMOScircuits.1/31/20239EDALab.,TsinghuaUniversityThePowerCrisisfromIBMDavidE.Lackey,IBM1/31/202310EDALab.,TsinghuaUniversityLeakagepowerbecomefocusincrisisShekharBorkar,CircuitResearch,IntelLabsA.Grove,IEDM20021/31/202311EDALab.,TsinghuaUniversityCMOS電路功耗的優(yōu)化方法由于功耗已影響到CMOS電路設(shè)計方法學(xué)，所以功耗在電路設(shè)計的各個階段都必須得到優(yōu)化。從程序匯編到電路綜合，再到邏輯級與版圖級都是如此。我的研究集中在低層功耗優(yōu)化，所以從以下兩個方面進(jìn)行闡述。動態(tài)功耗優(yōu)化：A、時鐘屏蔽技術(shù)；B、測試功耗優(yōu)化；C、競爭冒險消除；D、多輸入邏輯門的低功耗展開；D、分區(qū)供電。靜態(tài)功耗優(yōu)化：A、多閾值多電壓布放；B、虛擬供電網(wǎng)絡(luò)；C、最小漏電流輸入向量；D、浮動襯底電壓；E、絕緣襯底（SOI）。1/31/202312EDALab.,TsinghuaUniversity報告內(nèi)容計算機(jī)科學(xué)發(fā)展與摩爾定律集成電路功耗的組成與提高趨勢高功耗對集成電路性能與可靠性的影響供電系統(tǒng)（P/G）封裝與散熱裝置可靠性芯片功耗與摩爾定律的終結(jié)與芯片功耗相關(guān)的研究熱點(diǎn)1/31/202313EDALab.,TsinghuaUniversity高功耗對供電網(wǎng)絡(luò)(P/G)的影響以Intel公司下一代采用90nm工藝的Prescott為例，它的Die面積為112mm2,共集成1.25億只晶體管，功耗為102W，供電電流為91A，供電電壓為1.12V，工作頻率為3GHz以上（網(wǎng)上材料匯總）。

在3.4*10-10S的工作周期內(nèi),吸91A電流，則充電速度最小為2.6*1011A/S，要求P/G網(wǎng)必須占有足夠大的布線面積。

為1.25億只晶體管供電，P/G網(wǎng)必然非常復(fù)雜，必須使用頂兩層粗網(wǎng)與低兩層細(xì)網(wǎng)，共占用4層布線資源。3GHz工作頻率要求，在P/G網(wǎng)分析中，必須采用復(fù)雜的RLC等效電路模型。1/31/202314EDALab.,TsinghuaUniversityP/G網(wǎng)的拓?fù)湫问郊壍刃Ｐ?/31/202315EDALab.,TsinghuaUniversity高功耗對封裝與散熱裝置的影響102W的Prescott，標(biāo)稱工作溫度為74度。

高功耗對芯片流片的熱分析提出了更高更急迫的要求。

高功耗需要導(dǎo)熱性更佳的封裝材料。多PAD的P/G網(wǎng)對封裝技術(shù)提出更高的要求。風(fēng)冷散熱已勉為其難，再說臺式機(jī)的CPU風(fēng)扇噪音，已經(jīng)影響使用者的工作心情。已有人提出了半導(dǎo)體制冷+液態(tài)制冷的復(fù)合散熱技術(shù)。面對功耗越來越高的計算機(jī)（主要是CPU+散熱裝置），SUN公司的科技人員就戲稱，是他們的SPARC造成了北美大停電。1/31/202316EDALab.,TsinghuaUniversity復(fù)雜的CPU散熱裝置半導(dǎo)體+風(fēng)冷的復(fù)合制冷裝置P4-2GHz的風(fēng)扇1/31/202317EDALab.,TsinghuaUniversity高功耗對芯片可靠性的影響高功耗導(dǎo)致了高的工作溫度。

高的工作溫度使各種輕微物理缺陷所造成的故障顯現(xiàn)出來，如橋接故障。

高的工作溫度使連線電阻變大，使線延時增加，時延故障變得嚴(yán)重起來。同時溫度的提高，使漏電流增加，降低工作電壓，使門延時增加，同樣使時延故障變得嚴(yán)重起來。同時漏電流增加，還會導(dǎo)致P/G網(wǎng)的失效。1/31/202318EDALab.,TsinghuaUniversity報告內(nèi)容計算機(jī)科學(xué)發(fā)展與摩爾定律集成電路功耗的組成與提高趨勢高功耗對集成電路性能與可靠性的影響供電系統(tǒng)（P/G）封裝與散熱裝置可靠性芯片功耗與摩爾定律的終結(jié)與芯片功耗相關(guān)的研究熱點(diǎn)1/31/202319EDALab.,TsinghuaUniversity芯片功耗與摩爾定律的終結(jié)摩爾定律的終結(jié)來自多方面，如投資、市場、設(shè)計復(fù)雜性、材料及工藝，這里主要談?wù)撔酒牡淖饔谩８吖漠a(chǎn)生高溫度，提高了封裝成本，對摩爾定律的成本按比例減低方面，產(chǎn)生終結(jié)效應(yīng)。高功耗產(chǎn)生高溫度，產(chǎn)生了許多新的故障，加大了測試復(fù)雜度，提高了測試成本，同樣會產(chǎn)生終結(jié)效應(yīng)。芯片及散熱裝置的高功耗，對國民經(jīng)濟(jì)的能源安全提出了新的要求，這反過來對摩爾定律產(chǎn)生終結(jié)效應(yīng)。高的芯片功耗產(chǎn)生很多副面影響，而為了保證摩爾定律，就要采用低功耗設(shè)計，這又反過來加大設(shè)計復(fù)雜度，對摩爾定律產(chǎn)生終結(jié)效應(yīng)。1/31/202320EDALab.,TsinghuaUniversity報告內(nèi)容計算機(jī)科學(xué)發(fā)展與摩爾定律集成電路功耗的組成與提高趨勢高功耗對集成電路性能與可靠性的影響供電系統(tǒng)（P/G）封裝與散熱裝置可靠性芯片功耗與摩爾定律的終結(jié)與芯片功耗相關(guān)的研究熱點(diǎn)1/31/202321EDALab.,TsinghuaUniversity與芯片功耗相關(guān)的研究熱點(diǎn)漏電流產(chǎn)生的靜態(tài)功耗估計與優(yōu)化，對于便攜設(shè)備尤其重要。動態(tài)功耗方面：芯片的動態(tài)調(diào)度、門控時鐘、測試功耗優(yōu)化。電源線/地線網(wǎng)絡(luò)的設(shè)計與優(yōu)化。芯片的熱分析（國外最熱的研究方向）。高導(dǎo)熱封裝材料及先進(jìn)的封裝技術(shù)。1/31/202322EDALab.,TsinghuaUniversity個人的研究簡介1999-2002，攻讀博士學(xué)位期間，從事CMOS電路動態(tài)功耗估計與優(yōu)化的研究（在中科院計算所閔應(yīng)驊研究員的指導(dǎo)下完成）。包括平均與最大動態(tài)功耗快速估計、測試功耗優(yōu)化、最大動態(tài)功耗宏模型的建模、和多輸入邏輯門的低功耗展開。2002-今，從事博士后研究工作，具體包括兩個部分。一是從事P/G網(wǎng)的分析與優(yōu)化（指導(dǎo)一名博士，兩名碩士）；二是獨(dú)立開展漏電流靜態(tài)功耗的估計與優(yōu)化（指導(dǎo)一名博士）。共發(fā)表32篇學(xué)術(shù)論文并申請3項中國專利。其中包括2篇SCI文章（《中國科學(xué)》與《TCAD》），18篇EI文章、2篇ACM文章?；凇癈MOS電路動態(tài)功耗估計與優(yōu)化”，中科院計算所方面已申請到一項