Ch10-大型系統(tǒng)的設(shè)計(jì)

第10章大型系統(tǒng)的設(shè)計(jì)10.1導(dǎo)論10.2暫存器轉(zhuǎn)移邏輯10.3演算法狀態(tài)機(jī)的設(shè)計(jì)10.4控制單元的製作10.1導(dǎo)論小型數(shù)位系統(tǒng)設(shè)計(jì)特性較少數(shù)目的輸入與輸出端，並且僅具有少數(shù)的狀態(tài)許多實(shí)用系統(tǒng)須完成的設(shè)計(jì)要求具有極大數(shù)目的輸入與輸出相當(dāng)大數(shù)目的狀態(tài)來(lái)

/10.1導(dǎo)論導(dǎo)論(續(xù))系統(tǒng)層次設(shè)計(jì)的基本觀念將複雜的系統(tǒng)以模組方式來(lái)設(shè)計(jì)將系統(tǒng)分割成較小而容易設(shè)計(jì)的功能模組，然後連接這些模組完成系統(tǒng)設(shè)計(jì)

/10.1導(dǎo)論大型數(shù)位系統(tǒng)模型使用下圖模型來(lái)簡(jiǎn)化設(shè)計(jì)程序大型數(shù)位系統(tǒng)都是由資料處理單元與控制單元組合而成圖10.1大型數(shù)位系統(tǒng)模型

/10.1導(dǎo)論大型數(shù)位系統(tǒng)模型(續(xù))處理單元在輸入端獲得資料並以控制單元所定義的方式來(lái)處理資料然後產(chǎn)生輸出以代表此系統(tǒng)的響應(yīng)

/10.1導(dǎo)論大型數(shù)位系統(tǒng)模型(續(xù))控制單元確定資料處理單元能以正確的方式動(dòng)作操作方式是傳送正確的順序控制訊號(hào)到資料處理單元，以啟動(dòng)處理的每個(gè)步驟接受資料處理單元所反饋的狀態(tài)訊號(hào)，以修正其內(nèi)部動(dòng)作，進(jìn)而改變控制訊號(hào)能從系統(tǒng)外部接受資訊而影響處理的方式，產(chǎn)生的控制訊號(hào)可為其他外部系統(tǒng)使用

/10.1導(dǎo)論演算法狀態(tài)機(jī)圖以硬體演算法指定數(shù)位系統(tǒng)的控制序列與資料處理工作演算法由一組用來(lái)指示如何解決問(wèn)題的程序組成硬體演算法用已知設(shè)備解決問(wèn)題的程序硬體演算法以特別發(fā)展的流程圖來(lái)定義此特殊流程圖稱為演算法狀態(tài)機(jī)圖(AlgorithmicStateMachine，簡(jiǎn)稱ASM)

/10.1導(dǎo)論演算法狀態(tài)機(jī)圖(續(xù))狀態(tài)機(jī)是序向電路的另一稱法(亦稱序向機(jī))數(shù)位系統(tǒng)的基本架構(gòu)演算法狀態(tài)機(jī)圖(ASM圖)指明數(shù)位系統(tǒng)的輸入與輸出資料關(guān)係描述控制器中狀態(tài)與事件從一狀態(tài)轉(zhuǎn)移到另一狀態(tài)的時(shí)序關(guān)係

/10.1導(dǎo)論10.2暫存器轉(zhuǎn)移邏輯暫存器是構(gòu)成數(shù)位系統(tǒng)的最基本元件系統(tǒng)層次設(shè)計(jì)上暫存器與暫存器操作是系統(tǒng)的基本組成要素?cái)?shù)位系統(tǒng)能以暫存器及其動(dòng)作來(lái)說(shuō)明暫存器中的基本動(dòng)包含移位、計(jì)數(shù)、載入、與清除等暫存器轉(zhuǎn)移暫存器上的資料流動(dòng)及工作處理

/10.2暫存器轉(zhuǎn)移邏輯

暫存器轉(zhuǎn)移邏輯(續(xù))暫存器轉(zhuǎn)移操作的構(gòu)成要素系統(tǒng)中的暫存器組成及其功能暫存器資料的運(yùn)算方式系統(tǒng)的控制流程動(dòng)作

/10.2暫存器轉(zhuǎn)移邏輯

暫存器轉(zhuǎn)移邏輯(續(xù))以符號(hào)表示暫存器，由運(yùn)算動(dòng)作介紹暫存器轉(zhuǎn)移的特性使用類似撰寫程式的運(yùn)算式及敘述表示暫存器轉(zhuǎn)移可說(shuō)明不同元件間的連繫功能

/10.2暫存器轉(zhuǎn)移邏輯

10.2.1暫存器轉(zhuǎn)移暫存器的表示方法

圖10.2暫存器的表示方法

/10.2暫存器轉(zhuǎn)移邏輯

暫存器間的資料轉(zhuǎn)移以轉(zhuǎn)移運(yùn)算子表示符號(hào)形式表示為：敘述R1←R2代表暫存器R2的資料轉(zhuǎn)移至?xí)捍嫫鱎1R1的內(nèi)容被R2的內(nèi)容所取代R2的值在轉(zhuǎn)移後並不改變表示來(lái)源暫存器的輸出與目的暫存器的輸入間有可用的轉(zhuǎn)移電路目的暫存器具有並列載入的功能

/10.2暫存器轉(zhuǎn)移邏輯

特定情況的轉(zhuǎn)移使用If－Then敘述表示特定情況下的轉(zhuǎn)移If(T1＝1)Then(R1←R2)T1是控制電路中產(chǎn)生的控制訊號(hào)利用控制函數(shù)將暫存器轉(zhuǎn)移中的控制變數(shù)分開(kāi)T1：R1←R2控制函數(shù)以冒號(hào)作結(jié)束當(dāng)T1=1時(shí)

R2至R1的轉(zhuǎn)移動(dòng)作才發(fā)生圖10.3敘述T1：R1←R2的電路製作

/10.2暫存器轉(zhuǎn)移邏輯

暫存器轉(zhuǎn)移邏輯的基本符號(hào)表10.1暫存器轉(zhuǎn)移邏輯的基本符號(hào)

/10.2暫存器轉(zhuǎn)移邏輯

10.2.2微運(yùn)算微運(yùn)算是將暫存器資料加以運(yùn)算的基本動(dòng)作數(shù)位系統(tǒng)使用的微運(yùn)算可分為

轉(zhuǎn)移微運(yùn)算、算術(shù)微運(yùn)算

邏輯微運(yùn)算、移位微運(yùn)算轉(zhuǎn)移微運(yùn)算：資料傳送過(guò)程中不會(huì)改變其值其他三種微運(yùn)算：處理過(guò)程中資料值會(huì)改變

/10.2暫存器轉(zhuǎn)移邏輯

算術(shù)微運(yùn)算基本的算術(shù)微運(yùn)算加法，減法，遞增，遞減表10.2算術(shù)微運(yùn)算

/10.2暫存器轉(zhuǎn)移邏輯

邏輯微運(yùn)算邏輯微運(yùn)算可將位元值改變，清除，或設(shè)定成新的值表10.3邏輯與移位微運(yùn)算

/10.2暫存器轉(zhuǎn)移邏輯

移位微運(yùn)算移位微運(yùn)算使用在資料序向傳送亦可使用在算術(shù)，邏輯，與控制運(yùn)算暫存器值向左移位或向右移位R2←ShlR2，R1←ShrR1表示暫存器R2向左移一位元，暫存器R1向右移一位元。終端位元接受串列輸入來(lái)的位元資料右移位的終端位元是最左(最高)位元，左移的終端位元是最右(最低)位元邏輯移位中，通常終端位元接受0

/10.2暫存器轉(zhuǎn)移邏輯

移位微運(yùn)算(續(xù))旋轉(zhuǎn)移位操作其串列輸出便接至串列輸入，資料因而不會(huì)流失算術(shù)移位將有號(hào)數(shù)向左或向右移位的運(yùn)算必須使正負(fù)符號(hào)的位元值維持不變算術(shù)左移位將有號(hào)數(shù)乘2算術(shù)右移位將有號(hào)數(shù)除以2

/10.2暫存器轉(zhuǎn)移邏輯

10.3演算法狀態(tài)機(jī)的設(shè)計(jì)方法資料處理單元與控制單元關(guān)係的數(shù)位系統(tǒng)結(jié)構(gòu)/10.3

演算法狀態(tài)機(jī)的設(shè)計(jì)方法

圖10.4數(shù)位系統(tǒng)結(jié)構(gòu)

演算法狀態(tài)機(jī)圖以演算法狀態(tài)機(jī)圖(ASM)做數(shù)位邏輯設(shè)計(jì)序向程序控制演算法定義序向機(jī)狀態(tài)時(shí)的所有可能序列序向機(jī)的次態(tài)是由控制演算法、現(xiàn)態(tài)及演算法在該狀態(tài)時(shí)的輸入來(lái)決定序向控制演算法為序向性質(zhì)且在任何指定時(shí)刻都能以其狀態(tài)來(lái)描述其次態(tài)則取決於該時(shí)刻的現(xiàn)態(tài)與輸入/10.3

演算法狀態(tài)機(jī)的設(shè)計(jì)方法

10.3.1基本概念演算法狀態(tài)機(jī)圖與傳統(tǒng)的流程圖都是使用由上而下的設(shè)計(jì)方法，但在解釋上有點(diǎn)不同傳統(tǒng)流程圖在描述演算法的程序步驟順序與判別路徑時(shí)，不用考慮其時(shí)序關(guān)係演算法狀態(tài)機(jī)圖除了描述處理的順序外，也描述序向控制器狀態(tài)間的時(shí)序關(guān)係/10.3

演算法狀態(tài)機(jī)的設(shè)計(jì)方法

基本概念(續(xù))演算法狀態(tài)機(jī)圖與狀態(tài)圖的關(guān)連針對(duì)所要的行為而作的圖形描述演算法狀態(tài)機(jī)圖的盒狀符號(hào)內(nèi)包含簡(jiǎn)潔的敘述以控制訊號(hào)與狀態(tài)訊號(hào)對(duì)系統(tǒng)的動(dòng)作與決策進(jìn)行描述最後得到資料處理單元與控制單元所組成的完整設(shè)計(jì)此時(shí)可使用固定或可規(guī)劃的邏輯電路來(lái)實(shí)作/10.3

演算法狀態(tài)機(jī)的設(shè)計(jì)方法

ASM圖的元素圖10.5ASM圖的元素/10.3

演算法狀態(tài)機(jī)的設(shè)計(jì)方法

ASM圖的構(gòu)造ASM圖是由狀態(tài)盒，決策盒與條件輸出盒彼此間以箭號(hào)相互連結(jié)而組成的流程圖完整而清楚的於暫存器層次描述由資料處理單元與控制單元組成的序向機(jī)操作行為ASM圖以類似於狀態(tài)圖的方式定義序向機(jī)控制單元的狀態(tài)行為資料處理單元的行為可由控制單元的行為推導(dǎo)出來(lái)資料處理單元可算是由ASM圖定義/10.3

演算法狀態(tài)機(jī)的設(shè)計(jì)方法

ASM圖的構(gòu)造(續(xù))ASM圖與狀態(tài)圖基本上是可互換的ASM圖中的狀態(tài)盒相當(dāng)於狀態(tài)圖中的狀態(tài)決策盒與條件輸出盒組合成狀態(tài)圖中兩個(gè)狀態(tài)間的連線與標(biāo)記ASM圖若只具有無(wú)條件輸出相當(dāng)於莫耳型電路ASM圖若只具有條件性輸出相當(dāng)於米利型電路/10.3

演算法狀態(tài)機(jī)的設(shè)計(jì)方法

莫耳型控制單元只有狀態(tài)盒與決策盒就能決定莫耳型控制單元的行為因?yàn)檩敵龅目刂朴嵦?hào)是無(wú)條件的由現(xiàn)態(tài)決定，所有必要的行動(dòng)可以進(jìn)入狀態(tài)盒內(nèi)莫耳型實(shí)例JK正反器/10.3

演算法狀態(tài)機(jī)的設(shè)計(jì)方法

圖10.6JK正反器的描述

10-29米利型控制單元ASM圖中須要使用條件輸出盒只有在某些輸入變數(shù)於特定的數(shù)值時(shí)，序向機(jī)才會(huì)對(duì)發(fā)生於某些狀態(tài)中的輸出動(dòng)作加以指定條件輸出盒的路徑是由某一狀態(tài)盒(Si)穿過(guò)一個(gè)或多個(gè)決策盒所推導(dǎo)出來(lái)的內(nèi)容型態(tài)與狀態(tài)盒中的內(nèi)容型態(tài)完全相同亦即準(zhǔn)備啟動(dòng)一系列的輸出訊號(hào)條件輸出盒所指定的動(dòng)作，只有在所有自狀態(tài)盒(Si)到條件輸出盒的條件都滿足時(shí)才能發(fā)生/10.3

演算法狀態(tài)機(jī)的設(shè)計(jì)方法

圖10.7米利機(jī)的描述

(a)狀態(tài)圖(b)ASM圖10.3.2設(shè)計(jì)程序演算法狀態(tài)機(jī)(ASM)能以演算法描述來(lái)代表序向處理的控制從控制演算法可以獲得ASM圖以四個(gè)步驟設(shè)計(jì)能完成自動(dòng)序向處理的數(shù)位系統(tǒng)

1.將程序結(jié)構(gòu)為兩個(gè)主要部分來(lái)描述系統(tǒng)規(guī)格程序處理與程序控制演算法2.使用系統(tǒng)層次的設(shè)計(jì)工具來(lái)發(fā)展系統(tǒng)的圖形描述系統(tǒng)結(jié)構(gòu)圖與控制流程圖3.簡(jiǎn)化並求出資料處理單元與控制單元的解4.以數(shù)位邏輯系統(tǒng)完成實(shí)作/10.3

演算法狀態(tài)機(jī)的設(shè)計(jì)方法

設(shè)計(jì)程序(續(xù))1. 結(jié)構(gòu)為兩個(gè)主要部分來(lái)描述系統(tǒng)規(guī)格指定實(shí)現(xiàn)此程序的系統(tǒng)需求來(lái)實(shí)作電路這些要求則被稱為系統(tǒng)規(guī)格結(jié)構(gòu)的兩個(gè)主要部分程序處理與程序控制演算法/10.3

演算法狀態(tài)機(jī)的設(shè)計(jì)方法

設(shè)計(jì)程序(續(xù))2. 發(fā)展系統(tǒng)的圖形描述a.系統(tǒng)結(jié)構(gòu)圖圖10.8ASM的系統(tǒng)結(jié)構(gòu)圖/10.3

演算法狀態(tài)機(jī)的設(shè)計(jì)方法

設(shè)計(jì)程序(續(xù))a.系統(tǒng)結(jié)構(gòu)方塊圖可將系統(tǒng)分成(1)資料處理單元(資料路徑)包含函數(shù)型元件如暫存器，多工器，解多工器，編碼器，解碼器組織上述元件以完成指定的處理工作由控制器內(nèi)的輸出解碼器產(chǎn)生的控制訊號(hào)引導(dǎo)/10.3

演算法狀態(tài)機(jī)的設(shè)計(jì)方法

設(shè)計(jì)程序(續(xù))(2)控制單元(控制器)包含次態(tài)產(chǎn)生器與輸出解碼器次態(tài)產(chǎn)生器是控制演算法的實(shí)作使用輸入與控制演算法的現(xiàn)態(tài)決定控制演算法的次態(tài)輸出解碼器能在正確的時(shí)間產(chǎn)生合適的序列（資料路徑）控制訊號(hào)使資料處理單元的元件能完成指定的處理函數(shù)/10.3

演算法狀態(tài)機(jī)的設(shè)計(jì)方法

設(shè)計(jì)程序(續(xù))b.控制流程圖

控制演算法的操作以控制流程圖來(lái)作圖形描述控制流程圖顯示狀態(tài)變遷的控制狀態(tài)與條件並且產(chǎn)生傳送到資料路徑元件的控制訊號(hào)/10.3

演算法狀態(tài)機(jī)的設(shè)計(jì)方法

設(shè)計(jì)程序(續(xù))3. 完成系統(tǒng)實(shí)作以數(shù)位邏輯系統(tǒng)實(shí)作ASM，包含a.資料處理單元可以利用詳細(xì)的方塊圖或邏輯電路表示b.控制單元，包含次態(tài)產(chǎn)生器輸出解碼器/10.3

演算法狀態(tài)機(jī)的設(shè)計(jì)方法

設(shè)計(jì)程序(續(xù))b.控制單元，包含(1)次態(tài)產(chǎn)生器可從程序控制演算法的狀態(tài)圖或狀態(tài)表發(fā)展出來(lái)以多工器，或正反器，或微程式控制的方式完成實(shí)作(2)輸出解碼器由資料處理單元控制訊號(hào)的邏輯方程式發(fā)展出來(lái)可從控制流程圖獲得。/10.3

演算法狀態(tài)機(jī)的設(shè)計(jì)方法

設(shè)計(jì)程序(續(xù))4. 數(shù)位系統(tǒng)能整合控制單元與資料處理單元以完成實(shí)作控制單元的邏輯設(shè)計(jì)直接與解決問(wèn)題的資料處理單元有關(guān)資料處理單元部分是由控制演算法中推導(dǎo)出來(lái)/10.3

演算法狀態(tài)機(jī)的設(shè)計(jì)方法

10.4控制單元的製作控制邏輯與資料處理單元間的關(guān)係資料是微運(yùn)算時(shí)需要執(zhí)行的分離性資訊控制資訊提供執(zhí)行微運(yùn)算順序命令的訊號(hào)

/10.4控制單元的製作

控制單元的製作(續(xù))數(shù)位系統(tǒng)設(shè)計(jì)是推導(dǎo)出邏輯電路的過(guò)程執(zhí)行資料的處理與提供控制訊號(hào)資料處理單元可能是一個(gè)能通用的處理機(jī)單元也可能是由一些暫存器與相關(guān)的邏輯函數(shù)組成內(nèi)部的微運(yùn)算都是由控制單元來(lái)啟動(dòng)

/10.4控制單元的製作

控制單元的製作(續(xù))控制邏輯能產(chǎn)生一連串微運(yùn)算訊號(hào)的序向電路由內(nèi)部狀態(tài)操控系統(tǒng)的控制函數(shù)在特定時(shí)間內(nèi)此序向控制電路的狀態(tài)起動(dòng)特定的一組微運(yùn)算，然後依狀態(tài)與其他輸入的情況進(jìn)入次態(tài)以起動(dòng)其他微運(yùn)算控制邏輯電路以產(chǎn)生訊號(hào)的時(shí)間順序來(lái)啟動(dòng)系統(tǒng)的資料處理單元微運(yùn)算

/10.4控制單元的製作

10.4.1設(shè)計(jì)方法四種設(shè)計(jì)控制單元的方法可視為傳統(tǒng)序向邏輯法與暫存器轉(zhuǎn)移法的延伸

1.每個(gè)狀態(tài)使用一個(gè)正反器法2.順序暫存器與解碼器法3.可規(guī)劃邏輯陣列控制法4.微程式控制法

/10.4控制單元的製作

10.4.1設(shè)計(jì)方法1.每個(gè)狀態(tài)使用一個(gè)正反器法2.順序暫存器與解碼器法上述兩種方法推導(dǎo)出的電路大都可使用SSI與MSI元件製作在IC間以導(dǎo)線相互連接即可形成控制網(wǎng)路若要做任何變更或修改必須重新連接線路來(lái)完成

/10.4控制單元的製作

10.4.1設(shè)計(jì)方法3.可規(guī)劃邏輯陣列控制法4.微程式控制法上述兩種方法使用PLA或ROM的大型積體電路在微程式控制中做任何變更或修改只要從插座中換上一個(gè)新規(guī)格的ROM即可完成，不須變動(dòng)電路

/10.4控制單元的製作

1.每個(gè)狀態(tài)使用一個(gè)正反器法控制邏輯電路中的每個(gè)狀態(tài)使用一個(gè)正反器任何時(shí)間只有一個(gè)正反器被設(shè)定，其他正反器都會(huì)被清除此法設(shè)計(jì)最簡(jiǎn)單，但其序向電路沒(méi)有使正反器的數(shù)目達(dá)到最少實(shí)際上使用最多的正反器數(shù)目

/10.4控制單元的製作

每個(gè)狀態(tài)使用一個(gè)正反器法(續(xù))此型式的控制電路能由控制順序的狀態(tài)圖來(lái)設(shè)計(jì)因使用較多的正反器會(huì)使系統(tǒng)的價(jià)格提高能減少設(shè)計(jì)時(shí)間，使運(yùn)算更簡(jiǎn)單並可能會(huì)減少製作序向電路時(shí)所需要的組合電路

/10.4控制單元的製作

圖10.9每個(gè)狀態(tài)一個(gè)正反器的控制單元10-49每個(gè)狀態(tài)一個(gè)正反器—實(shí)例(續(xù))使用四個(gè)D型正反器的結(jié)構(gòu)此結(jié)構(gòu)為四個(gè)狀態(tài)的序向控制邏輯，每狀態(tài)使用一個(gè)正反器兩個(gè)時(shí)脈觸發(fā)間可能有一個(gè)正反器為1，其他正反器都是0

/10.4控制單元的製作

每個(gè)狀態(tài)一個(gè)正反器—實(shí)例(續(xù))使用四個(gè)D型正反器的結(jié)構(gòu)(續(xù))現(xiàn)態(tài)至次態(tài)的改變是目前正反器輸出為1時(shí)的Ti與輸入的函數(shù)即在前一個(gè)正反器清除且新的正反器設(shè)定時(shí)，同時(shí)決定了次態(tài)值每個(gè)正反器的輸出連接至數(shù)位系統(tǒng)的資料處理單元，並起動(dòng)某些微運(yùn)算

/10.4控制單元的製作

2.順序暫存器與解碼器法使用一個(gè)暫存器產(chǎn)生控制狀態(tài)的順序?qū)⒋藭捍嫫鹘獯a的輸出提供給每個(gè)狀態(tài)若順序暫存器中有n個(gè)正反器，則電路將有2n個(gè)狀態(tài)，解碼器也將有2n個(gè)輸出例如一個(gè)4位元暫存器有16種狀態(tài)一個(gè)4×16解碼器有16個(gè)輸出

/10.4控制單元的製作

具有四個(gè)狀態(tài)順序的控制邏輯結(jié)構(gòu)

圖10.10使用順序暫存器與解碼器的控制邏輯單元順序暫存器與解碼器法—實(shí)例(續(xù))具有四個(gè)狀態(tài)順序的控制邏輯結(jié)構(gòu)順序暫存器有兩個(gè)正反器，解碼器建立每個(gè)狀態(tài)的輸出順序暫存器中的狀態(tài)改變(次態(tài))是現(xiàn)態(tài)與外界輸入的函數(shù)

/10.4控制單元的製作

順序暫存器與解碼器法—實(shí)例(續(xù))具有四個(gè)狀態(tài)順序的控制邏輯結(jié)構(gòu)(續(xù))通常不直接使用正反器的輸出而是利用解碼器的輸出當(dāng)作現(xiàn)態(tài)變數(shù)除了解碼器輸出外，其他只要是現(xiàn)態(tài)與外界輸入函數(shù)的輸出都可起動(dòng)微運(yùn)算若控制電路不需外界輸入順序暫存器可簡(jiǎn)化成一個(gè)計(jì)數(shù)器

/10.4控制單元的製作

3.PLA控制法可規(guī)劃邏輯陣列(PLA)，為L(zhǎng)SI裝置，可用來(lái)製作任何複雜的組合電路PLA本質(zhì)上與順序暫存器與解碼器法類似只是所有的組合電路都是以PLA製作這些組合電路包含解碼器與控制邏輯利用PLA能使IC數(shù)目與連接線數(shù)目減少

/10.4控制單元的製作

可規(guī)劃邏輯陣列—實(shí)例使用PLA控制器的結(jié)構(gòu)圖10.11PLA控制單元

/10.4控制單元的製作

可規(guī)劃邏輯陣列—實(shí)例(續(xù))由順序暫存器建立控制電路的現(xiàn)態(tài)PLA的輸出由外界輸入與順序暫存器的狀態(tài)來(lái)決定輸出決定那些微運(yùn)算需要起動(dòng)同時(shí)有些PLA的輸出決定順序暫存器的次態(tài)

/10.4控制單元的製作

可規(guī)劃邏輯陣列—實(shí)例(續(xù))由順序暫存器建立控制電路的現(xiàn)態(tài)PLA的輸出由外界輸入與順序暫存器的狀態(tài)來(lái)決定輸出決定那些微運(yùn)算需要起動(dòng)同時(shí)有些PLA的輸出決定順序暫存器的次態(tài)若PLA僅執(zhí)行組合電路，則順序暫存器為PLA的外部電路若PLA不但包含邏輯閘外，同時(shí)還包含了正反器，此型式的PLA如同指定閘的鏈結(jié)一樣，必須指定連接至正反器的鏈結(jié)來(lái)執(zhí)行此序向電路

/10.4控制單元的製作

4.微程式控制法控制單元產(chǎn)生一系列的控制訊號(hào)用來(lái)順序起動(dòng)微運(yùn)算這些控制訊號(hào)可由一串1與0組成的控制字表示並使用程式來(lái)規(guī)劃以啟動(dòng)系統(tǒng)中的元件

/10.4控制單元的製作

4.微程式控制法微程式控制單元控制單元的控制變數(shù)儲(chǔ)存在記憶體時(shí)稱之記憶體內(nèi)的每個(gè)控制字稱為微指令一串微指令組成微程式因?yàn)槲⒊淌胶苌僮兏?，因此記憶體可以使用ROM，在決定位址後，微程式將所有的控制變數(shù)放入ROM的字中內(nèi)容指定為系統(tǒng)中的微指令，由控制單元連續(xù)讀出使用

/10.4控制單元的製作

微程式控制單元的一般結(jié)構(gòu)控制記憶體假定為ROM內(nèi)儲(chǔ)存所有的控制資訊控制記憶讀出的字就代表微指令控制位址暫存器指出要讀出字的位址圖10.12微程式控制單元

/10.4控制單元的製作

微程式控制單元的一般結(jié)構(gòu)(續(xù))執(zhí)行微運(yùn)算時(shí)由下一位址產(chǎn)生器計(jì)算出下個(gè)位址再轉(zhuǎn)移至控制位址暫存器以讀出下個(gè)微指令控制單元必須決定微運(yùn)算執(zhí)行後的下一個(gè)位址下個(gè)微指令的位址須是執(zhí)行順序中的下一個(gè)，或者位於控制記憶體某處必須使用微指令中的幾個(gè)位元來(lái)指定下個(gè)位址下個(gè)位址也可能是外界輸入的函數(shù)

/10.4控制單元的製作

10.4.2設(shè)計(jì)實(shí)例設(shè)計(jì)一個(gè)具有正反器E，F(xiàn)與四位元二進(jìn)位計(jì)數(shù)器的數(shù)位系統(tǒng)計(jì)數(shù)器A以A3A2A1A0表示，其中A3是最高有效位元致能控制S起動(dòng)系統(tǒng)操作後，清除計(jì)數(shù)器A與正反器F然後在下個(gè)時(shí)脈週期開(kāi)始時(shí)將計(jì)數(shù)器加1並持續(xù)此增量到操作停止計(jì)數(shù)器位元A3與A2決定操作序列為(1)A2=0時(shí)，E清除為0並繼續(xù)計(jì)數(shù)(2)A2=1時(shí)，E設(shè)定為1。然後若A3=0，則繼續(xù)計(jì)數(shù)；若A3=1，則F在下個(gè)時(shí)脈設(shè)定為1，系統(tǒng)並停止計(jì)數(shù)

/10.4控制單元的製作

圖10.13設(shè)計(jì)實(shí)例的ASM圖10-65設(shè)計(jì)實(shí)例的ASM圖(續(xù))系統(tǒng)的起始狀態(tài)是T0控制輸入S=1時(shí)，計(jì)數(shù)器A與正反器F都清除為0，控制器並進(jìn)入T1狀態(tài)計(jì)數(shù)器在下個(gè)時(shí)脈遞增，在相同的時(shí)脈有下列三個(gè)可能操作發(fā)生(1)E被清除並進(jìn)入控制狀態(tài)T1(A2=0)(2)E被設(shè)定並進(jìn)入控制狀態(tài)T1(A3A2=01)(3)E被設(shè)定並進(jìn)入控制狀態(tài)T2(A3A2=11)

/10.4控制單元的製作

設(shè)計(jì)實(shí)例的ASM圖(續(xù))控制器在狀態(tài)T2時(shí)正反器F設(shè)定為1，然後控制器會(huì)回到起始狀態(tài)T0控制邏輯具有外部輸入S與兩個(gè)狀態(tài)輸入A3與A2

/10.4控制單元的製作

設(shè)計(jì)實(shí)例的控制狀態(tài)圖由ASM圖可得設(shè)計(jì)數(shù)位系統(tǒng)所須的全部資訊資料處理單元的要求能在狀態(tài)盒與條件輸出盒加以指定控制單元由決策盒與所需的狀態(tài)轉(zhuǎn)變來(lái)決定

/10.4控制單元的製作

設(shè)計(jì)實(shí)例的控制狀態(tài)圖(續(xù))設(shè)計(jì)實(shí)例的系統(tǒng)結(jié)構(gòu)圖(a)資料處理單元

(b)控制單元圖10.14設(shè)計(jì)實(shí)例的系統(tǒng)結(jié)構(gòu)圖

/10.4控制單元的製作

設(shè)計(jì)實(shí)例的控制狀態(tài)圖(續(xù))設(shè)計(jì)實(shí)例的控制狀態(tài)圖圖10.15設(shè)計(jì)實(shí)例的控制狀態(tài)圖與狀態(tài)表

(a)狀態(tài)圖

/10.4控制單元的製作

設(shè)計(jì)實(shí)例的控制狀態(tài)圖(續(xù))設(shè)計(jì)實(shí)例的控制狀態(tài)表圖10.15設(shè)計(jì)實(shí)例的控制狀態(tài)圖與狀態(tài)表

(b)狀態(tài)表

/10.4控制單元的製作

控制單元的實(shí)作1.每狀態(tài)使用一個(gè)正反器法電路可直接由狀態(tài)圖推導(dǎo)出來(lái)不需要使用狀態(tài)表或激勵(lì)表指定三個(gè)正反器代表三個(gè)狀態(tài)T0，T1，T2

正反器的輸入函數(shù)由現(xiàn)態(tài)與輸入條件決定

/10.4控制單元的製作

1.每狀態(tài)使用一個(gè)正反器法(續(xù))圖10.16每個(gè)狀態(tài)使用一個(gè)正反器的控制邏輯圖

/10.4控制單元的製作

2.順序暫存器與解碼器法採(cǎi)用D型正反器可直接由狀態(tài)表求正反器的激勵(lì)函數(shù)(不必使用激勵(lì)表)使用狀態(tài)表的次態(tài)欄推導(dǎo)出每個(gè)正反器為1的所有條件正反器G1與G0的輸入函數(shù)為

/10.4控制單元的製作

2.順序暫存器與解碼器法採(cǎi)用D型正反器(續(xù))在正反器的輸出加入解碼器，可得輸出T0，T1，T2以解碼器的輸出取代正反器的輸出作為現(xiàn)態(tài)正反器的輸入函數(shù)可表示為

/10.4控制單元的製作

圖10.17使用順序暫存器與解碼器的控制邏輯圖採(cǎi)用D型正反器使用JK正反器從狀態(tài)表可導(dǎo)出激勵(lì)表(a)激勵(lì)表圖10.18使用JK正反器的控制邏輯順序暫存器與解碼器法(續(xù))使用JK正反器(續(xù))激勵(lì)表經(jīng)過(guò)卡諾圖化簡(jiǎn)得正反器的輸入函數(shù)三個(gè)狀態(tài)輸出函數(shù)為

/10.4控制單元的製作

使用JK正反器的控制邏輯圖圖10.18使用JK正反器的控制邏輯(b)邏輯電路圖3.可規(guī)劃邏輯陣列控制法(續(xù))PLA與順序暫存器及解碼器唯一的差異控制的組合電路製作PLA取代解碼器與輸入處的所有邏輯閘PLA的作用像是序向電路的組合邏輯部分用來(lái)產(chǎn)生控制輸出與次態(tài)值

/10.4控制單元的製作

圖10.19PLA的控制方塊圖PLA的輸入是由現(xiàn)態(tài)(正反器G1與G0)及三個(gè)控制輸入(S，A3，A2)構(gòu)成輸出能提供電路的下個(gè)狀態(tài)值與控制輸出變數(shù)可規(guī)劃邏輯陣列控制法(續(xù))圖10.20PLA規(guī)劃表*PLA的內(nèi)部路徑是根據(jù)規(guī)劃表的規(guī)格製作規(guī)劃表可由狀態(tài)表直接求出，不用簡(jiǎn)化

/10.4控制單元的製作

可規(guī)劃邏輯陣列控制法(續(xù))PLA規(guī)劃表(續(xù))規(guī)劃表列有六個(gè)乘積項(xiàng)每一列代表狀態(tài)表中的一列，輸入與輸出都用數(shù)字來(lái)代表，加到這些有數(shù)字編號(hào)的變數(shù)如圖10.19的方塊圖所示不連接的PLA路徑在規(guī)劃表中用橫線“－”來(lái)代表。狀態(tài)表內(nèi)的X代表隨意條件，表示在PLA中無(wú)接點(diǎn)；輸出欄的0表示在PLA內(nèi)不接至OR閘

/10.4控制單元的製作

可規(guī)劃邏輯陣列控制法(續(xù))將狀態(tài)表轉(zhuǎn)換為PLA規(guī)劃表將輸入欄的“X”及次態(tài)與輸出欄的“0”都改為橫線“－”，其他項(xiàng)則保持不變PLA的輸入與狀態(tài)表的現(xiàn)態(tài)及輸入相同PLA的輸出與狀態(tài)表的次態(tài)及輸出相同

/10.4控制單元的製作

可規(guī)劃邏輯陣列控制法(續(xù))使用PLA設(shè)計(jì)控制邏輯的程序先由系統(tǒng)的規(guī)格求出控制單元