第五章 存儲(chǔ)器系統(tǒng)chap5

第5章

存儲(chǔ)系統(tǒng)1本章主要內(nèi)容微型機(jī)的存儲(chǔ)系統(tǒng)、分類及其特點(diǎn)半導(dǎo)體存儲(chǔ)芯片的外部特性及其與系統(tǒng)的連接存儲(chǔ)器擴(kuò)展技術(shù)高速緩存25.1概述內(nèi)容：微型機(jī)的存儲(chǔ)系統(tǒng)半導(dǎo)體存儲(chǔ)器的基本概念存儲(chǔ)器的分類及其特點(diǎn)兩類半導(dǎo)體存儲(chǔ)器的主要區(qū)別3微型機(jī)的存儲(chǔ)系統(tǒng)將兩個(gè)或兩個(gè)以上速度、容量和價(jià)格各不相同的存儲(chǔ)器用硬件、軟件或軟硬件相結(jié)合的方法組織起來(lái)這樣就構(gòu)成了計(jì)算機(jī)的存儲(chǔ)系統(tǒng)。系統(tǒng)的存儲(chǔ)速度接近最快的存儲(chǔ)器，容量接近最大的存儲(chǔ)器。4微型機(jī)的存儲(chǔ)系統(tǒng)Cache存儲(chǔ)系統(tǒng)解決速度問(wèn)題虛擬存儲(chǔ)系統(tǒng)解決容量問(wèn)題高速緩沖存儲(chǔ)器主存儲(chǔ)器主存儲(chǔ)器磁盤(pán)存儲(chǔ)器5存儲(chǔ)器的層次結(jié)構(gòu)微機(jī)擁有不同類型的存儲(chǔ)部件由上至下容量越來(lái)越大，但速度越來(lái)越慢寄存器堆高速緩存主存儲(chǔ)器聯(lián)機(jī)外存儲(chǔ)器脫機(jī)外存儲(chǔ)器快慢小大容量速度CPU內(nèi)核6兩大類——內(nèi)存、外存內(nèi)存——存放當(dāng)前運(yùn)行的程序和數(shù)據(jù)。特點(diǎn)：快，容量小，隨機(jī)存取，CPU可直接訪問(wèn)。通常由半導(dǎo)體存儲(chǔ)器構(gòu)成RAM、ROM外存——存放非當(dāng)前使用的程序和數(shù)據(jù)。特點(diǎn)：慢，容量大，順序存取/塊存取。需調(diào)入內(nèi)存后CPU才能訪問(wèn)。通常由磁、光存儲(chǔ)器構(gòu)成，也可以由半導(dǎo)體存儲(chǔ)器構(gòu)成磁盤(pán)、磁帶、CD-ROM、DVD-ROM、固態(tài)盤(pán)7半導(dǎo)體存儲(chǔ)器

由能夠表示二進(jìn)制數(shù)“0”和“1”的、具有記憶功能的一些半導(dǎo)體器件組成。如觸發(fā)器、MOS管的柵極電容等。能存放一位二進(jìn)制數(shù)的器件稱為一個(gè)存儲(chǔ)元。若干存儲(chǔ)元構(gòu)成一個(gè)存儲(chǔ)單元。8內(nèi)存儲(chǔ)器的分類內(nèi)存儲(chǔ)器隨機(jī)存取存儲(chǔ)器（RAM）RandomAccessMemory只讀存儲(chǔ)器（ROM）ReadOnlyMemory9隨機(jī)存取存儲(chǔ)器（RAM）RAM靜態(tài)存儲(chǔ)器（SRAM）StaticRAM動(dòng)態(tài)存儲(chǔ)器（DRAM）DynamicRAM10只讀存儲(chǔ)器（ROM）只讀存儲(chǔ)器掩模ROM一次性可寫(xiě)ROMEPROMEEPROM11存儲(chǔ)器的主要技術(shù)指標(biāo)存儲(chǔ)容量：存儲(chǔ)單元個(gè)數(shù)M×每單元位數(shù)N存取時(shí)間：從啟動(dòng)讀(寫(xiě))操作到操作完成的時(shí)間存取周期：兩次獨(dú)立的存儲(chǔ)器操作所需間隔的最小時(shí)間平均故障間隔時(shí)間MTBF（可靠性）功耗：動(dòng)態(tài)功耗、靜態(tài)功耗125.2隨機(jī)存取存儲(chǔ)器要求掌握：SRAM與DRAM的主要特點(diǎn)幾種常用存儲(chǔ)器芯片及其與系統(tǒng)的連接存儲(chǔ)器擴(kuò)展技術(shù)13一、靜態(tài)存儲(chǔ)器SRAM特點(diǎn)：用雙穩(wěn)態(tài)觸發(fā)器存儲(chǔ)信息。速度快（<5ns），不需刷新，外圍電路比較簡(jiǎn)單，但集成度低（存儲(chǔ)容量小，約1Mbit/片），功耗大。在PC機(jī)中，SRAM被廣泛地用作高速緩沖存儲(chǔ)器Cache。對(duì)容量為M*N的SRAM芯片，其地址線數(shù)=㏒2M；數(shù)據(jù)線數(shù)=N。反之，若SRAM芯片的地址線數(shù)為K，則可以推斷其單元數(shù)為2K個(gè)。14典型SRAM芯片CMOSRAM芯片6264（8K*8）：

主要引腳功能工作時(shí)序與系統(tǒng)的連接使用15SRAM6264芯片6264外部引線圖邏輯符號(hào)：6264D7-D0A12-A0OEWECS1CS2166264芯片的主要引線地址線：A0～A12數(shù)據(jù)線：D0～D7輸出允許信號(hào)：OE寫(xiě)允許信號(hào)：WE選片信號(hào)：CS1、CS2176264的工作過(guò)程讀操作寫(xiě)操作

寫(xiě)操作的工作時(shí)序186264芯片與系統(tǒng)的連接D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMR譯碼電路高位地址信號(hào)D0~D7??????19譯碼電路將輸入的一組二進(jìn)制編碼變換為一個(gè)特定的控制信號(hào)，即：將輸入的一組高位地址信號(hào)通過(guò)變換，產(chǎn)生一個(gè)有效的控制信號(hào)，用于選中某一個(gè)存儲(chǔ)器芯片，從而確定該存儲(chǔ)器芯片在內(nèi)存中的地址范圍。20全地址譯碼用全部的高位地址信號(hào)作為譯碼信號(hào)，使得存儲(chǔ)器芯片的每一個(gè)單元都占據(jù)一個(gè)唯一的內(nèi)存地址。存儲(chǔ)器芯片譯碼器低位地址高位地址全部地址片選信號(hào)21全地址譯碼例6264芯片的地址范圍：F0000H~F1FFFH111100000……00~111100011……11A19A18A17A16A15A14A13&≥1#CS1A12～A0D7～D0高位地址線全部參加譯碼6264A12-A0D7-D0#OE#WE22部分地址譯碼用部分高位地址信號(hào)（而不是全部）作為譯碼信號(hào)，使得被選中得存儲(chǔ)器芯片占有幾組不同的地址范圍。下例使用高5位地址作為譯碼信號(hào)，從而使被選中芯片的每個(gè)單元都占有兩個(gè)地址，即這兩個(gè)地址都指向同一個(gè)單元。23部分地址譯碼例同一物理存儲(chǔ)器占用兩組地址：

F0000H~F1FFFHB0000H~B1FFFH

A18不參與譯碼A19A17A16A15A14A13&≥1到6264CS124應(yīng)用舉例將SRAM6264芯片與系統(tǒng)連接，使其地址范圍為：38000H~39FFFH和78000H~79FFFH。選擇使用74LS138譯碼器構(gòu)成譯碼電路

Y0#G1Y1#G2AY2#G2BY3#Y4#AY5#BY6#CY7#片選信號(hào)輸出譯碼允許信號(hào)地址信號(hào)（接到不同的存儲(chǔ)體上）74LS138邏輯圖：2574LS138的真值表：（注意：輸出低電平有效）可以看出，當(dāng)譯碼允許信號(hào)有效時(shí)，Yi是輸入A、B、C的函數(shù)，即Y=f(A,B,C)11111111XXX其他值0111111111110010111111110100110111111011001110111110010011110111011100111110110101001111110100110011111110000100Y7Y6Y5Y4Y3Y2Y1Y0CBAG1G2AG2B26應(yīng)用舉例(續(xù)):D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMRD0~D7G1G2AG2BCBA&&A19A14A13A17A16A15+5VY0下圖中A18不參與譯碼，故6264的地址范圍為：38000H~39FFFH78000H~79FFFH626427二、動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM特點(diǎn)：DRAM是靠MOS電路中的柵極電容來(lái)存儲(chǔ)信息的，由于電容上的電荷會(huì)逐漸泄漏，需要定時(shí)充電以維持存儲(chǔ)內(nèi)容不丟失（稱為動(dòng)態(tài)刷新），所以動(dòng)態(tài)RAM需要設(shè)置刷新電路，相應(yīng)外圍電路就較為復(fù)雜。刷新定時(shí)間隔一般為幾微秒～幾毫秒DRAM的特點(diǎn)是集成度高（存儲(chǔ)容量大，可達(dá)1Gbit/片以上），功耗低，但速度慢（10ns左右），需要刷新。DRAM在微機(jī)中應(yīng)用非常廣泛，如微機(jī)中的內(nèi)存條（主存）、顯卡上的顯示存儲(chǔ)器幾乎都是用DRAM制造的。28常見(jiàn)DRAM的種類：SDRAM（SynchronousDRAM）——它在1個(gè)CPU時(shí)鐘周期內(nèi)可完成數(shù)據(jù)的訪問(wèn)和刷新，即可與CPU的時(shí)鐘同步工作。SDRAM的工作頻率目前最大可達(dá)150MHz，存取時(shí)間約為5～10ns，最大數(shù)據(jù)率為150MB/s，是當(dāng)前微機(jī)中流行的標(biāo)準(zhǔn)內(nèi)存類型。RDRAM（RambusDRAM）——是由Rambus公司所開(kāi)發(fā)的高速DRAM。其最大數(shù)據(jù)率可達(dá)1.6GB/s。DDRDRAM（DoubleDataRateDRAM）——是對(duì)SDRAM的改進(jìn)，它在時(shí)鐘的上升沿和下降沿都可以傳送數(shù)據(jù)，其數(shù)據(jù)率可達(dá)200-800MB/s。主要應(yīng)用在主板和高速顯示卡上。RAM的3個(gè)特性：1）可讀可寫(xiě)，非破壞性讀出，寫(xiě)入時(shí)覆蓋原內(nèi)容。2）隨機(jī)存取，存取任一單元所需的時(shí)間相同。3）易失性（或揮發(fā)性）。當(dāng)斷電后，存儲(chǔ)器中的內(nèi)容立即消失。29典型DRAM芯片2164A2164A：64K×1采用行地址和列地址來(lái)確定一個(gè)單元；行列地址分時(shí)傳送，共用一組地址線；地址線的數(shù)量?jī)H為同等容量SRAM芯片的一半。行地址10001000列地址30主要引線RAS：行地址選通信號(hào)，用于鎖存行地址；CAS：列地址選通信號(hào)。地址總線上先送上行地址，后送上列地址，它們分別在RAS和CAS有效期間被鎖存在地址鎖存器中。

DIN：數(shù)據(jù)輸入DOUT：數(shù)據(jù)輸出WE=0數(shù)據(jù)寫(xiě)入WE=1數(shù)據(jù)讀出WE：寫(xiě)允許信號(hào)31工作原理三種操作：數(shù)據(jù)讀出數(shù)據(jù)寫(xiě)入刷新參見(jiàn)工作時(shí)序圖（教材p208---p209）32刷新將存放于每位中的信息讀出再照原樣寫(xiě)入原單元的過(guò)程——刷新刷新的時(shí)序圖332164A在系統(tǒng)中的連接

見(jiàn)教材p210圖5-1834三、存儲(chǔ)器擴(kuò)展技術(shù)位擴(kuò)展——擴(kuò)展每個(gè)存儲(chǔ)單元的位數(shù)字?jǐn)U展——擴(kuò)展存儲(chǔ)單元的個(gè)數(shù)字位擴(kuò)展——二者的綜合用多片存儲(chǔ)芯片構(gòu)成一個(gè)需要的內(nèi)存空間，它們?cè)谡麄€(gè)內(nèi)存中占據(jù)不同的地址范圍，任一時(shí)刻僅有一片（或一組）被選中。35位擴(kuò)展存儲(chǔ)器的存儲(chǔ)容量等于：

單元數(shù)×每單元的位數(shù)當(dāng)構(gòu)成內(nèi)存的存儲(chǔ)器芯片的字長(zhǎng)小于內(nèi)存單元的字長(zhǎng)時(shí)，就要進(jìn)行位擴(kuò)展，使每個(gè)單元的字長(zhǎng)滿足要求。字節(jié)數(shù)字長(zhǎng)36位擴(kuò)展例用8片2164A芯片構(gòu)成64KB存儲(chǔ)器。2164A:64Kx1，需8片構(gòu)成64Kx8（64KB）LS138A8~A192164A2164A2164ADBABD0D1D7A0~A7…譯碼輸出讀寫(xiě)信號(hào)A0~A19D0~D7A0~A7A0~A737位擴(kuò)展方法：

將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分別引出。位擴(kuò)展特點(diǎn)：存儲(chǔ)器的單元數(shù)不變，位數(shù)增加。38字?jǐn)U展地址空間的擴(kuò)展。芯片每個(gè)單元中的字長(zhǎng)滿足，但單元數(shù)不滿足。擴(kuò)展原則：每個(gè)芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)，僅片選端分別引出，以實(shí)現(xiàn)每個(gè)芯片占據(jù)不同的地址范圍。39字?jǐn)U展例用兩片64K×8位的SRAM芯片構(gòu)成容量為128KB的存儲(chǔ)器40字位擴(kuò)展根據(jù)內(nèi)存容量及芯片容量確定所需存儲(chǔ)芯片數(shù)；進(jìn)行位擴(kuò)展以滿足字長(zhǎng)要求；進(jìn)行字?jǐn)U展以滿足容量要求。若已有存儲(chǔ)芯片的容量為L(zhǎng)×K，要構(gòu)成容量為M×N的存儲(chǔ)器，需要的芯片數(shù)為：（M/L）×（N/K）41字位擴(kuò)展例用4K×1位的芯片組成16KB的存儲(chǔ)器。擴(kuò)成4KB——8片再擴(kuò)成16KB——4*8=32片地址線需14根（A0-A13），其中12根（A0-A11）用于片內(nèi)尋址，2根（A12，A13）用于片選譯碼。連接圖。注意：以上的例子中所需的地址線數(shù)并未從系統(tǒng)整體上考慮。在實(shí)際系統(tǒng)中，總線中的地址線數(shù)往往要多于所需的地址線數(shù)，這時(shí)除片內(nèi)尋址的低位地址線(即片內(nèi)地址線)外，剩余的高位地址線一般都要用于片選譯碼。

428088系統(tǒng)中存儲(chǔ)器的連接使用方法存儲(chǔ)器與8088系統(tǒng)總線的連接的要點(diǎn)是：存儲(chǔ)器的地址范圍？根據(jù)要求的地址范圍可確定用哪幾根地址線進(jìn)行片選，哪幾根地址線做片內(nèi)尋址以及如何進(jìn)行片選譯碼。系統(tǒng)總線上與存儲(chǔ)器有關(guān)的信號(hào)線有哪些？熟悉與存儲(chǔ)器有關(guān)的總線信號(hào)和存儲(chǔ)芯片引腳的功能。譯碼電路的構(gòu)成（譯碼器的連接方法）系統(tǒng)地址空間一般比存儲(chǔ)芯片的容量大（即總線中的地址線數(shù)多于存儲(chǔ)芯片的地址線數(shù)），物理內(nèi)存實(shí)際只占用系統(tǒng)地址空間的一小塊區(qū)域。把物理內(nèi)存分配到系統(tǒng)地址空間的哪一塊區(qū)域，取決于如何進(jìn)行地址譯碼。438088系統(tǒng)中存儲(chǔ)器連接涉及到的總線信號(hào)包括：地址線A19-A0數(shù)據(jù)線D7-D0存儲(chǔ)器讀信號(hào)MEMR#存儲(chǔ)器寫(xiě)信號(hào)MEMW#需要考慮的存儲(chǔ)芯片引腳地址線An-1-A0：接地址總線的An-1-A0數(shù)據(jù)線D7-D0：接數(shù)據(jù)總線的D7-D0片選信號(hào)CS#(CE#)

(可能有多根)：接地址譯碼器的片選輸出輸出允許OE#(有時(shí)也稱為讀出允許)：接MEMR#寫(xiě)入允許WE#：接MEMW#44*補(bǔ)充：8086的16位存儲(chǔ)器接口數(shù)據(jù)總線為16位，但存儲(chǔ)器按字節(jié)進(jìn)行編址用兩個(gè)8位的存儲(chǔ)體(BANK)構(gòu)成16位BANK1奇數(shù)地址BANK0偶數(shù)地址D15-D0D7-D0D15-D8A19-A0譯碼器控制信號(hào)體選信號(hào)和讀寫(xiě)控制如何產(chǎn)生？如何連接？45*8086的16位存儲(chǔ)器接口讀寫(xiě)數(shù)據(jù)有以下幾種情況：讀寫(xiě)從偶數(shù)地址開(kāi)始的16位的數(shù)據(jù)讀寫(xiě)從奇數(shù)地址開(kāi)始的16位的數(shù)據(jù)讀寫(xiě)從偶數(shù)地址開(kāi)始的8位的數(shù)據(jù)讀寫(xiě)從奇地址開(kāi)始的8位的數(shù)據(jù)8086讀寫(xiě)16位數(shù)據(jù)的特點(diǎn)：讀16位數(shù)據(jù)時(shí)會(huì)讀兩次，每次8位。讀高字節(jié)時(shí)BHE=0，A0=1；讀低字節(jié)時(shí)BHE=1，A0=0每次只使用數(shù)據(jù)線的一半：D15-D8或D7-D0寫(xiě)16位數(shù)據(jù)時(shí)一次寫(xiě)入。BHE和A0同時(shí)為0同時(shí)使用全部數(shù)據(jù)線D15～D046*8086的16位存儲(chǔ)器接口兩種譯碼方法獨(dú)立的存儲(chǔ)體譯碼器每個(gè)存儲(chǔ)體用一個(gè)譯碼器；缺點(diǎn)：電路復(fù)雜，使用器件多。獨(dú)立的存儲(chǔ)體寫(xiě)選通譯碼器共用，但為每個(gè)存儲(chǔ)體產(chǎn)生獨(dú)立的寫(xiě)控制信號(hào)但無(wú)需為每個(gè)存儲(chǔ)體產(chǎn)生獨(dú)立的讀信號(hào)，因?yàn)?086每次僅讀1字節(jié)。對(duì)于字，8086會(huì)連續(xù)讀2次。電路簡(jiǎn)單，節(jié)省器件。471）獨(dú)立的存儲(chǔ)體譯碼器D15-D9D8-D0高位存儲(chǔ)體(奇數(shù)地址)低位存儲(chǔ)體(偶數(shù)地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB×8片64KB×8片CS#Y0#Y7#Y0#Y7#CBAA19A18A17CBAA19A18A17CS#G1G2A#G2B#G1G2A#G2B#OE#WE#OE#WE#MEMR#MEMW#BHE#A0VccVcc注意這些信號(hào)線的連接方法MEMW#信號(hào)同時(shí)有效，但只有一個(gè)存儲(chǔ)體被選中讀16位數(shù)據(jù)時(shí)每個(gè)體被選中幾次？482）獨(dú)立的存儲(chǔ)體寫(xiě)選通D15-D9D8-D0高位存儲(chǔ)體(奇數(shù)地址)低位存儲(chǔ)體(偶數(shù)地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB×8片64KB×8片CS#Y0#Y7#CBAA19A18A17CS#G1G2A#G2B#OE#WE#OE#WE#MEMR#BHE#A0VccGNDMEMW#≥1≥1每個(gè)存儲(chǔ)體用不同的讀控制信號(hào)讀16位數(shù)據(jù)時(shí)每個(gè)體被選中幾次？495.3只讀存儲(chǔ)器（ROM）掩模ROM一次性可寫(xiě)ROM可讀寫(xiě)ROM分類EPROM（紫外線擦除）EEPROM（電擦除）50一、EPROM特點(diǎn)：可多次編程寫(xiě)入；掉電后內(nèi)容不丟失；內(nèi)容的擦除需用紫外線擦除器。51EPROM27648K×8bit芯片，其引腳與SRAM6264完全兼容地址信號(hào)：A0~A12數(shù)據(jù)信號(hào)：D0~D7輸出信號(hào)：OE片選信號(hào)：CE編程脈沖輸入：PGM522764的工作方式數(shù)據(jù)讀出編程寫(xiě)入擦除標(biāo)準(zhǔn)編程方式快速編程方式編程寫(xiě)入的特點(diǎn)：每出現(xiàn)一個(gè)編程負(fù)脈沖就寫(xiě)入一個(gè)字節(jié)數(shù)據(jù)工作方式53二、EEPROM（E2PROM）特點(diǎn)：可在線編程寫(xiě)入；掉電后內(nèi)容不丟失；電可擦除。54典型E2PROM芯片98C64A8K×8bit芯片13根地址線（A0~A12）8位數(shù)據(jù)線（D0~D7）輸出允許信號(hào)（OE）寫(xiě)允許信號(hào)（WE）選片信號(hào)（CE）狀態(tài)輸出端（READY/BUSY）55工作方式數(shù)據(jù)讀出編程寫(xiě)入擦除字節(jié)寫(xiě)入：每一次BUSY正脈沖寫(xiě)入一個(gè)字節(jié)自動(dòng)頁(yè)寫(xiě)入：每一次BUSY正脈寫(xiě)入一頁(yè)（1~32字節(jié)）字節(jié)擦除：一次擦除一個(gè)字節(jié)片擦除：一次擦除整片56E2PROM的應(yīng)用可通過(guò)編寫(xiě)程序?qū)崿F(xiàn)對(duì)芯片的讀寫(xiě)，但每寫(xiě)入一個(gè)字節(jié)都需判斷READY/BUSY端的狀態(tài)，僅當(dāng)該端為高電平時(shí)才可寫(xiě)入下一個(gè)字節(jié)。57四、閃速E2PROM特點(diǎn)：通過(guò)向內(nèi)部控制寄存器寫(xiě)入命令的方法來(lái)控制芯片的工作方式，而非用引腳的信號(hào)來(lái)控制芯片的工作。應(yīng)用

BIOS，便攜式閃存硬盤(pán)58工作方式數(shù)據(jù)讀出編程寫(xiě)入擦除讀單元內(nèi)容讀內(nèi)部狀態(tài)寄存器內(nèi)容讀芯片的廠家及器件標(biāo)記數(shù)據(jù)寫(xiě)入，寫(xiě)軟件保護(hù)字節(jié)擦除，塊擦除，片擦除擦除掛起595.4高速緩存（Cache)了解：Cache的基本概念；基本工作原理；命中率；Cache的分級(jí)體系結(jié)構(gòu)601）為什么需要高速緩存？CPU工作速度與內(nèi)存工作速度不匹配例如，800MHz的PIIICPU的一條指令執(zhí)行時(shí)間約為1.25ns，而133MHz的SDRAM存取時(shí)間為7.5ns，即83%的時(shí)間CPU都處于等待狀態(tài)，運(yùn)行效率極低。解決：CPU插入等待周期——降低了運(yùn)行速度；采用高速RAM——成本太高；在CPU和RAM之間插入高速緩存——成本上升不多、但速度可大幅度提高。612）工作原理基于程序執(zhí)行的兩個(gè)特征：程序訪問(wèn)的局部性：過(guò)程、循環(huán)、子程序。數(shù)據(jù)存取的局部性：數(shù)據(jù)相對(duì)集中存儲(chǔ)。存儲(chǔ)器的訪問(wèn)相對(duì)集中的特點(diǎn)使得我們可以把頻繁訪問(wèn)的指令、數(shù)據(jù)存放在速度非常高（與CPU速度相當(dāng)）的SRAM——高速緩存CACHE中。需要時(shí)就可以快速地取出。62DBCPUCache控制部件CacheRAMAB①送主存地址②檢索(用主存地址作為關(guān)鍵字,查找CAM)—前提：每次訪問(wèn)的主存地址都保留在CAM內(nèi)。CAM—ContentAccessMemory③命中則發(fā)出讀Cache命令,從Cache取數(shù)據(jù)④不命中則發(fā)出讀RAM命令,從RAM取數(shù)據(jù)Cache的工作原理圖示63取指令、數(shù)據(jù)時(shí)先到CACHE中查找：找到（稱為命中）——直接取出使用；沒(méi)找到——到RAM中取，并同時(shí)存放到CACHE中，以備下次使用。只要命中率相當(dāng)高，就可以大大提高CPU的運(yùn)行效率，減少等待?，F(xiàn)代計(jì)算機(jī)中CACHE的命中率都在90%以上。命中率影響系統(tǒng)的平均存取速度系統(tǒng)的平均存取速度≈

Cache存取速度×命中率+RAM存取速度×不命中率64例如：RAM的存取時(shí)間為8ns，CACHE的存取時(shí)間為1ns，CACHE的命中率為90%。則存儲(chǔ)器整體訪問(wèn)時(shí)間由沒(méi)有CACHE的8ns減少為： 1ns×90%+8ns×10%=1.7ns速度提高了近4倍。在一定的范圍內(nèi)，Cache越大，命中率就越高，但相應(yīng)成本也相應(yīng)提高Cache與內(nèi)存的空間比一般為112865*Cache系統(tǒng)有三個(gè)需要解決的主要問(wèn)題：主存—Cache地址變換解決：把Cache與主存都分成大小相同的頁(yè)（若主存容量為2n，Cache容量為2m，頁(yè)的大小為2p（即頁(yè)內(nèi)地址有p位），則主存的頁(yè)號(hào)共有(n-p)位，Cache頁(yè)號(hào)共有(m-p)位）這樣，主存—Cache地址變換，就是如何把主存頁(yè)映射到Cache頁(yè)上（即只映射頁(yè)號(hào)）。全相連映射——主存任意頁(yè)可映射到Cache的任意頁(yè)。這需要有一個(gè)很大的頁(yè)號(hào)映射表（共有2m-p項(xiàng)），放在CAM存儲(chǔ)器中。昂貴，但沖突小。直接映射——主存頁(yè)號(hào)B與Cache頁(yè)號(hào)b滿足關(guān)系：b=Bmod2m-p例如：主存0、4、8、12，…頁(yè)映射到Cache的0頁(yè)，主存1、5、9、13，…映射到Cache的1頁(yè)，依此類推。不需要頁(yè)號(hào)映射表，但沖突概率高。組相連映射——把頁(yè)分組，然后結(jié)合上面兩種方法：組間直接映射，組