集成電路版圖設(shè)計(jì)基礎(chǔ)第4章：標(biāo)準(zhǔn)單元技術(shù)new

集成電路版圖設(shè)計(jì)基礎(chǔ)

basicsofIClayoutdesigninstructor:Wangxiaoleie-mail:wangxiaolei@schoolofphyebasicsoficlayoutdesign2邏輯單元庫(kù)是ASIC設(shè)計(jì)流程中用到的構(gòu)建模塊的集合。由于這種庫(kù)具有通用接口實(shí)現(xiàn)和規(guī)則結(jié)構(gòu)，所以通常稱為“標(biāo)準(zhǔn)單元”庫(kù)。標(biāo)準(zhǔn)單元庫(kù)的數(shù)據(jù)格式包括以下幾種：電路級(jí)（SPICE或CDL網(wǎng)表），用于器件仿真和LVS檢查；版圖級(jí)GDSII文件，用于記錄版圖的完整信息；硬件描述語(yǔ)言（HDL）所闡述的網(wǎng)表文件；物理庫(kù)LEF文件，主要用于布局布線；時(shí)序庫(kù)liberty文件，用于電路綜合，時(shí)序分析；功耗庫(kù)，用于功耗分析；噪聲庫(kù)，用于信號(hào)完整性（signalintegrity）等。標(biāo)準(zhǔn)單元庫(kù)的數(shù)據(jù)格式schoolofphyebasicsoficlayoutdesign3第四章標(biāo)準(zhǔn)單元技術(shù)standardcelltechniques一個(gè)完整的單元庫(kù)是由不同的功能電路所組成，根據(jù)它們?cè)谛酒械膽?yīng)用可以分為三類：標(biāo)準(zhǔn)單元（standardcell）模塊宏單元（macrocell）

輸入輸出單元（I/Opadcell）

schoolofphyebasicsoficlayoutdesign4雖然標(biāo)準(zhǔn)單元主要用于專用集成電路（ASIC）設(shè)計(jì)，然而這一設(shè)計(jì)方法也廣泛應(yīng)用于實(shí)現(xiàn)全定制設(shè)計(jì)中的“不規(guī)整邏輯”。一個(gè)典型的標(biāo)準(zhǔn)單元庫(kù)由幾百個(gè)單元，而高級(jí)的庫(kù)則有1000個(gè)以上的單元。有些單元庫(kù)會(huì)針對(duì)低功耗、高速和高空隙率而進(jìn)行專門設(shè)計(jì)、開發(fā)。

空隙率：可全部用于布線的面積與整個(gè)單元面積的比率。從電路功能上分，常用的標(biāo)準(zhǔn)單元電路可以分為組合邏輯電路和時(shí)序邏輯電路。組合電路包括：反向器、與非門、或非門、緩沖器、與門、或門、數(shù)據(jù)選擇器、異或門、上拉、下拉網(wǎng)絡(luò)等；時(shí)序電路包括：鎖存器和寄存器；標(biāo)準(zhǔn)單元schoolofphyebasicsoficlayoutdesign5存儲(chǔ)單元ROM和RAM，存儲(chǔ)單元可以通過(guò)獨(dú)立設(shè)計(jì)制造并自成芯片產(chǎn)品，通常根據(jù)芯片設(shè)計(jì)的邏輯功能需求，利用內(nèi)存編譯器（memorycompiler）設(shè)計(jì)不同的位數(shù)和不同的存儲(chǔ)量。專用模塊，通常指客戶自行設(shè)計(jì)的專用標(biāo)準(zhǔn)產(chǎn)品模塊；IP模塊；模擬電路模塊；

模塊單元schoolofphyebasicsoficlayoutdesign6輸入輸出單元（I/OPadcell）包括輸入信號(hào)、輸出信號(hào)、三態(tài)、雙向、電源和接地單元。

對(duì)于輸入信號(hào)單元，最重要的要考慮靜電放電（ESD,electrostaticdischarge）的防護(hù)。

靜電放電的基本模型有四種，即人體模型（HBM）、機(jī)器模型（MM）、帶電器件模型（CDM）和電場(chǎng)感應(yīng)模型（FIM）。

輸入輸出單元schoolofphyebasicsoficlayoutdesign7（1）標(biāo)準(zhǔn)單元

每個(gè)標(biāo)準(zhǔn)單元對(duì)應(yīng)多個(gè)不同尺寸（W/L）、不同驅(qū)動(dòng)能力的單元電路，都是基本尺寸或最小尺寸的整倍數(shù)。單元庫(kù)的多樣性可以有效提高綜合工具和自動(dòng)布局布線工具的效率，使得設(shè)計(jì)者可以更加自由地在性能、面積、功耗和成本之間進(jìn)行優(yōu)化。所有的單元都是等高的；所有的單元版圖采用預(yù)先定義的模板進(jìn)行設(shè)計(jì)；所有單元的輸入輸出端口的位置、大小、形狀都盡量滿足間距的要求，以提高布線器的效率；電源線和地線位于單元的上下邊界，以便于鏈接誒共享，減少芯片面積；標(biāo)準(zhǔn)單元版圖GDSII生成物理庫(kù)（LEF）和時(shí)序庫(kù)（.lib）。

物理單元建庫(kù)與數(shù)據(jù)文件schoolofphyebasicsoficlayoutdesign8

物理單元建庫(kù)與數(shù)據(jù)文件（2）模塊單元

模塊單元包括各種規(guī)模的數(shù)字模塊：RAM、ROM、IP、ADC/DAC、鎖相環(huán)、振蕩器等。模塊的建立port端口和外部信號(hào)相連，模塊單元的版圖和建庫(kù)和芯片物理實(shí)施在原則上是一樣的，模塊單元的物理庫(kù)和時(shí)序庫(kù)可以被頂層芯片調(diào)用。（3）I/O單元

芯片與PCB板通信的接口電路統(tǒng)稱為I/O電路，它作為與外界通信的接口必須具有較大的驅(qū)動(dòng)能力，抵御靜電放電的能力，抗噪聲干擾的能力以及足夠的帶寬和過(guò)電保護(hù)能力。I/O的組成大致分為三部分，即PAD接口，信號(hào)緩沖電路和靜電放電保護(hù)電路ESD。schoolofphyebasicsoficlayoutdesign9

物理單元建庫(kù)與數(shù)據(jù)文件（4）標(biāo)準(zhǔn)單元中的特殊單元填充單元（fillercell），與邏輯無(wú)關(guān)的填充物；電壓鉗位單元，數(shù)字電路中某些信號(hào)端口，或閑置信號(hào)端口需要鉗位在固定的邏輯電平；二極管單元，避免天線效應(yīng)導(dǎo)致器件柵氧擊穿，在違反天線規(guī)則的柵端加入反偏二極管。去耦單元，避免動(dòng)態(tài)電壓降對(duì)電路性能的影響，通常在電源和地線之間放置由MOS管構(gòu)成的電容。時(shí)鐘緩沖單元，在時(shí)鐘樹的設(shè)計(jì)中，為保障時(shí)鐘沿到達(dá)各個(gè)觸發(fā)器的時(shí)間偏差盡可能的小，需要插入時(shí)鐘緩沖器減小負(fù)載和平衡延時(shí)。阱連接單元；schoolofphyebasicsoficlayoutdesign10（5）物理庫(kù)交換格式（LEF）文件

目前普遍使用的物理庫(kù)是由Cadence公司開發(fā)的LEF（libraryexchangeformat）文件格式，已成為業(yè)界標(biāo)準(zhǔn)。一般LEF文件分為工藝LEF文件和單元LEF文件兩部分。

工藝LEF文件定義的是布局布線的設(shè)計(jì)規(guī)則和晶圓廠的工藝信息，包括互連線的最小間距、最小寬度、厚度、典型電阻、電容、電流密度大小，布線寬度，通孔等信息；

單元LEF文件主要用于定義標(biāo)準(zhǔn)單元、模塊單元、I/O單元和各種特殊單元的物理信息，定義單元的面積大小、幾何形狀，布線層，端口信息，以及一些物理參數(shù)；

物理單元建庫(kù)與數(shù)據(jù)文件schoolofphyebasicsoficlayoutdesign11對(duì)齊輸入輸出：輸入A和輸出Z不能隨意放置。它們必須像所有的連線一樣位于同樣的網(wǎng)格上。保證標(biāo)準(zhǔn)單元的所有輸入輸出不僅在x網(wǎng)格上，還要在y網(wǎng)格上。要保證自動(dòng)布線軟件在水平方向和垂直方向都能找到它們。保證所有的庫(kù)單元以及庫(kù)單元內(nèi)部的器件符合網(wǎng)格規(guī)則。網(wǎng)格式布線系統(tǒng)要求的庫(kù)設(shè)計(jì)規(guī)則AZPNVDDVSSschoolofphyebasicsoficlayoutdesign12高度固定，寬度可變：為了保持結(jié)構(gòu)的統(tǒng)一，所有的門都必須服從固定高度設(shè)置。如果需要有較大驅(qū)動(dòng)能力的晶體管，只要使單元變寬并分割晶體管使之能放在軌線之內(nèi)就可以了。最小單元高度由通過(guò)模擬得到的晶體管尺寸以及為庫(kù)所選擇的網(wǎng)格決定。一般選擇的高度要略大于這個(gè)最小高度，來(lái)作為電源線和地線的布線溝道。采用高度固定的庫(kù)的優(yōu)點(diǎn)：如將所有的門挨個(gè)擺放，電源線、地線就很容易布線。數(shù)字庫(kù):高度固定，寬度可變。(fixedheight,variablewidth.)

大多數(shù)庫(kù)都是這樣的。對(duì)于數(shù)字版圖，特別是標(biāo)準(zhǔn)單元版圖，是唯一可行的方式。在模擬版圖設(shè)計(jì)中也非常有用，甚至是全定制的AIC。網(wǎng)格式布線系統(tǒng)要求的庫(kù)設(shè)計(jì)規(guī)則schoolofphyebasicsoficlayoutdesign13公用N阱：典型的CMOS工藝通常都有一個(gè)關(guān)于N阱間距的規(guī)則，這個(gè)間距要求很大，而晶體管的間距要求，要比N阱的間距小得多?？梢栽O(shè)計(jì)一個(gè)大的單個(gè)的N阱來(lái)節(jié)省空間。

N阱間距限制晶體管間距限制網(wǎng)格式布線系統(tǒng)要求的庫(kù)設(shè)計(jì)規(guī)則nwellspacingdevicespacingschoolofphyebasicsoficlayoutdesign14如果軌線延伸到單元邊緣，那么把這些單元對(duì)接，就形成了一條很長(zhǎng)的電源軌線帶。網(wǎng)格式布線系統(tǒng)要求的庫(kù)設(shè)計(jì)規(guī)則powergroundschoolofphyebasicsoficlayoutdesign15半網(wǎng)格單元尺寸：half-gridcellsizing所有單元內(nèi)部的導(dǎo)線都處于網(wǎng)格上，而相互對(duì)接單元的邊緣落在兩條網(wǎng)格線的中間，即處于半個(gè)網(wǎng)格的位置上。由于單元可以在各個(gè)方向?qū)?，所以一個(gè)單元的每一邊（上、下、左、右）都應(yīng)當(dāng)落在半個(gè)網(wǎng)格的位置上。網(wǎng)格式布線系統(tǒng)要求的庫(kù)設(shè)計(jì)規(guī)則powerrailbuttingedgeson-gridwiregridpointschoolofphyebasicsoficlayoutdesign16半尺寸設(shè)計(jì)規(guī)則：half-designrule為了使兩個(gè)對(duì)接單元間的晶體管也有最小間距，每一個(gè)晶體管就應(yīng)當(dāng)距離單元邊沿至少有一半的最小間距。網(wǎng)格決定了庫(kù)單元的設(shè)計(jì)。每一樣?xùn)|西都必須放在網(wǎng)格上，所有的單元都必須服從半網(wǎng)格的規(guī)則。網(wǎng)格式布線系統(tǒng)要求的庫(kù)設(shè)計(jì)規(guī)則powerrailbuttingedgesgridpointminimumdistancehalfminimumdistanceschoolofphyebasicsoficlayoutdesign17布線通道：routingchannels在標(biāo)準(zhǔn)單元中，電源線和地線可能和單元統(tǒng)一尺寸，即到邊沿為止。當(dāng)把許多這樣的單元放到一起成排時(shí)，單元線和地線就相互對(duì)接了起來(lái)，形成了vdd和vss帶。當(dāng)有很多行和列的單元時(shí)，單元行交替反轉(zhuǎn)才能使vdd和vss連接點(diǎn)接觸利于布線。網(wǎng)格式布線系統(tǒng)要求的庫(kù)設(shè)計(jì)規(guī)則VDDVSSVDDVSSVSSVDDVDDschoolofphyebasicsoficlayoutdesign18布線通道：routingchannels如果有許多的金屬層，電源軌線和單元的尺寸一樣是極好的辦法，設(shè)計(jì)可以非常緊湊，可以用metal3/4/5來(lái)滿足其他布線需要。對(duì)于只有極少數(shù)金屬層的標(biāo)準(zhǔn)單元庫(kù)所采用的一個(gè)策略就是，在單元結(jié)構(gòu)的上下即軌線的外面留出一些空隙，這些空隙就是所謂的布線通道。布線通道可以是所希望的任何高度。這樣做的好處：

1.留出空間供布線；

2.單元無(wú)需翻轉(zhuǎn)；

3.易于軟件編程。網(wǎng)格式布線系統(tǒng)要求的庫(kù)設(shè)計(jì)規(guī)則schoolofphyebasicsoficlayoutdesign19通道布線器：channelrouters通道布線器能在單元之間建立通道。固定通道布線fixed-channelrouting：導(dǎo)線及其間隔均勻分布寬度可變布線variable-widthrouting：通道可以有不同尺寸網(wǎng)格式布線系統(tǒng)要求的庫(kù)設(shè)計(jì)規(guī)則gatesfixedwiringchannelgatesvariablewiringchannelschoolofphyebasicsoficlayoutdesign20天線規(guī)則：antennarules天線規(guī)則是一種設(shè)計(jì)規(guī)則檢查，保證在進(jìn)行metal1工藝步驟之前，任何一個(gè)cmos邏輯門都連接到了一個(gè)擴(kuò)散區(qū)上。為了確保這一連接，必須加入一個(gè)小的反向偏置保護(hù)二極管。也稱NAC（NetAreaCheck，網(wǎng)絡(luò)節(jié)點(diǎn)區(qū)域控制）二極管。在設(shè)計(jì)標(biāo)準(zhǔn)單元時(shí)，必須保證任何輸入都被下拉，即受到保護(hù)。一個(gè)器件的輸出能夠?yàn)樗?qū)動(dòng)的門提供保護(hù)。網(wǎng)格式布線系統(tǒng)要求的庫(kù)設(shè)計(jì)規(guī)則VDDVSSmetal1ABPPNNschoolofphy