第六章存儲(chǔ)器

6.1概述6.1.1存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)6.1.2存儲(chǔ)器的分類(lèi)6.1.3存儲(chǔ)器的基本組成6.1.4存儲(chǔ)器的技術(shù)指標(biāo)6.2半導(dǎo)體讀寫(xiě)存儲(chǔ)器6.2.1靜態(tài)RAM6.2.2動(dòng)態(tài)RAM6.2.3存儲(chǔ)器的工作時(shí)序

6.3半導(dǎo)體只讀存儲(chǔ)器6.3.1掩膜式只讀存儲(chǔ)器ROM6.3.2可編程的只讀存儲(chǔ)器6.3.3可編程可擦除只讀存儲(chǔ)器6.4存儲(chǔ)器與CPU的連接6.4.1存儲(chǔ)器與CPU連接時(shí)問(wèn)題6.4.2常用譯碼電路6.4.3存儲(chǔ)器連接舉例存儲(chǔ)器第6

章6.1.1存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)概述1．主存儲(chǔ)器—外存儲(chǔ)器2．主存儲(chǔ)器—高速緩沖存儲(chǔ)器3．虛擬存儲(chǔ)技術(shù)CPU高速緩沖存儲(chǔ)器主存儲(chǔ)器外存儲(chǔ)器圖6-1存儲(chǔ)器系統(tǒng)的層次結(jié)構(gòu)圖6．1存儲(chǔ)器的分類(lèi)按存取方式分類(lèi)按存儲(chǔ)器載體分類(lèi)隨機(jī)存儲(chǔ)器（RAM）只讀存儲(chǔ)器（ROM）順序存儲(chǔ)器（SAM）磁介質(zhì)存儲(chǔ)器半導(dǎo)體存儲(chǔ)器光存儲(chǔ)器存儲(chǔ)器6.1.2RAM包括：SRAM,DRAM,SSRAM,SDRAM,DDRSDRAM,DDR2SDRAM,DDR3SDRAM(數(shù)據(jù)傳輸率1600MHz)等ROM包括：PROM,EPROM,EEPROM,FlashMemory參見(jiàn)文稿存儲(chǔ)器的基本組成X地址譯碼器存儲(chǔ)單元矩陣

NXM

（4096×1）Y地址譯碼器26A11A626A0A5n個(gè)輸入緩沖器數(shù)據(jù)輸入DIN寫(xiě)入讀出輸入緩沖器數(shù)據(jù)輸出DOUTR/W讀寫(xiě)輸入CS片選擇圖6-2典型存儲(chǔ)器的組成框圖6.1.3存儲(chǔ)器的技術(shù)指標(biāo)衡量存儲(chǔ)器的技術(shù)指標(biāo)存儲(chǔ)器容量存取周期可靠性經(jīng)濟(jì)性取數(shù)時(shí)間6.1.46.2半導(dǎo)體讀寫(xiě)存儲(chǔ)器靜態(tài)RAM的六管基本存儲(chǔ)單元集成度低，但速度快，價(jià)格高，常用做Cache。T1和T2組成一個(gè)雙穩(wěn)態(tài)觸發(fā)器，用于保存數(shù)據(jù)。T3和T4為負(fù)載管。如A點(diǎn)為數(shù)據(jù)D，則B點(diǎn)為數(shù)據(jù)/D。T1T2ABT3T4+5VT5T6行選擇線(xiàn)有效（高電平）時(shí)，A、B處的數(shù)據(jù)信息通過(guò)門(mén)控管T5和T6送至C、D點(diǎn)。行選擇線(xiàn)CD列選擇線(xiàn)T7T8I/OI/O列選擇線(xiàn)有效（高電平）時(shí)，C、D處的數(shù)據(jù)信息通過(guò)門(mén)控管T7和T8送至芯片的數(shù)據(jù)引腳I/O。靜態(tài)存儲(chǔ)器SRAM

常用的有：6116（2K×8）、6264（8K×8）、62256（32K×8）6264SRAM引腳圖6264SRAM的讀寫(xiě)控制

動(dòng)態(tài)RAM的單管基本存儲(chǔ)單元集成度高，但速度較慢，價(jià)格低，一般用作主存。行選擇線(xiàn)T1B存儲(chǔ)電容CA列選擇線(xiàn)T2I/O電容上存有電荷時(shí)，表示存儲(chǔ)數(shù)據(jù)A為邏輯1；行選擇線(xiàn)有效時(shí)，數(shù)據(jù)通過(guò)T1送至B處；列選擇線(xiàn)有效時(shí)，數(shù)據(jù)通過(guò)T2送至芯片的數(shù)據(jù)引腳I/O；為防止存儲(chǔ)電容C放電導(dǎo)致數(shù)據(jù)丟失，必須定時(shí)進(jìn)行刷新；動(dòng)態(tài)刷新時(shí)行選擇線(xiàn)有效，而列選擇線(xiàn)無(wú)效。（刷新是逐行進(jìn)行的。）刷新放大器VF5I/OABVF1VF2VF6圖6-6四管動(dòng)態(tài)RAM基本存儲(chǔ)電路C1C2VF7EDVF8ED選擇線(xiàn)Es動(dòng)態(tài)RAM的工作原理(預(yù)充電技術(shù)）預(yù)充電控制（讀出前ED加電給C5,C6充電，讀出同時(shí)、C5，C6給c2或c1充電，實(shí)現(xiàn)重寫(xiě)）

預(yù)充電控制I/OC5C6······狀態(tài)1時(shí)，讀出時(shí)充電由于動(dòng)態(tài)RAM的電容很小，可能不足以驅(qū)動(dòng)位線(xiàn)時(shí)可以采用預(yù)充電技術(shù)提高驅(qū)動(dòng)能力。21141K×4

=4096=64×64=64×16×4×8每片64×64，二維譯碼，每行、列26發(fā)生器刷新周期，刷新信號(hào)低電平，CS有效，CE0-CE3高電平，與非門(mén)輸出低電平，因此CE無(wú)效，數(shù)據(jù)不會(huì)輸出。刷新計(jì)數(shù)器周期＝2ms/64。片內(nèi)64行，在2ms內(nèi)循環(huán)。存儲(chǔ)器的工作時(shí)序1．存儲(chǔ)器的讀周期存儲(chǔ)器的讀周期，就是從存儲(chǔ)器讀出數(shù)據(jù)所需時(shí)間2．存儲(chǔ)器的寫(xiě)周期是地址建立、寫(xiě)脈沖寬度和寫(xiě)操作恢復(fù)時(shí)間三者的總和。3．8086CPU對(duì)存儲(chǔ)器的讀/寫(xiě)時(shí)序讀周期時(shí)序?qū)懼芷跁r(shí)序（下一節(jié)有敘述）掩膜式ROM有雙極型和MOS型兩種類(lèi)型6．3．1掩膜式只讀存儲(chǔ)器ROM半導(dǎo)體只讀存儲(chǔ)器速度快容量小容量大速度較慢6．3．2可編程的只讀存儲(chǔ)器PROM●

ROM在制作時(shí)不寫(xiě)入信息，用戶(hù)使用時(shí)可寫(xiě)入自己的程序。但這種寫(xiě)入是一次性的，一旦寫(xiě)入內(nèi)容后就不能更改，所以稱(chēng)一次性可編程序只讀存儲(chǔ)器，又稱(chēng)為現(xiàn)場(chǎng)可編程序只讀存儲(chǔ)器。6．3

掩膜ROM芯片所存儲(chǔ)的信息由芯片制造廠家完成，用戶(hù)不能修改。掩膜ROM以有/無(wú)跨接管子來(lái)區(qū)分0/1信息：有為0，無(wú)（被光刻而去掉）為1。

掩膜ROM和PROM一、掩膜ROM（ReadOnlyMemory）位線(xiàn)字線(xiàn)

D3D2D1D0單元01010單元11101單元20101單元30110典型的PROM基本存儲(chǔ)電路如下圖所示。芯片出廠時(shí)，開(kāi)關(guān)管T1與位線(xiàn)（數(shù)據(jù)線(xiàn)）之間以熔絲相連。用戶(hù)可對(duì)其進(jìn)行一次性編程（熔斷或保留熔絲以區(qū)分“1/0”）：

當(dāng)加入寫(xiě)脈沖，某些存儲(chǔ)單元熔絲熔斷，信息永久寫(xiě)入，不可再次改寫(xiě)。PROM基本存儲(chǔ)電路二、PROM（ProgrammableROM）PROM的寫(xiě)入要由專(zhuān)用的電路（大電流、高電壓）和程序完成?？删幊?、可擦除的只讀存儲(chǔ)器——EPROM6．3．3一、EPROM（紫外線(xiàn)可擦除）

1.基本存儲(chǔ)電路（1）由浮柵雪崩注入的FAMOS器件構(gòu)成。（2）當(dāng)浮柵有足夠的電荷積累時(shí)，記錄的信息為0，沒(méi)有一定的電荷積累時(shí)，信息為1。（3）用戶(hù)可以多次編程。編程加寫(xiě)脈沖后，某些存儲(chǔ)單元的PN結(jié)表面形成浮動(dòng)?xùn)?，阻擋通路，?shí)現(xiàn)信息寫(xiě)入。（4）用紫外線(xiàn)照射可驅(qū)散浮動(dòng)?xùn)牛ǜ派系碾姾尚纬晒怆娏餍孤行畔⑷坎脸ú脸髢?nèi)容全為“1”），便可再次改寫(xiě)。GSD

FAMOS

FAMOS一般采用p-MOSFET結(jié)構(gòu),只是增加一個(gè)多晶硅浮柵；該浮柵被優(yōu)質(zhì)SiO2包圍之，以很好保存電荷。器件工作的常態(tài)為截止?fàn)顟B(tài)(無(wú)溝道)，當(dāng)源-漏電壓Vds足夠大(如-30V)時(shí),漏結(jié)將發(fā)生雪崩倍增效應(yīng)而產(chǎn)生出大量的電子-空穴對(duì)；其中空穴進(jìn)入襯底,而部分高能電子可越過(guò)勢(shì)壘注入浮柵；當(dāng)浮柵所帶的負(fù)電荷足夠多時(shí),即使得半導(dǎo)體表面反型而形成溝道,從而使MOS器件導(dǎo)通。這就是說(shuō),器件開(kāi)始時(shí)是截止的,發(fā)生雪崩注入后才導(dǎo)通（據(jù)此即可檢測(cè)浮柵中存儲(chǔ)的信號(hào)）。存儲(chǔ)在浮柵中的電子可用紫外光照射來(lái)釋放(因浮柵中的電子在吸收光子后可越過(guò)勢(shì)壘進(jìn)入SiO2層,然后再進(jìn)入襯底而釋放掉)，因此FAMOS是一種可存儲(chǔ)、可擦除信號(hào)的器件。如果在浮柵之上再增加一個(gè)柵極，即可簡(jiǎn)單地實(shí)現(xiàn)電擦除。

N溝道疊柵MOS管（SIMOS），其結(jié)構(gòu)及符號(hào)如圖（a)所示。除控制柵外，還有一個(gè)無(wú)外引線(xiàn)的柵極，稱(chēng)為浮柵。當(dāng)浮柵上無(wú)電荷時(shí)，給控制柵（接在行選擇線(xiàn)上）加上控制電壓，MOS管導(dǎo)通；而當(dāng)浮柵上帶有負(fù)電荷時(shí)，則襯底表面感應(yīng)的是正電荷，使得MOS管的開(kāi)啟電壓變高，如圖(b)所示，如果給控制柵加上同樣的控制電壓，MOS管仍處于截止?fàn)顟B(tài)。由此可見(jiàn)，SIMOS管可以利用浮柵是否積累有負(fù)電荷來(lái)存儲(chǔ)二值數(shù)據(jù)。

（a）疊柵MOS管的結(jié)構(gòu)及符號(hào)圖

疊柵MOS管在寫(xiě)入數(shù)據(jù)前，浮柵是不帶電的，要使浮柵帶負(fù)電荷，必須在SIMOS管的漏、柵極加上足夠高的電壓（如25V），使漏極及襯底之間的PN結(jié)反向擊穿，產(chǎn)生大量的高能電子。這些電子穿過(guò)很薄的氧化絕緣層堆積在浮柵上，從而使浮柵帶有負(fù)電荷。當(dāng)移去外加電壓后,浮柵上的電子沒(méi)有放電回路，能夠長(zhǎng)期保存。當(dāng)用紫外線(xiàn)或X射線(xiàn)照射時(shí)，浮柵上的電子形成光電流而泄放，從而恢復(fù)寫(xiě)入前的狀態(tài)。照射一般需要15至20分鐘。為了便于照射擦除，芯片的封裝外殼裝有透明的石英蓋板。EPROM的擦除為一次全部擦除，數(shù)據(jù)寫(xiě)入需要通用或?qū)Ｓ玫木幊唐?。（b）疊柵MOS管浮柵上積累電子與開(kāi)啟電壓的關(guān)系圖通?？苫Q。引腳OE，CE都為0時(shí)，D0～D7端可讀到數(shù)據(jù)。Vpp=12.5V或更高時(shí)，可寫(xiě)入，有專(zhuān)用寫(xiě)入器。2.典型芯片（27系列）

27162K×8bit27324K×8bit2751264K×8bit

如：27256為32K×8EPROM

Intel2716是16K位，組成2K×8的EPROM存儲(chǔ)器芯片，雙列直插式封裝，24個(gè)引腳，其最基本的存儲(chǔ)單元，就是采用如上所述的帶有浮動(dòng)?xùn)诺腗OS管。

12716

216315A7414513612711

81092019181724232221A67

A5A4

A3A2

A1A0

D2

D1D0GNDVCCA8A9A10VPPOECS

D7

D6D5D4D3＝1時(shí)，芯片處于維持狀態(tài)。二是在對(duì)芯片進(jìn)行編程時(shí)，為編程控制端。：具有兩種功能。一是在正常工作時(shí)，為片選信號(hào)，低電平有效。＝0時(shí)，芯片被選中，處于工作狀態(tài)；二、EEPROM

特點(diǎn)：

1.在線(xiàn)改寫(xiě)，簡(jiǎn)單，在單一5V電源下即可完成。

2.擦除與寫(xiě)入同步，約10ms。有些E2PROM設(shè)有寫(xiě)入結(jié)束標(biāo)志以供查詢(xún)或申請(qǐng)中斷。

3.一般為并行總線(xiàn)傳輸，如：2864，引腳與2764完全兼容，最大存取時(shí)間200ns，編程與工作電壓均為5V。

4.具備RAM、ROM的優(yōu)點(diǎn),但寫(xiě)入時(shí)間較長(zhǎng)。（電可改寫(xiě)的、可重編程的只讀存儲(chǔ)器）

EEPROM也是采用浮柵技術(shù)生產(chǎn)的可編程存儲(chǔ)器，構(gòu)成存儲(chǔ)單元的MOS管的結(jié)構(gòu)如圖(c）所示。它與疊柵MOS管的不同之處在于浮柵延長(zhǎng)區(qū)與漏區(qū)之間的交疊處有一個(gè)厚度約為80埃的薄絕緣層，當(dāng)漏極接地，控制柵加上足夠高的電壓時(shí)，交疊區(qū)將產(chǎn)生一個(gè)很強(qiáng)的電場(chǎng)，在強(qiáng)電場(chǎng)的作用下，電子通過(guò)絕緣層到達(dá)浮柵，使浮柵帶負(fù)電荷。這一現(xiàn)象稱(chēng)為“隧道效應(yīng)”，因此，該MOS管也稱(chēng)為隧道MOS管。相反，當(dāng)控制柵接地漏極加一正電壓，則產(chǎn)生與上述相反的過(guò)程，即浮柵放電。與SIMOS管相比，隧道MOS管也是利用浮柵是否積累有負(fù)電荷來(lái)存儲(chǔ)二值數(shù)據(jù)的，不同的是隧道MOS管是利用電擦除的，并且擦除的速度要快得多。

圖c隧道MOS管剖面結(jié)構(gòu)示意圖

EEPROM電擦除的過(guò)程就是改寫(xiě)過(guò)程，它是以字為單位進(jìn)行的。EEPROM具有ROM的非易失性，又具備類(lèi)似RAM的功能，可以隨時(shí)改寫(xiě)（可重復(fù)擦寫(xiě)1萬(wàn)次以上）。目前，大多數(shù)EEPROM芯片內(nèi)部都備有升壓電路。因此，只需提供單電源供電，便可進(jìn)行讀、擦除/寫(xiě)操作，為數(shù)字系統(tǒng)的設(shè)計(jì)和在線(xiàn)調(diào)試提供了極大的方便。

Flash閃存快速擦寫(xiě),但只能按塊編程?？扉W存儲(chǔ)器存儲(chǔ)單元的MOS管結(jié)構(gòu)與SIMOS管類(lèi)似，如圖（d)所示。但有兩點(diǎn)不同，一是快閃存儲(chǔ)器存儲(chǔ)單元MOS管的源極N+區(qū)大于漏極N+區(qū)，而SIMOS管的源極N+區(qū)和漏極N＋區(qū)是對(duì)稱(chēng)的；二是浮柵到P型襯底間的氧化絕緣層比SIMOS管的更薄。這樣，可以通過(guò)在源極上加一正電壓，使浮柵放電，從而擦除寫(xiě)入的數(shù)據(jù)。由于快閃存儲(chǔ)器中存儲(chǔ)單元MOS管的源極是連接在一起的，所以不能象E2PROM那樣按字擦除，而是類(lèi)似EPROM那樣整片擦除或分塊擦除。整片擦除只需要幾秒鐘，不像EPROM那樣需要照射15到20分鐘?？扉W存儲(chǔ)器中數(shù)據(jù)的擦除和寫(xiě)入是分開(kāi)進(jìn)行的，數(shù)據(jù)寫(xiě)入方式與EPROM相同，需輸入一個(gè)較高的電壓。圖d快閃存儲(chǔ)器存儲(chǔ)單元MOS管剖面結(jié)構(gòu)示意圖

AT24Cxx8位,串行接口EEPROM存儲(chǔ)器。AT24CXXAT24C01/02/04/08/16是低工作電壓的1K/2K/4K/8K/16K位串行電可擦除只讀存儲(chǔ)器，內(nèi)部組織為128/256/512/1024/2048個(gè)字節(jié)，每個(gè)字節(jié)8位，該芯片被廣泛應(yīng)用于低電壓及低功耗的工商業(yè)領(lǐng)域。引腳說(shuō)明：串行時(shí)鐘信號(hào)引腳(SCL)：在SCL輸入時(shí)鐘信號(hào)的上升沿將數(shù)據(jù)送入EEPROM器件,并在時(shí)鐘的下降沿將數(shù)據(jù)讀出。串行數(shù)據(jù)輸入/輸出引腳(SDA)：SDA引腳可實(shí)現(xiàn)雙向串行數(shù)據(jù)傳輸。該引腳為開(kāi)漏輸出，可與其它多個(gè)開(kāi)漏輸出器件或開(kāi)集電極器件線(xiàn)或連接。器件/頁(yè)地址腳(A2,A1,A0)：A2、A1和A0引腳為AT24C01與AT24C02的硬件連接的器件地址輸入引腳。AT24C01在一個(gè)總線(xiàn)上最多可尋址八個(gè)1K器件，AT24C02在一個(gè)總線(xiàn)上最多可尋址八個(gè)2K器件，A2、A1和A0內(nèi)部必須連接。AT24C04僅使用A2、A1作為硬件連接的器件地址輸入引腳，在一個(gè)總線(xiàn)上最多可尋址四個(gè)4K器件。A0引腳內(nèi)部未連接。AT24C08僅使用A2作為硬件連接的器件地址輸入引腳，在一個(gè)總線(xiàn)上最多可尋址兩個(gè)8K器件。A0和A1引腳內(nèi)部未連接。AT24C16未使用作為硬件連接的器件地址輸入引腳，在一個(gè)總線(xiàn)上最多可連接一個(gè)16K器件。A0、A1和A2引腳內(nèi)部未連接。I2C總線(xiàn)協(xié)議定義如下；（1）只有在總線(xiàn)空閑時(shí)才允許啟動(dòng)數(shù)據(jù)傳送；（2）在數(shù)據(jù)傳送過(guò)程中當(dāng)時(shí)鐘線(xiàn)為高電平時(shí)數(shù)據(jù)線(xiàn)必須保持穩(wěn)定狀態(tài)不允許有跳變，時(shí)鐘線(xiàn)為高電平時(shí)數(shù)據(jù)線(xiàn)的任何電平變化將被看作總線(xiàn)的起始或停止信號(hào)；起始信號(hào)：時(shí)鐘線(xiàn)保持高電平期間數(shù)據(jù)線(xiàn)電平從高到低的跳變作為I2C總線(xiàn)的起始信號(hào)；停止信號(hào)：時(shí)鐘線(xiàn)保持高電平期間數(shù)據(jù)線(xiàn)電平從低到高的跳變作為I2C總線(xiàn)的停止信號(hào)。6．4．11．CPU總線(xiàn)的負(fù)載能力●一般情況下，CPU總線(xiàn)的直流負(fù)載能力可帶動(dòng)一個(gè)標(biāo)準(zhǔn)的TTL門(mén)。2．CPU的時(shí)序與存儲(chǔ)器的存取速度之間的配合●

CPU在取指令和進(jìn)行讀出操作時(shí)，都是在相應(yīng)的時(shí)序控制下進(jìn)行的，如讀周期和寫(xiě)周期，已根據(jù)時(shí)鐘頻率和機(jī)器運(yùn)算速度確定好范圍。那么，在選用存儲(chǔ)器時(shí)，它的最大存取時(shí)間要小于CPU安排的讀寫(xiě)周期。否則，要使CPU插入等待周期，才能保證讀寫(xiě)數(shù)據(jù)的可靠傳送。6．4存儲(chǔ)器與CPU的連接存儲(chǔ)器與CPU連接時(shí)要考慮的問(wèn)題讀取時(shí)間讀周期數(shù)據(jù)出現(xiàn)在外部數(shù)據(jù)總線(xiàn)CS出現(xiàn)時(shí)間在TA-Tco之間存儲(chǔ)器數(shù)據(jù)輸出功能關(guān)閉WE上升沿完成數(shù)據(jù)寫(xiě)入，數(shù)據(jù)有效必須提前Tdw有效3．●

CPU的信號(hào)電平多為T(mén)TL標(biāo)準(zhǔn)電平。當(dāng)選用的存儲(chǔ)器電平不相匹配時(shí)，它不能與CPU直接相連，必須經(jīng)緩沖器進(jìn)行電平轉(zhuǎn)換。4．存儲(chǔ)器的地址要合理分配●通常在微型機(jī)的主存中有RAM和ROM（EPROM）兩部分。5．控制信號(hào)的連接●

CPU到存儲(chǔ)器的控制信號(hào)，一般包括讀寫(xiě)控制信號(hào)、片選信號(hào)、復(fù)位信號(hào)、刷新信號(hào)（對(duì)動(dòng)態(tài)RAM）等，在常規(guī)情況下存儲(chǔ)器可直接連接這些控制信號(hào)。存儲(chǔ)器的電平信號(hào)與CPU的電平匹配8086/8088與存儲(chǔ)器的連接以及存儲(chǔ)器容量擴(kuò)充6．4．2●由于在存儲(chǔ)器與CPU連接時(shí)，不僅僅要考慮地址、數(shù)據(jù)和控制總線(xiàn)的連接，還要考慮實(shí)現(xiàn)這三種信息傳送的有關(guān)電路，如地址譯碼器與鎖存器、數(shù)據(jù)緩沖、控制信號(hào)的傳遞與加工等因素，而這些因素中最重要的便是地址譯碼器。它也是實(shí)現(xiàn)存儲(chǔ)容量擴(kuò)充的必備器件。有專(zhuān)用譯碼電路和通用譯碼電路（主要是138）

若用6264（8K×8bit）組成16K內(nèi)存（16K×8bit）

若用2114（1K×4bit）組成1K內(nèi)存（1K×8bit）位擴(kuò)展D0D1D2D3D4D5D6D7D0D1D2D3D0D1D2D321142114A0A9A0A9......CSWR保證兩片同時(shí)選中一次讀寫(xiě)一個(gè)字節(jié)(用兩片2114組成一個(gè)基本內(nèi)存單元,字節(jié))D0~D762648K62648K譯碼電路A0A12A0A12......01存儲(chǔ)器擴(kuò)展技術(shù)字?jǐn)U展D0~D7CS0CS1

當(dāng)存儲(chǔ)器工作時(shí)，系統(tǒng)根據(jù)高位地址的譯碼同時(shí)選中兩個(gè)芯片，而地址碼的低位A0-A11也同時(shí)到達(dá)每一個(gè)芯片，從而選中它們的同一個(gè)單元。在讀/寫(xiě)信號(hào)的作用下，兩個(gè)芯片的數(shù)據(jù)同時(shí)讀出，產(chǎn)生一個(gè)字節(jié)的輸出，或者同時(shí)將來(lái)自數(shù)據(jù)總線(xiàn)上的字節(jié)寫(xiě)入存儲(chǔ)器。

+5V74LS138G2AG2BG1D0~D7A0~A10Y0CPUA11~A13MO0~O72716(2)OECEO0~O72716(1)OE

CEO0~O72716(8)OECERDY1Y7……實(shí)現(xiàn)當(dāng)存儲(chǔ)器工作時(shí)，根據(jù)高位地址的不同，系統(tǒng)通過(guò)譯碼器分別選中不同的芯片，低位地址碼則同時(shí)到達(dá)每一個(gè)芯片，選中它們的相應(yīng)單元。在讀信號(hào)的作用下，選中芯片的數(shù)據(jù)被讀出，送上系統(tǒng)數(shù)據(jù)總線(xiàn)，產(chǎn)生一個(gè)字節(jié)的輸出。

8086/8088與存儲(chǔ)器連接1．全譯碼法——片內(nèi)尋址未用的全部高位地址線(xiàn)(CPU的地址線(xiàn)）都參加譯碼，譯碼輸出作為片選信號(hào)，使得每個(gè)存貯器單元地址唯一。

譯碼電路比較復(fù)雜。一般用3-8譯碼器或可編程器件等實(shí)現(xiàn)。部分譯碼法——除片內(nèi)尋址外的高位地址的一部分來(lái)譯碼產(chǎn)生片選信號(hào)（簡(jiǎn)單）線(xiàn)選法——用除片內(nèi)尋址外的高位地址線(xiàn)中的任一根做為片選信號(hào)，直接接各存儲(chǔ)器的片選端來(lái)區(qū)別各芯片的地址。

設(shè)CPU引腳已經(jīng)外圍芯片（鎖存器、驅(qū)動(dòng)器），可以連接存貯器或I/O接口電路。以8088系統(tǒng)總線(xiàn)與SRAM連接為例，AB、CB、DB如何連？例：用4片6264構(gòu)成32K×8的存貯區(qū)。片內(nèi)地址連接A0~A12，高位地址線(xiàn)A19~A13譯碼后產(chǎn)生6264的片選信號(hào)。一般有三種譯碼方式：一、譯碼方式例1：用4片6264構(gòu)成32K×8的存貯區(qū)。

1.全譯碼法

——高位地址線(xiàn)A19~A13全部參加譯碼，產(chǎn)生6264的片選信號(hào)。注：MEMW=IO/M+WRMEMR=IO/M+RD

整個(gè)32K×8存儲(chǔ)器的地址范圍：

00000H—07FFFH僅占用80881M容量的32K地址范圍。用戶(hù)擴(kuò)展存儲(chǔ)器地址空間的范圍決定了存儲(chǔ)芯片的片選信號(hào)的實(shí)現(xiàn)方式。地址總線(xiàn)余下的高位地址線(xiàn)經(jīng)譯碼后，做各存儲(chǔ)芯片的片選。通常IO/M信號(hào)也參與片選譯碼.全譯碼的優(yōu)點(diǎn)地址唯一實(shí)現(xiàn)地址連續(xù)便于擴(kuò)充次高位地址線(xiàn)A15~A13譯碼后產(chǎn)生片選信號(hào)區(qū)分4個(gè)存儲(chǔ)芯片；最高位地址線(xiàn)A19~A16及IO/M用作片選信號(hào)有效的使能控制。２．部分譯碼法

——除片內(nèi)尋址外的高位地址的一部分來(lái)譯碼產(chǎn)生片選信號(hào)（簡(jiǎn)單）。缺點(diǎn)：地址重疊，每個(gè)地址有

2（20~15）=25個(gè)重疊地址。令未用到的高位地址全為0，則稱(chēng)為基本存貯器地址。3．線(xiàn)選法

——用除片內(nèi)尋址外的高位地址線(xiàn)中的任一根做為片選信號(hào)，直接接各存儲(chǔ)器的片選端來(lái)區(qū)別各芯片的地址。特點(diǎn)：①線(xiàn)選法也有地址重疊區(qū)。②地址不連續(xù)，但簡(jiǎn)單。這些地址不參加譯碼，計(jì)算地址時(shí)默認(rèn)為0芯片A19~A17A16~A13A12……A0地址范圍0＃000011100…0至11…10E000H~0FFFFH1＃000101100…0至11…116000H~17FFFH2＃000110100…0至11…11A000H~1BFFFH3＃000111000…0至11…11C000H~1DFFFH

用線(xiàn)選法產(chǎn)生4片6264（0#～3#）片選信號(hào)：

A16～A13用作片選，

A19～A17未用，其它信號(hào)（數(shù)據(jù)線(xiàn)，讀寫(xiě)信號(hào)）的連接同前。這時(shí)，32K存儲(chǔ)器的基本地址范圍為：注意：

軟件上必須保證這些片選線(xiàn)每次尋址時(shí)只能有一位有效，決不允許多于一位同時(shí)有效。

實(shí)際應(yīng)用中，存儲(chǔ)器芯片的片選信號(hào)可根據(jù)需要選擇上述某種方法或幾種方法并用。

ROM與CPU的連接同RAM。第5章完！用戶(hù)擴(kuò)展存儲(chǔ)器地址空間的范圍決定了存儲(chǔ)芯片的片選信號(hào)的實(shí)現(xiàn)方式。地址總線(xiàn)余下的高位地址線(xiàn)經(jīng)譯碼后，做各存儲(chǔ)芯片的片選。通常IO/M信號(hào)也參與片選譯碼。低位地址線(xiàn)A12~A0直接接在存儲(chǔ)芯片上，尋址片內(nèi)8K單元；次高位地址線(xiàn)A15~A13譯碼后產(chǎn)生片選信號(hào)區(qū)分4個(gè)存儲(chǔ)芯片；最高位地址線(xiàn)A19~A16及IO/M用作片選信號(hào)有效的使能控制。例2：某微機(jī)系統(tǒng)地址總線(xiàn)為16位，實(shí)際存儲(chǔ)器容量為16KB，ROM區(qū)和RAM區(qū)各占8KB。其中,ROM采用2KB的EPROM,RAM采用1KB的RAM,試設(shè)計(jì)譯碼電路.設(shè)計(jì)的一般步驟:①該系統(tǒng)的尋址空間最大為64KB，假定實(shí)際存儲(chǔ)器占用最低16KB的存儲(chǔ)空間，即地址為0000H~3FFFH。其中0000H~1FFFH為EPROM區(qū)，2000H~3FFFH為RAM區(qū)。2KB2KB2KB2KB1KB1KB1KB1KB1KB1KB1KB1KB0000H2000H3FFFH4000HROM區(qū)RAM區(qū)地址分配圖②根據(jù)所采用的存儲(chǔ)芯片容量，可畫(huà)出地址分配圖；確定地址分配表③確定譯碼方法并畫(huà)出相應(yīng)的地址位圖。EPROM（需要4片）:容量2K，需要11根地址線(xiàn)；RAM（需要8片）:容量1K，只需10根地址線(xiàn)。對(duì)于這類(lèi)譯碼問(wèn)題的解決方法：用各自的譯碼電路分別產(chǎn)生各自的片選信號(hào)；分兩次譯碼，即先按容量大的進(jìn)行一次譯碼，將一部分輸出作為大容量芯片的片選信號(hào)，另外一部分輸出則與其他相關(guān)地址一起進(jìn)行二次譯碼，產(chǎn)生小容量芯片的片選信號(hào)。Y0(1)A1174LS138ABCG2AG2BG1A12A13A14A15+5V譯碼器≥1≥1≥1≥1≥1≥1≥1≥1Y4Y1Y2Y3Y5Y6Y71A10(2)(3)(4)(5)(6)(7)(8)(9)(10)(11)(12)4片EPROM8片RAM

片選控制譯碼電路圖④根據(jù)地址位圖，可考慮用3-8譯碼器完成一次譯碼，用適當(dāng)邏輯門(mén)完成二次譯碼●該存儲(chǔ)系統(tǒng)的容量為64K×8位的RAM，其RAM芯片的行地址和列地址形成電路