單片機(jī)的電源管理與狀態(tài)

第5講

單片機(jī)的時(shí)鐘、復(fù)位與電源管理5.1C8051F單片機(jī)時(shí)鐘系統(tǒng)5.2C8051F單片機(jī)復(fù)位系統(tǒng)5.3C8051F單片機(jī)電源管理一個(gè)內(nèi)部振蕩器電路；一個(gè)外部振蕩器電路；5.1.1時(shí)鐘系統(tǒng)概述當(dāng)/RST引腳為低電平時(shí)，兩個(gè)振蕩器都被禁止。單片機(jī)復(fù)位后從內(nèi)部振蕩器啟動(dòng)；包含：?jiǎn)纹瑱C(jī)可以使用內(nèi)部振蕩器或外部振蕩器時(shí)鐘信號(hào)運(yùn)行；5.1C8051F單片機(jī)的時(shí)鐘系統(tǒng)5.1.2內(nèi)部振蕩器C8051F單片機(jī)內(nèi)部振蕩器包括一個(gè)可編程內(nèi)部時(shí)鐘發(fā)生器和一個(gè)控制寄存器:OSCICN通過(guò)控制寄存器:OSCICN，可以實(shí)現(xiàn)對(duì)內(nèi)部振蕩器工作狀態(tài)的控制。復(fù)位后，單片機(jī)將使用內(nèi)部振蕩器產(chǎn)生的時(shí)鐘信號(hào)作為單片機(jī)的系統(tǒng)時(shí)鐘，工作頻率為2MHz。5.1.3外部振蕩器C8051F單片機(jī)外部振蕩器包括一個(gè)可編程時(shí)鐘發(fā)生器和一個(gè)控制寄存器:OSCXCN；具有4種不同的配置：外部晶振、外部RC振蕩電路、外部電容振蕩電路和外部時(shí)鐘輸入。當(dāng)外部晶體振蕩器穩(wěn)定運(yùn)行時(shí)，晶體振蕩器有效標(biāo)志（OSCXCN寄存器中的XTLVLD）被硬件置‘1’。XTLVLD檢測(cè)電路要求在使能振蕩器工作和檢測(cè)XTLVLD之間至少有1ms的啟動(dòng)時(shí)間。（在外部振蕩器穩(wěn)定之前就切換到外部振蕩器可能導(dǎo)致不可預(yù)見(jiàn)的后果。）建議的過(guò)程為：1．使能外部振蕩器2．等待至少1ms3．查詢XTLVLD=>’1’4．將系統(tǒng)時(shí)鐘切換到外部振蕩器外部晶體振蕩器使用注意5.2C8051F單片機(jī)的復(fù)位系統(tǒng)5.2.1復(fù)位狀態(tài)

復(fù)位電路可以將控制器置于一個(gè)預(yù)定的狀態(tài)——復(fù)位狀態(tài)。在進(jìn)入復(fù)位狀態(tài)時(shí)，將發(fā)生以下過(guò)程：CIP-51CPU停止程序執(zhí)行特殊功能寄存器（SFR）被初始化為所定義的復(fù)位值外部端口引腳被置于一個(gè)已知狀態(tài)中斷和定時(shí)器被禁止

端口I/O鎖存器的復(fù)位值為0xFF（全部為邏輯‘1’），外部I/O引腳處于高電平狀態(tài)。復(fù)位之后弱上拉被使能。程序計(jì)數(shù)器（PC）被復(fù)位，PC=0000H;CIP-51使用內(nèi)部振蕩器作為默認(rèn)的系統(tǒng)時(shí)鐘,約為2MHz；看門狗定時(shí)器被使能，用系統(tǒng)時(shí)鐘的12分頻作為其時(shí)鐘源;程序從地址0x0000開(kāi)始執(zhí)行。在退出復(fù)位狀態(tài)時(shí)：5.2.2系統(tǒng)復(fù)位源框圖5.2.3上電復(fù)位/掉電復(fù)位

上電復(fù)位：在上電期間，器件保持在復(fù)位狀態(tài)，/RST引腳被驅(qū)動(dòng)到低電平，直到VDD上升到超過(guò)VRST電平。從復(fù)位開(kāi)始到退出復(fù)位狀態(tài)要經(jīng)過(guò)一個(gè)延時(shí)。上電和VDD監(jiān)視器復(fù)位時(shí)序掉電復(fù)位：當(dāng)發(fā)生掉電或因電源波動(dòng)導(dǎo)致VDD降到VRST以下時(shí)，電源監(jiān)視器將/RST引腳驅(qū)動(dòng)為低電平并使CIP-51保持復(fù)位狀態(tài)。當(dāng)VDD又回到高于VRST的電平時(shí)，CIP-51將退出復(fù)位狀態(tài)。5.2.4外部復(fù)位

外部/RST引腳提供了使用外部電路強(qiáng)制MCU進(jìn)入復(fù)位狀態(tài)的手段。在/RST引腳上加一個(gè)低電平有效信號(hào)將導(dǎo)致MCU進(jìn)入復(fù)位狀態(tài)。盡管在內(nèi)部有弱上拉，但最好能提供一個(gè)外部上拉和/或?qū)?RST引腳去耦以防止強(qiáng)噪聲引起復(fù)位。從外部復(fù)位狀態(tài)退出后，PINRSF標(biāo)志（RSTSRC.0）被置‘1’。5.2.5內(nèi)部復(fù)位

軟件強(qiáng)制復(fù)位：向SWRSEF位寫(xiě)1將強(qiáng)制產(chǎn)生一個(gè)上電復(fù)位。時(shí)鐘丟失檢測(cè)器復(fù)位：時(shí)鐘丟失檢測(cè)器實(shí)際上是由MCU系統(tǒng)時(shí)鐘觸發(fā)的單穩(wěn)態(tài)電路。如果未收到系統(tǒng)時(shí)鐘的時(shí)間大于100微秒，單穩(wěn)態(tài)電路將超時(shí)并產(chǎn)生一個(gè)復(fù)位。比較器0復(fù)位：比較器0復(fù)位是低電平有效：如果同相端輸入電壓（CP0+引腳）小于反相端輸入電壓（CP0-引腳），則MCU被置于復(fù)位狀態(tài)。操作方法：向C0RSEF標(biāo)志（RSTSRC.5）寫(xiě)‘1’可以將比較器0配置為復(fù)位源。應(yīng)在寫(xiě)C0RSEF之前用CPT0CN.7使能比較器0，以防止通電瞬間在輸出端產(chǎn)生抖動(dòng)，從而產(chǎn)生不希望的復(fù)位看門狗定時(shí)器復(fù)位：MCU內(nèi)部有一個(gè)使用系統(tǒng)時(shí)鐘的可編程看門狗定時(shí)器（WDT）。當(dāng)看門狗定時(shí)器溢出時(shí)，WDT將強(qiáng)制CPU進(jìn)入復(fù)位狀態(tài)。5.3電源管理C8051F有兩種可軟件編程的電源管理方式：空閑和停機(jī)?？臻e方式（等待方式）CPU停止運(yùn)行，而外設(shè)和時(shí)鐘處于活動(dòng)狀態(tài)。工作電流：（10μA～5mA）

停機(jī)方式（掉電方式）CPU停止運(yùn)行，所有的中斷和定時(shí)器（都處于非活動(dòng)狀態(tài)，系統(tǒng)時(shí)鐘停止。工作電流：（0.2μA）5.3.1

空閑方式將空閑方式選擇位（PCON.0）置1導(dǎo)致單片機(jī)停止CPU運(yùn)行并進(jìn)入空閑方式。（1）進(jìn)入空閑方式（IDLE）（2）空閑方式下單片機(jī)的狀態(tài)CPU停止運(yùn)行；所有內(nèi)部寄存器和存儲(chǔ)器都保持原來(lái)的數(shù)據(jù)不變。所有模擬和數(shù)字外設(shè)在空閑方式期間都可以保持活動(dòng)狀態(tài)。PCON電源控制寄存器（3）單片機(jī)空閑方式的結(jié)束有被允許的中斷發(fā)生將結(jié)束空閑方式。當(dāng)有一個(gè)被允許的中斷發(fā)生時(shí)，空閑方式選擇位（PCON.0）被清0，CPU將繼續(xù)工作。該中斷將得到服務(wù)，中斷返回（RETI）后將開(kāi)始執(zhí)行設(shè)置空閑方式選擇位的那條指令的下一條指令。/RST有效將結(jié)束空閑方式如果空閑方式因一個(gè)內(nèi)部或外部復(fù)位而結(jié)束，則單片機(jī)進(jìn)行正常的復(fù)位過(guò)程并從地址0x0000開(kāi)始執(zhí)行程序。WDT將產(chǎn)生一個(gè)內(nèi)部看門狗復(fù)位，從而結(jié)束空閑方式。5.3.2停機(jī)方式（1）進(jìn)入停機(jī)方式（STOP）將停機(jī)方式選擇位（PCON.1）置1導(dǎo)致CIP-51進(jìn)入停機(jī)方式，在執(zhí)行完對(duì)該位置1的指令后MCU立即進(jìn)入停機(jī)方式。（2）停機(jī)方式下單片機(jī)的狀態(tài)CPU和振蕩器都被停止，實(shí)際上所有的數(shù)字外設(shè)都停止工作。（3）單片機(jī)停機(jī)方式的結(jié)束只有內(nèi)部或外部復(fù)位能結(jié)束停機(jī)方式。5.2.4I/O端口和交叉開(kāi)關(guān)特點(diǎn)及配置C8051F020有按8位端口組織的64個(gè)數(shù)字I/O引腳。

低端口（P0、P1、P2和P3）既可以按位尋址也可以按字節(jié)尋址。

高端口（P4、P5、P6和P7）只能按字節(jié)尋址。所有引腳都耐5V電壓，都可以被配置為：

漏極開(kāi)路或推挽輸出方式和弱上拉。(1)I/O端口結(jié)構(gòu)(2)I/O端口直流電氣特性C8051F020的數(shù)字資源需要通過(guò)4個(gè)低端I/O端口才能使用。每個(gè)引腳既可定義為通用的端口I/O（GPIO）引腳，又可以分配給一個(gè)數(shù)字外設(shè)或功能.(3)低端口功能結(jié)構(gòu)（4）優(yōu)先權(quán)交叉開(kāi)關(guān)譯碼器及交叉開(kāi)關(guān)配置優(yōu)先權(quán)交叉開(kāi)關(guān)譯碼器，為每個(gè)I/O功能分配優(yōu)先權(quán)，從優(yōu)先權(quán)最高的UART0開(kāi)始。當(dāng)一個(gè)數(shù)字資源被選擇時(shí)，尚未分配的端口引腳中的最低位被分配給該資源優(yōu)先權(quán)高------------------------------優(yōu)先權(quán)低由低位端口開(kāi)始分配寄存器XBR0、XBR1和XBR2用于為數(shù)字I/O資源分配物理I/O引腳。XBR0：端口I/O交叉開(kāi)關(guān)寄存器0

XBR1：端口I/O交叉開(kāi)關(guān)寄存器1

XBR2：端口I/O交叉開(kāi)關(guān)寄存器2

交叉開(kāi)關(guān)寄存器被正確配置后，通過(guò)將XBARE（XBR2.6）設(shè)置為邏輯‘1’來(lái)使能交叉開(kāi)關(guān)。(5)配置端口引腳的輸出方式每個(gè)端口引腳的輸出方式都可被配置為漏極開(kāi)路或推挽方式，缺省狀態(tài)為漏極開(kāi)路。端口0-3引腳的輸出方式由PnMDOUT寄存器中的對(duì)應(yīng)位決定。例如： P3MDOUT.7為邏輯‘1’時(shí)將P3.7配置為推挽方式； P3MDOUT.7為邏輯‘0’時(shí)將P3.7配置為漏極開(kāi)路方式。P1MDOUT：端口0輸出方式寄存器通過(guò)設(shè)置輸出方式為“漏極開(kāi)路”并向端口數(shù)據(jù)寄存器中的相應(yīng)位寫(xiě)‘1’將端口引腳配置為數(shù)字輸入。例如：設(shè)置P3MDOUT.7為邏輯‘0’，并設(shè)置P3.7為邏輯‘1’即可將P3.7配置為數(shù)字輸入。(6)配置端口引腳的輸入方式(7)配置端口1的引腳為模擬輸入（AIN.[7:0]）端口1的引腳可以用作ADC1模擬多路開(kāi)關(guān)的模擬輸入。通過(guò)向P1MDIN寄存器中的對(duì)應(yīng)位寫(xiě)‘0’即可將端口引腳配置為模擬輸入。缺省情況下端口引腳為數(shù)字輸入方式。注意：

被配置為模擬輸入的