計算機組成原理(第六章1)

第六章總線系統(tǒng)

系統(tǒng)總線CPU控制總線數(shù)據(jù)總線地址總線系統(tǒng)軟件總線系統(tǒng)計算機系統(tǒng)的基本組成：

“系統(tǒng)硬件+系統(tǒng)軟件+總線系統(tǒng)”可見：總線系統(tǒng)在計算機組成 中的作用。寄存器組ALU

I/O

系統(tǒng)CU課程教學要求本章內(nèi)容：

6.1總線的概念和結(jié)構形態(tài)

6.2總線接口

6.3總線的仲裁

6.4總線的定時和數(shù)據(jù)傳送模式

6.5HOST總線和PCI總線

6.6InfiniBand標準本章小結(jié)6.1

總線的概念和結(jié)構形態(tài)

討論問題：1

總線的基本概念

2

總線的連接方式

3

總線結(jié)構對計算機系統(tǒng)性能的影響

4

總線的內(nèi)部結(jié)構

5

總線結(jié)構實例總線系統(tǒng)6.1.1總線的基本概念什么是總線：

計算機系統(tǒng)中連接各個部件的信息傳輸線，稱為“總線”?！到y(tǒng)各功能部件共享的傳輸介質(zhì)，是傳送數(shù)據(jù)或信息的公共通路?？偩€系統(tǒng)總線上信息的傳送方式：串行：并行：(逐位傳送)(并位傳送)單處理器系統(tǒng)中的總線，一般分為三類：

(1)內(nèi)部總線：CPU內(nèi)部（含運算器）各部件之間的總線。（又稱：片內(nèi)總線）

(2)系統(tǒng)總線：CPU同計算機系統(tǒng)的其它高速I/O部件，如存儲器、通道等互相連接的總線。

(3)I/O總線：中、低速I/O設備之間互相連接的總線?？偩€的分類：CPU

插板主存

插板I/O

插板1、總線（BUS）物理實現(xiàn)BUS主板計算機主板各類接口插槽2.總線（BUS）的特性(教材P185)

物理特性：尺寸、形狀、管腳數(shù)及排列順序等。

功能特性：描述總線中每一根線的功能

電氣特性：傳輸方向和有效的電平范圍。

時間特性:各信號的時序關系。總線系統(tǒng)地址數(shù)據(jù)控制模塊模塊系統(tǒng)總線標準系統(tǒng)標準界面ISA

(16位)EISA(32位)VESA(32位)PCI(64位)AGPRS-232USB3、總線的標準化什么是標準化？IndustrialStandardArchitecture

即：不同廠家生產(chǎn)的各功能部件在實現(xiàn)方法上各自不同，然而,通過標準接口可組合成一個系統(tǒng)，或者互換使用相同功能的部件。原因:它們都遵守相同的系統(tǒng)總線的要求，可以通過總線標準接口界面實現(xiàn)互連，這就是總線標準化的作用和意義?？偩€系統(tǒng)4、總線(BUS)的主要性能指標1)總線寬度2)總線帶寬*3)同步/異步4)信號線總數(shù)并行傳輸線的條數(shù)單位時間內(nèi)最大傳輸字節(jié)數(shù)（MB/s）同步定時總線、異步定時總線地址線、數(shù)據(jù)線和控制線的總和【例1】(1)已知某總線在一個總線周期中并行傳送4個字節(jié)的數(shù)據(jù)，假設一個總線周期等于一個總線時鐘周期，總線時鐘頻率為f=33MHz，則總線帶寬是多少?（教材P186）(2)如果一個總線周期中并行傳送64位數(shù)據(jù)，總線時鐘頻率升為f=66MHz，則總線帶寬是多少?

解：(1)設總線帶寬用Dr表示，總線時鐘周期用τ=1/f表示，一個總線周期傳送的數(shù)據(jù)量用D表示。則:

Dr=D×1/τ=D×f=4B×33M/s=132MB/s(2)64位=8B，Dr=D×f=8B×66M/s=528MB/s

6.1.2總線的連接方式

1.單總線結(jié)構

在單處理器的計算機中，若使用一條單一的系統(tǒng)總線把CPU、主存和I/O設備連接在一起，稱為：單總線結(jié)構。CAI演示?？偩€系統(tǒng)包括：單總線結(jié)構和多總線結(jié)構單總線結(jié)構框圖：單總線（系統(tǒng)總線）CPU

主存I/O接口

I/O

設備1

I/O

設備2I/O接口…

I/O

設備nI/O接口…單總線上進行的操作：

(1)取出指令：當CPU取一條指令時，首先把指令地址（PC值）與控制信息一起送至總線上，通過總線選定并訪問I-Cache，讀出的指令，并通過總線送到IR,完成“取指令”操作。

(2)存取數(shù)據(jù)：CPU按指令要求，通過總線與D-Cache進行數(shù)據(jù)交換。

總線系統(tǒng)(3)I/O操作：如果CPU給出的是外圍設備地址，被選中的I/O設備通過總線與CPU或其它I/O設備之間進行數(shù)據(jù)交換。（與訪問內(nèi)存單元類似）

(4)DMA操作:某些外圍設備還可以通過總線直接與主存進行數(shù)據(jù)的批量交換(DMA操作)。

(5)單總線結(jié)構易于系統(tǒng)擴展：只需在系統(tǒng)總線上掛接增添部件即可。

注意到：

在單總線結(jié)構的計算機中，總線是多種部件共享共用的唯一的信息傳送通路，這就要求掛接在總線上的各部件都應當高速運行并及時釋放總線，以便使各設備都能迅速獲得總線控制權。

——

以保證總線資源的得到充分使用。

顯然：這種總線結(jié)構不能適應計算機系統(tǒng)中包含各類不同速度資源對總線的高效使用要求。慢速設備如何接入？——

∴需要多層次總線技術的支持！單總線無法兼顧！（傳統(tǒng)總線的多總線結(jié)構改進）IBUSDBUS2.現(xiàn)代多總線結(jié)構（現(xiàn)代機器）

CPU、主存、I/O之間的互聯(lián)采用多總線結(jié)構。如圖所示。

（教材P188圖6.2）有何特點？PCI北橋南橋

CPU總線：在CPU和cache之間采用。

系統(tǒng)總線：主存總線，通過“北橋”與CPU總線相連。

高速總線：連接各類并行傳輸信息的高速設備。如：LAN（100Mb/s局域網(wǎng)）、視頻接口、圖形接口、SCSI接口（支持本地磁盤驅(qū)動器和其他外設）、Firewire接口（支持大容量并行I/O設備）等。

擴充總線：連接串行方式工作的中、低速I/O設備。擴充總線通過擴充接口(南橋)與高速PCI總線相連?，F(xiàn)代總線特點:“橋”實質(zhì)上是一種具有緩沖、轉(zhuǎn)換、控制功能的邏輯電路芯片，用于粘接、貫通不同的總線。多總線結(jié)構使得高速、中速、低速設備可以掛接在不同的總線上并可以并行工作，從而解決了不同速度資源對總線的傳輸速度要求，提高了系統(tǒng)總線的整體效率，而且處理器結(jié)構的變化不影響高速總線的工作性能。——

多層次總線的技術特色6.1.3

總線的內(nèi)部結(jié)構

早期總線的內(nèi)部結(jié)構如圖所示，CAI演示。

這種簡單的總線一般由50~100條線組成，這些線按其功能可分為三類：地址線、數(shù)據(jù)線和控制線。

(見后圖)總線系統(tǒng)ABUSDBUSCBUS簡單總線結(jié)構的不足之處在于：

（1）

CPU是總線上的唯一主控者，增加CPU

的工作負擔;

（2）總線信號是CPU引腳信號的延伸，即：總線結(jié)構與CPU外部結(jié)構緊密相關，因

而通用性較差?，F(xiàn)代流行的總線內(nèi)部結(jié)構如圖6.4(教材P189)。

CAI演示

在現(xiàn)代總線結(jié)構中，CPU和它片內(nèi)的Cache一起作為一個模塊與總線相連，系統(tǒng)中允許有多個這樣的處理器模塊。由總線控制器負責完成多個總線請求者之間的仲裁與協(xié)調(diào)?，F(xiàn)代總線特點：追求一種與系統(tǒng)結(jié)構、CPU組成、系統(tǒng)集成技術無關的開發(fā)標準，并能滿足包括單核或多核系統(tǒng)的主控者對環(huán)境的需求?，F(xiàn)代總線通常包括四部分：

1數(shù)據(jù)傳送總線：由地址線、數(shù)據(jù)線、控制線組成。

2仲裁總線：包括總線請求線和總線授權線。

3中斷和同步總線：用于處理帶優(yōu)先級的中斷操作，包括中斷請求線和中斷授權線。

4公用線：包括時鐘信號線、電源線、地線、系統(tǒng)復位線以及加電或斷電的時序信號線等。6.1.4總線結(jié)構實例（教材P189)

現(xiàn)代計算機通常采用分層的多總線結(jié)構。在這種結(jié)構中，根據(jù)設備模塊傳送信息的速度，分成不同層次的總線。以pentium計算機為例，主板的總線結(jié)構如圖，其按速度分成：CPU總線、PCI總線、ISA總線等。（見教材P190圖6.5）。CAI演示PCI設備PCI設備PCI設備北橋南橋

Pentium機總線的三層結(jié)構：

CPU總線→PCI總線→ISA總線：

64位數(shù)據(jù)線和32位地址線的高速同步總線32位(或64位)的較高速同步總線，數(shù)據(jù)/地址線是分時復用。中、低速I/O總線CPU總線特點：也稱CPU—存儲器總線。主存擴充容量是以內(nèi)存條形式插入主板有關插座來實現(xiàn)的。該總線接有L2級cache，CPU對主存和cache的存取操作管理，由主存/cache控制器芯片實現(xiàn)。

CPU是這條總線的主控者，但必要時可放棄總線控制權?？偩€系統(tǒng)——64位數(shù)據(jù)線和32位地址線的高速同步總線PCI總線：

PCI總線用于連接高速的I/O設備模塊。通過“橋”芯片: ①與更高速的CPU總線相連;

②與低速的ISA總線相接。

PCI總線采用集中式仲裁方式，配有專用的PCI總線仲裁器。主板上一般至少有3個PCI總線擴充槽?？偩€系統(tǒng)32位(或64位)的較高速同步總線，數(shù)據(jù)/地址線是分時復用。ISA總線：

Pentium機使用該總線與中、低速I/O設備連接。主板上一般留有3~4個ISA總線擴充槽，以便使用各種中、低速設備。（支持7個DMA通道和15級可屏蔽硬件中斷)總線系統(tǒng)

不同的總線通過“橋”芯片被“粘合”成一個整體。系統(tǒng)升級換代：只需更新處理器芯片，升級“橋”芯片即可，無需改變系統(tǒng)其它結(jié)構。

Pentium機總線系統(tǒng)中，使用一個核心邏輯芯片組（又稱PCI芯片組），它包括：“主存/Cache控制器芯片、北橋芯片和南橋芯片”等。顯然，該芯片組在系統(tǒng)中起著至關重要的控制與協(xié)調(diào)作用?？偩€系統(tǒng)6.2

總線接口

1

信息的傳送方式

2

接口的基本概念總線系統(tǒng)6.2.1信息的傳送方式

計算機通常使用二進制數(shù)碼，它們可用電位的高、低來表示，也可用脈沖的有、無來表示。計算機中傳輸信息常采用三種方式：

①串行傳送

②并行傳送

③分時傳送。出于速度和效率上的考慮，總線上傳送的信息通常采用并行傳送方式；而出于傳送距離、性價比及可靠性考慮，總線上的信息又可采用串行傳送方式?？偩€系統(tǒng)1.串行傳送串行方式傳送特點：

只有一條傳輸線，且通常采用(電流)脈沖傳送。即：以脈沖信號“有或無”形式傳送數(shù)據(jù)“1或0”，每拍（位時間）傳一位信息?？偩€系統(tǒng)∵

主機內(nèi)部流動的通常都是并行多位數(shù)據(jù)∴在串行傳送時，被傳送的數(shù)據(jù)需要先進行并/串變換，這稱為拆卸；而在接收部件中又需要進行串/并變換，這稱為裝配，才完成一個多位并行數(shù)據(jù)的傳送。便于遠距離傳送串行傳送的優(yōu)點：串行、逐位地采用電流脈沖信號傳送，這對于長距離傳輸顯得特別重要。并且只需要一條傳輸線，可靠性高，成本低廉。串-并變換傳送方法：并行數(shù)據(jù)并行數(shù)據(jù)0000010100000101

00000101Ti為傳送位周期

顯然，串行傳送方式的特點和優(yōu)勢，在于遠距離、可靠性，不在信息傳送的速度和效率上。

當需要高速、高效傳送信息時，總線上通常采用并行傳送方式。2.并行傳送(多位并行傳送)并行方式傳送特點：

每位數(shù)據(jù)都占用一條單獨傳輸線，多位二進制數(shù)碼可以在同一時刻同時傳送?？偩€系統(tǒng)

并行傳送一般采用電位傳送。由于所有位數(shù)位被同時傳送，所以其信息的傳送速率比串行傳送快得多。

串、并行傳送的小結(jié)：

CAI演示。

（參見教材P191）010110001011003.分時傳送分時傳送有兩種概念:一、總線復用方式

在不同的時間間隔中，同一總線上可以分別完成地址傳送和數(shù)據(jù)傳送的任務。（復用）二、部件分時使用方式

當多部件共享總線時，各部件根據(jù)控制命令，分時使用總線來完成自己的數(shù)據(jù)傳送任務。（分時）總線系統(tǒng)6.2.2總線接口(Interface)的基本概念

接口：又稱I/O適配器，具體指CPU與主存、外圍設備之間通過總線進行相互連接的標準邏輯部件。CPU接口外部設備演示InterfaceABDBCBBUS

接口部件在所連接的兩個部件之間起著“緩沖、轉(zhuǎn)換器”的作用，以便實現(xiàn)彼此之間的信息交互。為了使各類外圍設備能接入系統(tǒng)，并與CPU正確地交互工作，CPU必須通過各設備的接口，來協(xié)調(diào)與不同設備之間信息的傳送與控制。

——設備接口的作用

連接CPU連接外設……1n……接口部件充當?shù)碾p重角色：

1.外設控制接口能接受CPU發(fā)來的控制信息，并控制外圍設備的動作，如啟動、關閉設備等。

啟動/關閉常用接口通常具有如下典型功能:CPU接口外部設備CBDBAB2.數(shù)據(jù)緩沖接口在外圍設備與主機、或與其它外部設備之間用作為一個緩沖器，以補償或調(diào)整各種設備之間在速度上的差異。3.

狀態(tài)反饋接口負責監(jiān)視并保存外圍設備的工作狀態(tài)信息。例如:數(shù)據(jù)“準備就緒”、“設備忙”、“數(shù)據(jù)錯誤”等，供CPU查詢及分析之用。

4.數(shù)據(jù)轉(zhuǎn)換接口可以根據(jù)需要完成各類數(shù)據(jù)轉(zhuǎn)換，如：并/串轉(zhuǎn)換、串/并轉(zhuǎn)換等，以保證數(shù)據(jù)能在外圍設備和CPU之間正確地進行傳送。

5.信息整理接口可以完成一些特別的功能，如：在需要時可以修改字計數(shù)器或當前內(nèi)存地址寄存器等。

6.程序中斷當外圍設備向CPU請求某種操作時，準備就緒后，接口負責向CPU發(fā)出“中斷請求信號”?？偩€系統(tǒng)∴一個適配器通常包含兩個接口單元:1、與系統(tǒng)總線的接口：并行數(shù)據(jù)接口2、與外設的接口：并行或串行數(shù)據(jù)接口

②串行傳送：通常用波特率或比特率來表示。波特率：每秒鐘傳送的數(shù)據(jù)位數(shù)，稱為波特率。比特率：每秒鐘傳送的有效數(shù)據(jù)位數(shù)，稱為比特率。數(shù)據(jù)傳送速率的常用性能表示：①

并行傳送：MB/s（帶寬）【例】

利用串行方式傳送字符，假設數(shù)據(jù)傳送速率是120個字符/秒，每一個字符格式規(guī)定包含10個數(shù)據(jù)位bit(起始位、停止位、8個數(shù)據(jù)位)，問傳送的波特率是多少?每個數(shù)據(jù)位占用的時間是多少?比特率又是多少？

（教材P193)【解】:(1)波特率：10位×120/秒=1200

（位/秒）

(2)每個數(shù)據(jù)位占用的時間Td是波特率的倒數(shù)：

Td=1/1200=0.833×10-3s=0.833ms(3)比特率：8位×120/秒=960

（位/秒）

6.3

總線的仲裁總線系統(tǒng)

連接到總線上的功能模塊都有主動和被動兩種形態(tài)。當有多個設備同時申請競爭總線主方控制權時，必須具有總線仲裁部件，以某種方式選擇其中一個設備作為總線的下一次主方設備，稱為：總線仲裁。總線系統(tǒng)【什么叫總線仲裁】：→確定主方設備I/O接口0…BR(總線請求)I/O接口1I/O接口n主設備(模塊):接管總線控制權，并選擇從設備

從設備(模塊)響應從主設備發(fā)來的總線命令，完成規(guī)定的操作?？偩€控制部件I/O接口0…BRI/O接口1I/O接口n依據(jù)仲裁策略進行仲裁BG(授權主設備)

對多個主設備提出的總線請求，一般采用優(yōu)先級策略或公平策略進行仲裁。按照總線仲裁電路的不同位置設置，仲裁方式可分為兩類形式：【如何仲裁】：→仲裁策略與方式

總線仲裁控制分布式集中式*鏈式查詢計數(shù)器定時查詢獨立請求方式特點：每個功能模塊都至少有兩條線通過自己的接口連到總線控制部件的中央仲裁器上：

①總線請求信號線BR——送往仲裁器；

②

總線授權信號線BG——仲裁器送出的授權。1.集中式仲裁（教材P195圖6.10)總線系統(tǒng)總線控制部件I/O接口0…BR請求線I/O接口1I/O接口n…BG授權線“總線授權”常用如下三種方法：

①

鏈式查詢方式②計數(shù)器定時查詢方式③獨立請求方式各實現(xiàn)方法的特點不同。（教材P195圖6.10)(1)鏈式查詢方式基本思想：

各設備通過單一的共享請求線，向中央仲裁器發(fā)出總線請求“BR”。在總線不忙（BS=0

）的情況下，仲裁器向外發(fā)出總線授權信號“BG”。

BG信號串行地依次查詢各I/O接口，一旦查到發(fā)出總線請求的接口，即給該I/O接口以總線控制權（同時，置:BS=1）,BG信號不再繼續(xù)查詢?？偩€系統(tǒng)見查詢、授權過程示意圖鏈式查詢仲裁過程:總線仲裁器I/O接口0…BSBRI/O接口n…BG數(shù)據(jù)線地址線BS

－總線忙BR－總線請求BG－總線授權被總線授權I/O接口101鏈式查詢方式的優(yōu)點:

只用很少幾根線,就能實現(xiàn)按一定優(yōu)先次序?qū)崿F(xiàn)多個設備的總線仲裁，并且很容易擴充設備。顯然，這種方式中，優(yōu)先權限與設備的物理位置有關，離中央仲裁器越近的設備優(yōu)先級就越高。有何缺點？問題與缺點:

1.需要逐個設備去查詢請求，故：授權速度較慢。

2.對查詢鏈電路(單線)的故障很敏感。一旦由于某種原因造成“斷鏈”，那么，斷點以后的設備都將無法獲得總線授權。（如圖）鏈式查詢方式問題?總線仲裁器鏈式查詢方式

3.查詢鏈的優(yōu)先級是物理固定的，無法調(diào)整。如果優(yōu)先級高的設備頻繁的出現(xiàn)請求時，優(yōu)先級較低的設備就可能長期無法使用總線。權利的過度不均等！問題?總線仲裁器(2)計數(shù)器定時查詢方式基本思想：

總線上的任一設備要求使用總線時，仍然通過共享的BR線向中央仲裁器發(fā)出總線請求。區(qū)別：仲裁器接到請求信號以后，在總線不忙（BS=0

）的情況下，啟動仲裁地址計數(shù)器開始計數(shù)，并把計數(shù)值作為授權碼，通過一組地址線發(fā)向各設備。

每個設備接口都有一個設備地址比較電路，當?shù)刂肪€上的計數(shù)值與請求總線的設備地址相一致時，該設備立即占用總線（置BS=1），從而獲得總線使用權，同時立即停止計數(shù)器的計數(shù)。原理示意圖[計數(shù)器定時查詢方式原理]：

當“BR”被受理，則仲裁器啟動計數(shù)器開始計數(shù)，并作為設備地址號發(fā)送出來，一旦比對查到發(fā)出“BR”信號的設備，計數(shù)器立即停止計數(shù)，并授權該設備使用總線。設備地址比對查詢仲裁器比對匹配獲得總線授權啟動計數(shù)器思考：帶來哪些變化？1計數(shù)器查詢方式的特點分析：

1.若每次接受到總線請求BR后，計數(shù)器都從“0”開始計數(shù)，則：各設備的優(yōu)先次序與鏈式查詢法相同，即：優(yōu)先級的順序是固定的。

2.若每次計數(shù)器啟動都從上次的中止點開始計數(shù)，則：每個設備使用總線的優(yōu)先權均等。仲裁器計數(shù)器

當然，這種靈活性是以增加授權查詢線數(shù)作為代價（如：增加為3根線，可管理23=8個設備；增加為4根線，則可管理24=16個設備等）。

3.可用程序來設置計數(shù)器的初值，因而可以方便地改變優(yōu)先授權順序。仲裁器(3)獨立請求方式（現(xiàn)代機器常用方式）基本思想：

共享總線上的每一個設備，都有一對獨立的總線請求線BRi和總線授權線BGi，連到仲裁器上?！嗳魏我粋€設備都可獨立地向仲裁器發(fā)出自己的總線請求BRi，仲裁器亦可對其單獨直接授權BGi。中央仲裁器中有專門的排隊和屏蔽電路，可根據(jù)需要，決定首先響應哪個設備的請求，并可立即給該設備以授權信號BGi?？偩€系統(tǒng)原理示意圖

每個設備都可以獨立地向仲裁器發(fā)出自己的請求信號BRi，并獨立地接受總線授權BGi

。仲裁器設備n被總線授權排隊電路獨立的請求BRi獨立的授權BGi獨立請求方式的特點：

1.響應時間快，確定優(yōu)先響應的設備所花費的時間少，無需逐個設備地查詢。

2.優(yōu)先順序既可以預先固定，也可以通過程序來方便地改變，因此可靈活地確定設備優(yōu)先順序；

3.可以用屏蔽(禁止)請求的辦法，封鎖來自某些無效設備的請求。（對設備的總線請求進行干預和管理）

4.這種方式需增加的線數(shù)較多（N個設備，需要2N根線），仲裁器的結(jié)構相應也要復雜一些。集中式總線仲裁方式演示2分布式仲裁主要特點：

取消中央仲裁器，每個潛在的主方功能模塊都有自己的仲裁號和仲裁單元電路。總線系統(tǒng)實現(xiàn)方法：

各設備可以自行競爭總線主方，當前占用總線的主模塊，必須把自己的仲裁號保留（公示）在仲裁總線上。

當其它模塊有總線請求時，各自的仲裁電路把仲裁總線上公示的號與自己的號進行比較。如果自己的號小，則總線請求暫不予響應，并撤消自己的仲裁號比較，等下個總線周期再競爭。最后獲勝者的仲裁號保留在仲裁總線上。注意到：雖然分布式仲裁取消了中央仲裁器，但仍然是以“優(yōu)先級仲裁策略”為基本仲裁原則。分布式仲裁器的邏輯結(jié)構圖見教材P196圖6.11（自閱）6.4

總線的定時與數(shù)據(jù)傳送模式

1、總線定時總線定時：總線上各事件出現(xiàn)的時序關系?？偩€上傳送一次信息的完整過程:請求總線總線仲裁尋址從方信息傳送狀態(tài)返回總線傳送過程獲得總線授權∴總線傳輸周期：主模塊申請，總線仲裁決定是否授權申請分配階段尋址階段傳數(shù)階段結(jié)束階段主模塊發(fā)出地址和命令，選定從模塊主模塊與從模塊交換數(shù)據(jù)主模塊撤消有關信息，釋放總線。

為了同步主方/從方的操作，雙方必須制訂定時協(xié)議。

定時：事件出現(xiàn)在總線上的時序關系?！喽〞r控制的目的：解決通信雙方的協(xié)調(diào)與配合問題。定時方式：

同步定時；異步定時(1)同步定時

在同步定時協(xié)議中，由總線時鐘信號來確定各事件出現(xiàn)在總線上的時刻。由于采用了公共時鐘，每個功能模塊什么時候發(fā)送或接收信息都由統(tǒng)一時鐘規(guī)定，因此，同步定時具有較高的傳輸頻率。同步定時適用于總線長度較短、各功能模塊存取時間比較接近的情況。總線系統(tǒng)（同步總線操作時序，見教材P197）（同步總線操作時序）

讀命令【同步定時數(shù)據(jù)輸入】:T1總線傳輸周期T2T3T4

時鐘

地址

數(shù)據(jù)總線時鐘

數(shù)據(jù)T1總線傳輸周期T2T3T4

時鐘

地址

寫命令【同步定時數(shù)據(jù)輸出】:可見：在同步定時方式中，每個總線傳送周期，主、從功能模塊什么時候執(zhí)行什么操作，都由統(tǒng)一的總線時鐘嚴格控制，因此，同步定時具有較高的傳輸速率。

當然，這種定時方式主要適合于各功能模塊存取時間比較接近的情況。(2)異步定時

在異步定時協(xié)議中，后一事件出現(xiàn)在總線上的時刻，取決于前一事件的出現(xiàn)，即建立在應答式或互鎖機制基礎上。在這種系統(tǒng)中，不需要統(tǒng)一的公共時鐘信號，總線周期的長度是可變、不固定的?？偩€系統(tǒng)（教材P198例3）本次交換結(jié)束①不互鎖②半互鎖③全互鎖主設備從設備請求回答異步通信三種模式:異步定時的優(yōu)點:

總線傳輸周期長度可變，不把響應時間強加到功能模塊上，因而允許快速和慢速的功能模塊在同一總線上實現(xiàn)相互通信。當然，這需要增加總線控制的復雜性和成本。

讀數(shù)據(jù)的同步時序和異步時序演示。6.4.2總線數(shù)據(jù)傳送模式

當代的總線標準大都能支持以下四類模式的數(shù)據(jù)傳送：(教材P199)1、讀、寫操作

讀操作：由從方→主方的數(shù)據(jù)傳送；

寫操作：由主方→從方的數(shù)據(jù)傳送。一般過程為：主方先用一個總線時鐘周期發(fā)出命令和從方地址，待從方準備就緒后(一定的延時)，開始數(shù)據(jù)傳送總線周期。

∴

為了提高總線利用率，減少延時損失，主方完成尋址總線周期后，可讓出總線控制權，以使其它主方完成更緊迫的操作。然后再重新競爭總線，完成數(shù)據(jù)傳送總線周期。

注意到：總線定時控制的共同點：以一個總線傳輸周期為例（如：輸入數(shù)據(jù)）

①主模塊發(fā)地址、命令

②從模塊準備數(shù)據(jù)

③從模塊向主模塊收發(fā)數(shù)據(jù)（總線空閑）占用總線不占用總線占用總線1.各模塊都有權申請占用總線“半同步定時”或“分離式定時”特點：——充分提高總線的有效占用。2.采用同步方式通信，不等對方回答3.各模塊準備數(shù)據(jù)時，不占用總線4.總線被占用時，無空閑

2、塊傳送操作只需給出塊的起始地址，然后按固定塊長度、依次連續(xù)地讀出或?qū)懭胝麎K數(shù)據(jù)。CPU(主方)與存儲器(從方)之間的塊傳送，常稱為猝發(fā)式傳送。PCI總線支持此類傳送塊長一般固定為數(shù)據(jù)線寬度(存儲器字長)的整數(shù)倍，如4倍等。3、先寫后讀、先讀后寫操作這兩種操作都由主方掌管總線，直到整個操作完成。對同一地址單元，進行先寫后讀操作，用于校驗目的；或進行先讀后寫操作，用于多道程序系統(tǒng)中對共享存儲資源的保護。

4、廣播、廣集操作當總線允許一個主方對多個從方進行寫操作，這種操作稱為廣播。

一個主方同時對多個從方進行讀操作稱為廣集。例如：將選定的多個從方數(shù)據(jù)在總線上完成AND或

OR等邏輯操作，再送到主方，用以檢測多個信號源或中斷源——廣集操作。總線系統(tǒng)6.5

HOST總線和PCI總線

6.5.1

現(xiàn)代多總線結(jié)構6.5.2

PCI總線信號（自閱）6.5.3

總線周期類型（自閱）6.5.4

PCI總線周期操作（自閱）6.5.5

PCI總線仲裁（自閱）總線系統(tǒng)6.5.1現(xiàn)代多總線結(jié)構

可見：現(xiàn)代主流多總線架構為：

HOST總線（“宿主”總線）—PCI總線

—LAGACY(ISA,EISA,MCA等中、低速總線）總線系統(tǒng)典型的多總線結(jié)構框圖演示。HOST總線該總線有CPU總線、系統(tǒng)總線、主存總線等多種名稱，各自反映總線功能的一個方面。HOST總線不僅連接主存，還可以連接多個CPU。總線系統(tǒng)PCI總線用于連接各種高速的PCI設備。PCI既是一個與處理器無關的高速外圍總線，又是至關重要的層間總線。它采用同步時序協(xié)議和集中式仲裁策略，并具有自動配置能力?？偩€系統(tǒng)LAGACY總線

是速度性能較低的傳統(tǒng)總線，可以充分利用市場上豐富的適配器卡，支持中、低速I/O設備?？偩€系統(tǒng)本章小結(jié)

PCI總線的基本傳輸機制是猝發(fā)式傳送，利用橋可以實現(xiàn)總線間的猝發(fā)式傳送。寫操作時，橋把上層總線的寫周期內(nèi)容先緩存起來，以后的時間再在下層總線上生成寫周期，即延遲寫。讀操作時，橋可早于上層總線，直接在下層總線上進行預先讀。無論延遲寫和預先讀，橋的作用可使所有的存取都按CPU的需要出現(xiàn)在總線上。由上可見，以橋連接實現(xiàn)的PCI總線結(jié)構具有很好的擴充性和兼容性，允許多條總線并行工作。它與處理器無關，不論HOST總線上是單CPU還是多CPU，也不論CPU是什么型號，只要有相應的HOST橋芯片(組)，就可與PCI總線相連?？偩€系統(tǒng)6.5.2PCI總線信號

(自閱）

表6.1-1列出了PCI標準2.0版的必備類信號名稱及其功能描述?？偩€周期類型由C/BE#線上的總線命令給出?？偩€周期長度由周期類型和FRAME#(幀)、IRDY#(主就緒)、IRDY#(目標就緒)、STOP#(停止)等信號控制。一個總線周期由一個地址期和一個或多個數(shù)據(jù)期組成。

表6.1-2列出了可選類信號。電源線和地線未列入表中?？偩€系統(tǒng)6.5.3

總線周期類型(自閱）PCI總線周期由當前被授權的主設備發(fā)起。PCI支持任何主設備和從設備之間點到點的對等訪問，也支持某些主設備的廣播讀寫。

PCI總線周期類型由主設備在C/BE［3—0］線上送出的4位總線命令代碼指明，被目標設備譯碼確認，然后主從雙方協(xié)調(diào)配合完成指定的總線周期操作。4位代碼組合可指定16種總線命令，但實際給出12種。

PCI總線命令格式如表6.2所示存儲器讀/寫總線周期以猝發(fā)式傳送為基本機制，一次猝發(fā)式傳送總線周期通常由一個地址期和一個或幾個數(shù)據(jù)周期組成。存儲器讀/寫周期的解釋，取決于PCI總線上的存儲器控制器是否支持存儲器/cache之間的PCI傳輸協(xié)議。如果支持，則存儲器讀/寫一般是通過cache來進行；否則，是以數(shù)據(jù)塊非緩存方式來傳輸?？偩€系統(tǒng)存儲器寫和使無效周期與存儲器寫周期的區(qū)別在于，前者不僅保證一個完整的cache行被寫入，而且在總線上廣播“無效”信息，命令其他cache中的同一行地址變?yōu)闊o效。關于存儲器讀的三個總線周期的說明示于表6.3中。特殊周期用于主設備將其信息(如狀態(tài)信息)廣播到多個目標方。配置讀/寫周期是PCI具有自動配置能力的體現(xiàn)。PCI有三個相互獨立的物理地址空間，即存儲器、I/O、配置空間。雙地址周期用于主方指示它正在使用64位地址?？偩€系統(tǒng)6.5.4總線周期操作(自閱）

下面以數(shù)據(jù)傳送類的總線周期為代表，說明PCI總線周期的操作過程。一個讀操作總線周期時序示例（CAI演示）

圖中的環(huán)形箭頭符號表示某信號線由一個設備驅(qū)動轉(zhuǎn)換成另一設備驅(qū)動的過渡期，避免兩個設備同時驅(qū)動一條信號線的沖突。我們看到，PCI總線周期的操作過程有如下特點：

(1)采用同步時序協(xié)議?？偩€上所有事件，即信號電平轉(zhuǎn)換出現(xiàn)在時鐘信號的下跳沿時刻，而對信號的采樣出現(xiàn)在時鐘信號的上跳沿時刻。

(2)總線周期由被授權的主方啟動，以幀F(xiàn)RAME#信號變?yōu)橛行碇甘疽粋€總線周期的開始。

(3)一個總線周期由一個地址期和一個或多個數(shù)據(jù)期組成。在地址期內(nèi)除給出目標地址外，還在C/BE#線上給出總線命令以指明總線周期類型?？偩€系統(tǒng)

(4)地址期為一個總線時鐘周期，一個數(shù)據(jù)期在沒有等待狀態(tài)下也是一個時鐘周期。一次數(shù)據(jù)傳送是在掛鉤信號IRDY#和TRDY#都有效情況下完成，任一信號無效(在時鐘上跳沿被對方采樣到)，都將加入等待狀態(tài)。

(5)總線周期長度由主方確定。在總線周期期間FRAME#持續(xù)有效，但在最后一個數(shù)據(jù)期開始前撤除。由此可見，PCI的數(shù)據(jù)傳送以猝發(fā)式傳送為基本機制，且PCI具有無限制的猝發(fā)能力，猝發(fā)長度由主方確定，沒有對猝發(fā)長度加以固定限制。

(6)主方啟動一個總線周期時要求目標方確認。即在FRAME#變?yōu)橛行Ш湍繕说刂匪蜕螦D線后，目標方在延遲一個時鐘周期后必須以DEVSEL#信號有效予以響應。否則，主設備中止總線周期。(7)主方結(jié)束一個總線周期時不要求目標方確認。目標方采樣到FRAME#信號已變?yōu)闊o效時，即知道下一數(shù)據(jù)傳送是最后一個數(shù)據(jù)期?？偩€系統(tǒng)6.5.5總線仲裁(自閱）PCI總線采用集中式仲裁方式，每個PCI主設備都有獨立的REQ#(總線請求)和GNT#(總線授權)兩條信號線與中央仲裁器相連。由中央仲裁器根據(jù)一定的算法對各主設備的申請進行仲裁，決定把總線使用權授予誰。但PCI標準并沒有規(guī)定仲裁算法。中央仲裁器不僅采樣每個設備的REQ#信號線，而且采樣公共的FRAME#和IRDY#信號線。因此，仲裁器清楚當前總線的使用狀態(tài)：是處于空閑狀態(tài)還是一個有效的總線周期。

PCI總線支持隱藏式仲裁。即在主設備A正在占用總線期間，中央仲裁器根