邏輯代數(shù)基礎

第13章數(shù)字集成電路第一頁，共八十四頁。

13.2邏輯代數(shù)基礎

邏輯代數(shù)又稱布爾代數(shù)，是分析與設計邏輯電路的工具。邏輯代數(shù)表示的是邏輯關系，它的變量取值只有1和0，表示兩個相反的邏輯關系。上頁下頁

基本運算有：乘（與）運算、加（或）運算、求反（非）運算。返回第二頁，共八十四頁。1.基本運算規(guī)則

A?A=0,A?A=A,A=A上頁下頁A+0=A,A+1=1,A?0=0A?1=A,A+A=1,A+A=A返回第三頁，共八十四頁。2.邏輯代數(shù)的基本定律交換律：A+B=B+A,A?B=B?A結合律：A+(B+C)=(A+B)+CA?(B?C)=(A?B)?C上頁下頁

A?B=A+B，A+B=A?B吸收定律：A+AB=A+B,A+AB=A反演定理：翻頁分配律：A(B+C)=A?B+A?CA+B?C=(A+B)?(A+C)返回第四頁，共八十四頁。上頁下頁[例題4.1.1]證明AB+AC+BC=AB+AC解：AB+AC+BC=AB+AC+(A+A)BC

=AB+AC+ABC+ABC=AB+ABC+AC+ABC=AB(1+C)+A(C+BC)=AB+AC本節(jié)結束返回第五頁，共八十四頁。13.3基本邏輯運算與基本邏輯門第六頁，共八十四頁。上頁下頁13.3

邏輯函數(shù)及其表示方法返回翻頁列出輸入、輸出變量的所有邏輯狀態(tài)

邏輯狀態(tài)表：邏輯式：邏輯圖：卡諾圖：輸入輸出ABCF

0000

0010010001111000101111011110第七頁，共八十四頁。上頁下頁返回翻頁用基本運算符號列出輸入、輸出變量間的邏輯代數(shù)式

邏輯狀態(tài)表：邏輯式：邏輯圖：卡諾圖：F=ABC+ABC+ABC

第八頁，共八十四頁。上頁下頁返回翻頁用邏輯符號表示輸入、輸出變量間的邏輯關系

邏輯狀態(tài)表：邏輯式：邏輯圖：卡諾圖：ABCABCABCF111&&&&＞1第九頁，共八十四頁。上頁下頁返回翻頁與變量的最小項對應的按一定規(guī)則排列的方格圖

邏輯狀態(tài)表：邏輯式：邏輯圖：卡諾圖：ABC0101111000

1001011

0第十頁，共八十四頁。上頁下頁返回翻頁

設一個三輸入變量的偶數(shù)判別電路，輸入變量為A，B，C，輸出變量為F。當輸入變量中有偶數(shù)個1時，F(xiàn)=1；有奇數(shù)個1時，F(xiàn)=0。試用不同的邏輯函數(shù)表示法來表示。[例4.2.1]輸入輸出ABCF

0001

0010010001111000101111011110

三個輸入變量的最小項有23=8個，即有8個組合狀態(tài)，將這8個組合狀態(tài)的輸入，輸出變量都列出來，就構成了邏輯狀態(tài)表，如表所示。解：(1

)邏輯狀態(tài)表第十一頁，共八十四頁。上頁下頁返回

把邏輯狀態(tài)表中的輸入，輸出變量寫成與—或形式的邏輯表達式，將F=1的各狀態(tài)表示成全部輸入變量的與函數(shù)，并將總輸出表示成這些與項的或函數(shù)，即邏輯表達式：F=ABC+ABC+ABC+ABC翻頁輸入輸出ABCF

0001

0010010001111000101111111110(2)

邏輯表達式第十二頁，共八十四頁。上頁下頁返回

若將邏輯表達式中的邏輯運算關系用相應的圖形符號和連線表示，則構成邏輯圖。ABCABCABCF111&&&&＞1若將邏輯狀態(tài)表按一定規(guī)則行列式化則構成圖下圖所示。ABC0101111000

1001011

0(卡諾圖內(nèi)容見節(jié)）翻頁(3)

邏輯圖(4)卡諾圖第十三頁，共八十四頁。

邏輯函數(shù)的化簡通常有以下兩種方法：1.應用運算法則化簡*2.應用卡諾圖化簡13.4邏輯函數(shù)的化簡上頁下頁返回翻頁第十四頁，共八十四頁。1.應用運算法則化簡化簡邏輯式子應用較多的公式：

A+1=1,AA=0

A+A=1,A+A=A

AA=A,A=AAB=A+BA+B=ABA+AB=A上頁下頁返回翻頁第十五頁，共八十四頁。解：Y=AB(1+C+D+E)=AB=(AB+A)+B=A+B利用A+1=1運算法則！解：Y=AB+AB=AB+A+B利用AB=A+B

運算法則！利用A+AB=A

運算法則！上頁下頁返回翻頁化簡Y=AB+ABC+AB(D+E)[例題4.2.1]化簡Y=ABAB[例題4.2.2]第十六頁，共八十四頁。*2.卡諾圖的表示及其化簡任何一個邏輯函數(shù)都可以表示為若干最小項之和的形式二到五變量最小項的卡諾圖AB

m0

1010

ABAB

m0

AB

m3

AB

m2

AB

m1

ABC0101111000m0m1m4m5m2m6m3m7二變量卡諾圖三變量卡諾圖m0m1m2m4m5m6m8m9m10m11m14m7m3m12m13m14ABCD0001111000011110四變量卡諾圖m2m24CDEABm0m1m3m6m7m5m4m8m9m11m10m2m14m15m13m12m25m26m27m30m31m29m28m16m24m17m19m18m22m23m21m20五變量卡諾圖上頁下頁

卡諾圖的表示：返回翻頁第十七頁，共八十四頁。化簡步驟：●

將函數(shù)化為最小項之和的形式●畫出表示該邏輯函數(shù)的卡諾圖●找出可以合并的最小項●

選取化簡后的乘積項選取原則是：●這些乘積項應包含函數(shù)式中所有的最小項●所用的乘積項數(shù)目最少●

每個乘積項包含的因子最少上頁下頁返回翻頁

卡諾圖化簡第十八頁，共八十四頁。解：●畫出函數(shù)Y的卡諾圖BCA0001111001對應

AC

項：

因為AC=A（B+B）C=ABC+ABC所填入項應是

ABCABC即m4m6

為111對應AC

項：m1m3

為111對應BC

項：m2m6

為11對應BC

項：m1m5

為100●找出合并最小項1●選取化簡乘積項ACBCAB●Y=AC+BC+AB注意：找出合并最小項的方案會有多種上頁返回下頁本節(jié)結束

用卡諾圖化簡法將下式化簡為最簡與—

或函數(shù)式Y=AC+AC+BC+BC

[例題4.2.3]第十九頁，共八十四頁。“與”門ABF＆F=AB“與非”門FAB＆F=AB“或非”門ABF≥1F=A+B“或”門AB≥1FF=A+B“非”門1FAF=A名稱圖形符號邏輯表達式功能說明輸入全1，輸出為1輸入有0，輸出為0輸入有1，輸出為1輸入全0，輸出為0輸入為1，輸出為0輸入為0，輸出為1輸入全1，輸出為0輸入有0，輸出為1輸入有1，輸出為0輸入全0，輸出為1復習基本門電路上頁下頁返回翻頁第二十頁，共八十四頁。13.5組合邏輯電路的分析與設計上頁下頁返回第二十一頁，共八十四頁。

組合邏輯電路的特點：輸出狀態(tài)只與當前的輸入狀態(tài)有關，與原輸出狀態(tài)無關?；蛘哒f，當輸入變量取任意一組確定的值以后，輸出變量的狀態(tài)就唯一地被確定。上頁下頁返回翻頁

把門電路按一定的規(guī)律加以組合，可以構成具有各種功能的邏輯電路，稱為組合邏輯電路。概述第二十二頁，共八十四頁。一.組合邏輯電路的分析

步驟：

1.根據(jù)已知邏輯電路圖寫出邏輯式2.對邏輯式進行化簡3.根據(jù)最簡邏輯式列出邏輯狀態(tài)表4.根據(jù)邏輯狀態(tài)表分析邏輯功能上頁下頁返回翻頁第二十三頁，共八十四頁。分析圖示邏輯電路的功能AB＆＆＆＆FAAB

AABBABBAB

解：1.邏輯式

F=AABBAB

F=AAB+BAB

=A（A+B）+B（A+B）=AB+BA狀態(tài)表：ABF00001101110符號：ABF=13.邏輯功能：異或關系上頁下頁AB返回翻頁利用AB=A+B

運算法則！利用A.A=0

運算法則！2.化簡：F=AB+AB=AB[例題1]第二十四頁，共八十四頁。1+UCCKATYRAB11＆＆＆+5V1001兩地控制一燈電路Y=1時：燈亮Y=0時：燈滅邏輯關系：

開關輸出燈

ABY

000

滅

011

亮

101

亮

110

滅上頁下頁返回翻頁011001第二十五頁，共八十四頁。二.組合邏輯電路的設計步驟：1.根據(jù)邏輯要求列出邏輯狀態(tài)表2.根據(jù)狀態(tài)表寫出邏輯式3.對邏輯式進行化簡4.根據(jù)最簡邏輯式畫出邏輯電路圖上頁下頁返回翻頁第二十六頁，共八十四頁。

設計一邏輯電路供三人（ABC）表決使用。每人有一電鍵，如果他贊成，就按電鍵，表示1;如果不贊成，不按電鍵，表示0。表決結果用指示燈來表示，如果多數(shù)贊成，則指示燈亮

F=1，反之則不亮F=0

。解：1.列出邏輯狀態(tài)表ABCF0000010100111001011101112.寫出邏輯式對應F

為1的項有4種輸入組合F=ABC+ABC+ABC+ABC上頁下頁返回翻頁00010111[例題2]第二十七頁，共八十四頁。3.化簡：F4.畫出邏輯電路圖上頁下頁返回翻頁

=ABC+ABC+ABC+ABCF=AB+BC+AC=ABC+ABC+ABC+ABC+ABC+ABC=BC（A+A）+AC（B+B）+AB（C+C）＆＆＆≥1ABCF第二十八頁，共八十四頁。13.4.2

加法器一.半加器：只求本位相加，不計低位進位半加器邏輯狀態(tài)表(A.B:兩個相加位；

S：半加和C：進位數(shù)；）2.邏輯關系式：S=AB+AB=ABC=AB=AB上頁下頁返回翻頁ABSC0000011010101101第二十九頁，共八十四頁?！芭c非”門實現(xiàn)3.邏輯圖“異或”門實現(xiàn)半加器符號ABSC∑C0上頁下頁ABSC=1&ABS＆＆＆1＆C返回翻頁S=AB+AB=ABC=AB=AB第三十頁，共八十四頁。二.全加器：本位相加，并計低位進位全加器的邏輯狀態(tài)表：上頁下頁返回翻頁（An，Bn：兩個相加位；Cn

－1

：低位來的進位數(shù)；Sn：全加和Cn：進位數(shù)；）

An

Bn

Cn-1

Sn

Cn0000000110010100110110010101011100111111第三十一頁，共八十四頁。上頁下頁返回翻頁AnBnCn-1Sn=AnBnCn-1++AnBnCn-1AnBnCn-1AnBnCn-1AnBnCn-1AnBnCn-1+++Cn=AnBnCn-1+2.邏輯式An

Bn

Cn-1

Sn

Cn0

0

000001

1

0

010

1

0

011

0

1

1

0

0

1

0

1

0

1

0

11

1

0

0

11

1

1

1

1第三十二頁，共八十四頁。AnBnCn-1AnBnCn-1++AnBnCn-1+AnBnCn-1Sn==AnBnCn-1（+AnBn）+Cn-1（AnBn+AnBn）=SCn-1+SCn-1AnBnAnBn+S=則：S=AnBn+AnBn令：，證明：AnBn+AnBnS=（=An+Bn）（An+Bn）3.化簡AnBnAnBn=+=AnAn+AnBnAnBnBnBn+AnBn=AnBn+上頁下頁返回翻頁=SCn-1第三十三頁，共八十四頁。AnBnCn-1AnBnCn-1AnBnCn-1AnBnCn-1+++Cn==Cn-1（AnBn+AnBn）+AnBn（Cn-1+Cn-1）=Cn-1（AnBn+AnBn）+AnBnCn-1=S+AnBn=SCn-1+SCn-1=SCn-1SnS=AnBn+AnBnCn-1=S+AnBnCn上頁下頁返回翻頁第三十四頁，共八十四頁。4.全加器邏輯圖AnBnCn-1SnCn∑∑≥1C0C01111010設：An=1，Bn=1

Cn-1=1

則：Sn=1

Cn=11AnBnCn-1SnCn∑CIC03.全加器符號上頁下頁返回翻頁Cn-1=S+AnBnCn=SCn-1+SCn-1SnAnBnS=AnBn+SCC=AnBnSCn-1第三十五頁，共八十四頁。

實現(xiàn)兩個四位二進制數(shù)的加法運算。

A—1101；B—1011

用四個全加器組成串聯(lián)電路C3A3B3S3S2S1S0A2A1A0B2B1B0∑∑∑∑C0CIC0CIC0CIC0CIC1C2C011011011=0=1=0=1=0=1=1=1特點：串行進位；運算速度慢；電路簡單；加法運算電路是微型機CPU中一個關鍵部件上頁下頁返回翻頁1

1

0

1（A）（B）（S）+1

0

1

1

11

0

0

0[例題3]第三十六頁，共八十四頁。13.6

編碼器、譯碼器編碼過程1.確定二進制代碼位數(shù)：n位二進制有2

個代碼n2.列編碼表3.由編碼表寫邏輯式4.畫邏輯圖上頁下頁1.編碼器：

編碼就是用二進制代碼來表示一個給定的十進制數(shù)或字符。完成這一功能的邏輯電路稱為編碼器。返回翻頁第三十七頁，共八十四頁。

二——十進制編碼器將09用相應二進制代碼表示，稱二——十進制代碼即BCD碼～8421BCD碼編碼表：輸出輸入十進制數(shù)Y3

Y2

Y1

Y00（I0）

0

0

0

01（I1）0

0

0

12（I2）

0

0

1

03（I3）

0

0

1

14（I4）0

1

0

05（I5）0

1

0

16（I6）0

1

1

07（I7）0

1

1

18（I8）1

0

0

09（I9）1

0

0

1Y3=I8+I9=I8

I9Y2=I4+I5+I6+I7=I4

I5I6

I7Y1=I2+I3+I6+I7=I2

I3I6I7Y0=I1+I3+I5+I7+I9=I1

I3I5I7I9上頁下頁

二進制代碼位數(shù)：四位

編碼表：

邏輯式：返回翻頁第三十八頁，共八十四頁。S9S0S1S3S5S7S8S2S4S61357092468I0I1I2I4I5I6I7I8I9+5V1kΩ×10Y3Y2Y1Y00100I3＆＆＆＆設：輸入為4則：Y3

Y2Y1Y0

為0100上頁0

邏輯圖返回翻頁設：輸入為9則：Y3

Y2Y1Y0

為1001001001下頁第三十九頁，共八十四頁。2.譯碼器

譯碼器也稱解碼器。它是編碼的逆過程。上頁返回翻頁二進制譯碼器：譯碼過程

（3/8譯碼器）3線——8線譯碼器2線——4線譯碼器

（2/4譯碼器）4線——16線譯碼器

（4/16譯碼器）1.列出譯碼器的狀態(tài)表2.由狀態(tài)表寫出邏輯式3.畫出邏輯圖下頁第四十頁，共八十四頁。輸入輸出ABCY0Y1Y2Y3Y4Y5Y6Y7

0000

1111111

00110111111

01011011111

011111

0111110011110111

10111111

011

11011111101

11111111110上頁下頁返回翻頁譯碼器邏輯式：Y0=ABCY1=ABCY2=ABCY3=ABCY4=ABCY5=ABCY6=ABCY7=ABC3/8譯碼器狀態(tài)表第四十一頁，共八十四頁。B

＆＆

＆

＆

＆

＆

＆

＆

1

1

1

A

A

B

C

C

注：輸出低電平有效上頁下頁返回翻頁3/8譯碼器邏輯圖ABC11111011Y0Y1Y2Y3Y5Y6Y7101100110Y4第四十二頁，共八十四頁。七段顯示譯碼器邏輯狀態(tài)表CT74LS247譯碼器+UCCfgabced161412101357A1A2LTBIRBIA3GN0試燈輸入端滅燈輸入端滅0輸入端LTRBIBI的作用上頁LTRBIBI作用顯示0×1

試燈

8××0滅燈全滅1

0

1

滅0

滅0下頁輸入輸出顯示A3A2A1A0abcdefg

0

0

0

0

0

0

0

0

0

0

1

0

0

0

0

1

1

00

1

1

1

1

10

0

1

1

1

0

0

0

1

1

0

30

0

1

0

0

0

1

0

0

1

0

20

1

0

0

1

0

0

1

1

0

040

1

0

1

0

1

0

0

1

0

0

50

1

1

0

0

1

0

0

0

0

060

1

1

1

0

0

0

1

1

1

171

0

0

0

0

0

0

0

0

0

0

81

0

0

1

0

0

0

0

1

0

0

9返回翻頁fbecdaghfgabedch共陽極接法第四十三頁，共八十四頁。CT74LS247A3A2A1A0+5VLTBIabdefgcRBIc七段譯碼器與數(shù)碼管的連接圖來自計數(shù)器限流電阻試燈全滅RBILT顯示000000000001滅0顯示11111上頁下頁abcefg返回本節(jié)結束1LTRBIBI作用顯示0×1

試燈

8××0滅燈全滅1

0

1

滅0

滅0d第四十四頁，共八十四頁。上頁下頁13.7時序邏輯電路返回第四十五頁，共八十四頁。

時序邏輯電路的特點：時序邏輯電路是由觸發(fā)器和組合邏輯電路組成的。

時序邏輯電路的輸出不僅與當前的輸入狀態(tài)有關，而且與電路原來狀態(tài)(觸發(fā)器的狀態(tài)）有關。

所謂”時序”是指電路的狀態(tài)與時間順序有密切的關系。

時序邏輯電路分為：同步時序邏輯電路和異步時序邏輯電路。上頁下頁返回翻頁概述第四十六頁，共八十四頁。

觸發(fā)器分為:

RS觸發(fā)器、D觸發(fā)器、

JK觸發(fā)器和T觸發(fā)器。上頁下頁

1）具有0和1兩個穩(wěn)定狀態(tài)。在觸發(fā)信號作用下,可以從一種穩(wěn)定狀態(tài)轉換到另一種穩(wěn)定狀態(tài)。

返回翻頁2）具有記憶功能。

觸發(fā)器的狀態(tài)不僅和當時的輸入有關,而且和以前的輸出狀態(tài)有關,這是觸發(fā)器和門電路的最大區(qū)別。13.7.1觸發(fā)器第四十七頁，共八十四頁。QQ、兩個輸出分別記

;1

基本RS觸發(fā)器

特點：電路組成QQSR兩個輸入分別記為。SR、S、R均是低電平有效。1）兩個輸出端Q、Q的狀態(tài)相反；2）具有兩個穩(wěn)定狀態(tài)：一個稱之0態(tài)（Q=0，Q=1）一個稱之1態(tài)（Q=1，

Q=0）3）若外加適當?shù)男盘枺軐崿F(xiàn)兩種穩(wěn)態(tài)的相互轉換。兩個與非門組成，輸出輸入交叉連接。上頁下頁返回翻頁10＆＆G1G2第四十八頁，共八十四頁。＆G2＆G1＆G1＆G2＆G2QQQQSDRDRDSD（1）當

SD=1

RD=0

時如果

Qn

=1

Qn=0

時則

Qn+1

=0

Qn+1=1Q

從1態(tài)翻轉至

0

態(tài)如果

Qn

=0

Qn=1

時則

Qn+1

=0

Qn+1=1

時Q

維持0態(tài)不變01100011上頁下頁11RD

：置0端，復位端返回翻頁

工作原理基本RS觸發(fā)器1101100第四十九頁，共八十四頁。＆G2＆G1＆G1＆G2＆G2QQQQSDRDRDSD（2）當

SD=0RD=1時如果

Qn

=1Qn

=0時則

Qn+1

=1

Qn+1=0Q

從0態(tài)翻轉至

1態(tài)如果

Qn

=0

Qn

=1

時則

Qn+1

=1Qn+1=0Q

維持態(tài)“1”不變10101001上頁下頁1111SD：置1端，或置位端返回翻頁000110第五十頁，共八十四頁。＆G2＆G1＆G1＆G2＆G2QQQQSDRDRDSD（3）當

SD=1

RD=1

時如果

Qn

=1

Qn

=0

時則

Qn+1

=0

Qn+1=1如果

Qn

=0

Qn

=1

時則

Qn+1=1

Qn+1=0Q

維持1態(tài)不變Q

維持0態(tài)不變當SDRD保持高電平不變時，輸出端原態(tài)不變。11111100110000110011上頁下頁返回翻頁第五十一頁，共八十四頁。SDRDQQ＆G1＆G21100則

Q

=1

Q=1此種情況1.Q與Q

不符合邏輯相反要求;2.負脈沖除去時，Q態(tài)不確定.禁止禁止禁止上頁下頁返回翻頁當

SD=0

RD=0

時（4）第五十二頁，共八十四頁。SDRDQQ＆G1＆G2基本RS觸發(fā)器邏輯狀態(tài)轉換表SDRDQn+10

1

1

置位1

0

0

復位1

1

Qn

記憶0

0

不定

禁止符號SDRDQQSD——置位端RD——復位端上頁下頁返回翻頁第五十三頁，共八十四頁。

C

S

R

Qn+1

0××Qn＆G3SCPR＆G4＆G1＆G2RDSDQQ0111

當CP=0時，G3、G4門被封鎖，無論S、R端加什么信號，它們輸出全是1，觸發(fā)器保持原來狀態(tài)不變。101.同步RS觸發(fā)器符號邏輯狀態(tài)表

1

1

0

1

0

1

1

0

0

1

1

110Qn禁止不定上頁下頁G3

與

G4構成導引控制電路，CP為控制端。

2

同步RS觸發(fā)器和D鎖存器

在CP=1時,R、S的變化才能引起觸發(fā)器翻轉。為正脈沖觸發(fā)。返回翻頁1111010011010101110011SdRdSCRQQC

直接置1端

直接置0端第五十四頁，共八十四頁。CSR工作波形圖000010000000101100110110100010111110不定Q上頁下頁返回翻頁C=1時：邏輯狀態(tài)表S

R

Qn+11

0

10

1

00

0

Qn1

1

不定SdRdSCRQQC第五十五頁，共八十四頁。2.同步D鎖存器觸發(fā)方式:正脈沖特點：只有一個輸入端，僅用于鎖存數(shù)據(jù)。

CP

D

Qn+1

0

Qn邏輯狀態(tài)表1

1

11

0

00

0011101010上頁下頁返回翻頁

0

Qn+1=D邏輯函數(shù)式CPQQSD＆G1＆G2＆G4＆G3RSD10111011第五十六頁，共八十四頁。3正邊沿D觸發(fā)器

所謂邊沿觸發(fā)是指觸發(fā)器的次態(tài)僅由時鐘脈沖的上升沿或下降沿來到時的輸入信號決定，在此以前或以后輸入信號的變化不會影響觸發(fā)器的狀態(tài)。正邊沿觸發(fā)：時鐘脈沖的上升沿來到時有效。負邊沿觸發(fā)：時鐘脈沖的下降沿來到時有效。邊沿觸發(fā)器的特點：邊沿觸發(fā)器的分類：上頁下頁返回翻頁

來一個時鐘脈沖，觸發(fā)器翻轉一次且只能翻轉一次。第五十七頁，共八十四頁。D

QnQn+1置1置0

Qn+1=D特性方程觸發(fā)方式：邊沿觸發(fā)型，且上升沿有效。Qn+1跟隨D

0

1

0

1

0

10

0

01

1

1

10觸發(fā)器邏輯狀態(tài)轉換表正邊沿觸發(fā)的D觸發(fā)器上頁下頁返回翻頁SDRDQQCPDSC11DR符號第五十八頁，共八十四頁。CP

已知正邊沿觸發(fā)D觸發(fā)器CP和D端的波形，試畫出輸出端Q的波形。

DQQn+1=D上頁下頁返回翻頁0[例題1]第五十九頁，共八十四頁。D觸發(fā)器轉換為J-K觸發(fā)器4負邊沿觸發(fā)的JK觸發(fā)器

D=J+Qn

+K

Qn=J

Qn

+

K

Qn上頁下頁返回翻頁Qn+1=JQn+KQnJK觸發(fā)器的特性方程：KJCP1

CQQD&≥1≥1第六十頁，共八十四頁。JK

QnQn+11

0

0

11

0

1

110

1

0

00

1

1

001

1

0

11

1

1

0Qn0

0

0

00

0

1

1Qn保持功能置1

功能置0

功能計數(shù)功能

Qn+1跟隨J變化Qn+1=J

Qn+K

QnJK觸發(fā)器邏輯狀態(tài)表上頁下頁返回翻頁功能第六十一頁，共八十四頁。符號J

K

Qn+1

功能0

0

Qn

記憶1

0

1

置11

1

Qn

計數(shù)0

1

0

置0JK觸發(fā)器邏輯狀態(tài)簡化表上頁下頁隨J變化

返回翻頁JCKRDSDQQ第六十二頁，共八十四頁。QJKQn+1

功能0

0

Qn

記憶1

0

1

置11

1

Qn

計數(shù)0

1

0

置0隨J變化

J

K

Qn+1

功能JK觸發(fā)器邏輯狀態(tài)簡化表：波形圖

：CPRDKJ上頁下頁返回翻頁1第六十三頁，共八十四頁。Q0Q2Q1SDCP用JK觸發(fā)器構成計數(shù)器1111110210131004011501060017000111J

K

Qn+11

1

Qn0

1

00

0

Qn1

0

1上頁下頁返回本節(jié)結束第六十四頁，共八十四頁。

分析電路的組成；

寫出組合邏輯電路對外輸出的邏輯表達式；

寫出各個觸發(fā)器輸入端的邏輯函數(shù)表達式；

上頁下頁返回翻頁

時序邏輯電路的分析方法

把各個觸發(fā)器輸入端的邏輯函數(shù)表達式代入觸發(fā)器的特性方程，得出各觸發(fā)器的狀態(tài)方程

根據(jù)狀態(tài)方程和輸出方程，列出邏輯狀態(tài)表，畫出波形圖，確定該時序電路的狀態(tài)變化規(guī)和邏輯功能。

分析時序邏輯電路的步驟：第六十五頁，共八十四頁。上頁下頁返回

分析圖示時序邏輯電路的功能。（設初始狀態(tài)Q2

Q1Q0=011）解：輸入端驅動方程為：翻頁[例1]Q2Q2Q1Q1Q1Q0Q0Q2J2K2J1K1J0K0SSRCP預置Q0111J0=Q2n，K0=Q2

nJ1=Q0n，K1=Q0nJ2=Q1n，K2=Q1

n

第六十六頁，共八十四頁。上頁下頁返回

分析圖示時序邏輯電路的功能。（設初始狀態(tài)Q2

Q1Q0=011）翻頁[例1]Q2Q2Q1Q1Q1Q0Q0Q2J2K2J1K1J0K0SSRCP預置Q0111則狀態(tài)方程為：代入JK觸發(fā)器特性方程

Qn+1=JQn+KQn

Q0n+1=Q2nQ1n+1=Q0nQ2n+1=Q1nJ0=Q2n，K0=Q2

nJ1=Q0n，K1=Q0nJ2=Q1n，K2=Q1

n

第六十七頁，共八十四頁。上頁下頁返回

分析圖示時序邏輯電路的功能。（設初始狀態(tài)Q2

Q1Q0=011）Q2Q2Q1Q1Q1Q0Q0Q2J2K2J1K1J0K0SSRCP預置狀態(tài)轉換表解：輸入端驅動方程為：則狀態(tài)方程為：Q0n+1=Q2nQ1n+1=Q0nQ2n+1=Q1n

依狀態(tài)轉換表分析，該電路為一順序脈沖發(fā)生電路。翻頁J0=Q2n，K0=Q2

nJ1=Q0n，K1=Q0nJ2=Q1n，K2=Q1

n

Qn+1=JQn+KQn

[例1]Q0111代入JK觸發(fā)器特性方程Q2nQ2n+1Q1n+1Q1nQ0nQ0n+1現(xiàn)態(tài)次態(tài)0

1

11

1

01

1

01

0

10

111

0

1第六十八頁，共八十四頁。1寄存器

寄存器用來暫時存放參與運算的數(shù)據(jù)和運算結果。一位觸發(fā)器可寄存一位二進制數(shù)，存多少位數(shù)，就用多少個觸發(fā)器。寄存器分為數(shù)碼寄存器和移位寄存器。上頁下頁●●●●●●●●●●●●返回翻頁第六十九頁，共八十四頁。由D觸發(fā)器構成的四位數(shù)碼寄存器寄存二進制數(shù)：10111011清零寄存0000特點：并行入并行出1011上頁下頁返回翻頁D＞F3D＞

F2D＞

F1D＞F0○○○○○○○○○○○Q3Q2Q1Q0d0d1d2d3RDCP0111○第七十頁，共八十四頁。

Q

JF3Q

Q

JF2

Q

Q

JF1

Q

Q

JF0

Q＜＜＜K

K

K

K

＜○○○

移位寄存器移位寄存器具有存放數(shù)碼和移位的功能單向移位寄存器○○○○○○○○○1○○○○○○○○○○Q0Q1Q2Q3DRDCP寄存二進制數(shù)：101100001011寄存1124特點：串行入、并行或串行出清零11122201333011444011上頁下頁返回翻頁第七十一頁，共八十四頁。雙向移位寄存器上頁下頁返回1FA>1&&DQAFB>1&&DQBFC>1&&DQCFD>1&&DQDCP○○○M○○○○○○○DRDL位移控制端右移串行輸入端

功能：數(shù)碼既可以左移，也可以右移。左移串行輸入端

翻頁M

=1時：實現(xiàn)右移M

=0時：實現(xiàn)左移10QA=DR，n+1QB=n+1QA，QC=n+1QB，QD=n+1QC0000寄存：1011124111222333444111010清零0000第七十二頁，共八十四頁。1計數(shù)器

計數(shù)器是計算機及各種數(shù)字邏輯系統(tǒng)的基本部件之一，它能累計輸入脈沖數(shù)目或根據(jù)控制脈沖節(jié)奏進行加減法計數(shù)。計數(shù)器分為兩大類：●同步計數(shù)器●異步計數(shù)器上頁下頁返回翻頁第七十三頁，共八十四頁。CPRD○1.二進制計數(shù)器異步二進制加法計數(shù)器（四位）上頁下頁00001011001000000100返回翻頁第七十四頁，共八十四頁。計數(shù)工作波形圖：特點：結構簡單，但各觸發(fā)信號逐級傳遞，計數(shù)速度慢。上頁下頁12345678910111213141516Q0Q1Q2Q3返回翻頁0000100000011100第七十五頁，共八十四頁。同步四位二進制加法計數(shù)器Q3

JF3

KQ3Q2Q1Q0Q2

JF2

KQ1

JF1

KQ0

JF0

KRDC＜＜＜＜J0=K0=1，J1=K1=Q0，J2=K2=Q0Q1，J3=K3=Q0Q1Q2，工作過程：清零計數(shù)100000000011上頁下頁00001000返回翻頁11＆＆＆＆第七十六頁，共八十四頁。輸入輸出邏輯狀態(tài)對應關系表上頁下頁Q3

Q2

Q1

Q0

J0

=K0=1J1=K1=Q0

J2

=K2=Q0

Q1

J3

=K3=Q0

Q1Q20000110

0

00

0

00001111

1

00

0

0001011000

0

0

0001

1111

1

11

0

00100110

0

00

0

00101111

1

00

0

001

10110

0

0

0

0

001

1

1111

1

11

1

11000特點：各觸發(fā)器同步動作返回翻頁第七十七頁，共八十四頁。2.十進制計數(shù)器狀態(tài)表：十進制數(shù)Q3

Q2

Q1

Q0000002