第6章存儲器系統(tǒng)

第六章存儲器系統(tǒng)

教學(xué)目的和要求通過本章的學(xué)習(xí)，使學(xué)生掌握存儲器的基本概念，掌握存儲器的結(jié)構(gòu)、分類及常用的存儲器芯片的擴(kuò)展，并掌握存儲器與CPU的連接方法。重點(diǎn)與難點(diǎn)本章重點(diǎn)存儲器的基本概念

存儲器系統(tǒng)的層次結(jié)構(gòu)存儲器的分類及主要評價指標(biāo)常用RAM存儲器及其擴(kuò)展技術(shù)常用ROM存儲器及其擴(kuò)展技術(shù)存儲器與CPU的連接本章難點(diǎn)存儲器擴(kuò)展存儲器與CPU的連接

本章主要內(nèi)容§6.3存儲器擴(kuò)展技術(shù)§6.2常用存儲器§6.1概述存儲器（Memory）是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，用來存放程序和數(shù)據(jù)。計(jì)算機(jī)中的全部信息，包括輸入的原始數(shù)據(jù)、計(jì)算機(jī)程序、中間運(yùn)行結(jié)果和最終運(yùn)行結(jié)果都保存在存儲器中。本章主要介紹計(jì)算機(jī)存儲器系統(tǒng)的結(jié)構(gòu)、類型，給出一些常用基本存儲元件的電路結(jié)構(gòu)，重點(diǎn)介紹一些常用存儲器芯片的擴(kuò)展，以及怎樣與CPU進(jìn)行連接?！?.4存儲器與CPU的連接§6.1概述存儲器系統(tǒng)基本概念性能指標(biāo)組成結(jié)構(gòu)層次結(jié)構(gòu)分類§6.1.1存儲系統(tǒng)的層次結(jié)構(gòu)計(jì)算機(jī)系統(tǒng)中，根據(jù)各種存儲器的存儲容量、存取速度和價格比的不同，將它們按照一定的體系結(jié)構(gòu)組織起來，使所存放的程序和數(shù)據(jù)按照一定的層次分布在各種存儲器中，構(gòu)成多級存儲體系。

三層存儲體系結(jié)構(gòu)整體而言，存儲系統(tǒng)主要有兩個層次，即Cache-主存層次和主存-外存層次

Cache-主存層次主要解決CPU和主存之間的速度差異問題。在CPU和主存之間設(shè)置存取速度最快、容量小的高速緩沖存儲器(Cache)，就能較好地解決存取速度問題，提高整機(jī)的運(yùn)算速度。Cache-主存層次主存-外存層次主存-輔存層次解決的是存儲器的大容量要求和低成本之間的矛盾?，F(xiàn)代操作系統(tǒng)的形成和發(fā)展使得程序員擺脫了主存、輔存之間的地址人工定位，通過軟件、硬件結(jié)合，把主存和輔存統(tǒng)一成了一個整體，程序員可以利用比主存實(shí)際容量大得多的邏輯地址編寫程序。隨著這種系統(tǒng)的發(fā)展和完善，逐漸形成了現(xiàn)在廣泛使用的虛擬存儲系統(tǒng)?！?.1.1存儲系統(tǒng)的層次結(jié)構(gòu)§6.1.2半導(dǎo)體存儲器的分類按構(gòu)成存儲器的器件和存儲介質(zhì)可分為：

磁芯存儲器半導(dǎo)體存儲器光電存儲器磁膜磁泡其它磁表面存儲器光盤存儲器等

半導(dǎo)體存儲器的分類雙極型靜態(tài)RAM（SRAM）動態(tài)RAM（DRAM）MOS型可編程的PROM（只可寫入一次）可擦除可編程ROM光擦除的EPROM電擦除的EEPROM掩膜式的ROM（不可寫入）半導(dǎo)體存儲器隨機(jī)讀寫存儲器（RAM）只讀存儲器（ROM）一般情況下，一個存儲器系統(tǒng)由存儲體、地址譯碼電路、控制電路等組成

§6.1.3存儲器的基本組成典型RAM結(jié)構(gòu)示意圖1）存儲體§6.1.3存儲器的基本組成存儲體是存儲器系統(tǒng)的主體，存儲體由基本存儲單元組成。一個基本存儲單元可以保存一位二進(jìn)制信息

存儲體的容量，一般用M×N來表示M通常指存儲單元的個數(shù)，M的大小決定了地址線的條數(shù)LN表示每一個存儲單元所能保存的二進(jìn)制位數(shù)，通常決定了存儲器數(shù)據(jù)線的位數(shù)。地址譯碼器的作用就是用來接收CPU送來的地址信號并對它進(jìn)行譯碼，選擇與此地址碼相對應(yīng)的存儲單元，以便對該單元進(jìn)行讀／寫操作。2）地址譯碼器存儲器地址譯碼有兩種方式，通常稱為單譯碼與雙譯碼。單譯碼方式又稱字結(jié)構(gòu)，適用于小容量存儲器。在雙譯碼結(jié)構(gòu)中，將地址譯碼器分成兩部分，即行譯碼器(又叫X譯碼器)和列譯碼器(又叫Y譯碼器)。X譯碼器輸出行地址選擇信號，Y譯碼器輸出列地址選擇信號。行列選擇線交叉處即為所選中的內(nèi)存單元，這種方式的特點(diǎn)是譯碼輸出線較少。主要用于選中存儲器芯片，執(zhí)行讀寫操作。片選信號用以實(shí)現(xiàn)芯片的選擇。對于一個芯片來講，只有當(dāng)片選信號有效時，才能對其進(jìn)行讀/寫操作。片選信號一般由地址譯碼器的輸出及一些控制信號來形成，而讀/寫控制電路則用來控制對芯片的讀/寫操作。

3）控制電路§6.1.4存儲器的主要技術(shù)指標(biāo)存儲器的類型不同，其性能指標(biāo)也不相同，在構(gòu)成微機(jī)系統(tǒng)時需要全面考慮。通常衡量一個存儲器的性能指標(biāo)主要有存儲容量、存取時間、可靠性、集成度和功耗等。

存儲容量存儲器的容量指的是存儲器所能容納的最大字節(jié)數(shù)，存儲器容量越大，存儲的信息量也就越大，計(jì)算機(jī)運(yùn)行的速度也就越快。不同的存儲器芯片，其容量不一樣。通常用多少個存儲單元，每個存儲單元存儲多少位來表示。例如，靜態(tài)RAM6264的容量為8KB×8bit。常用的計(jì)量存儲空間的單位有GB、KB、MB。

②存取周期存儲器的存取周期是指從接收到地址，到實(shí)現(xiàn)一次完整的讀出和寫入數(shù)據(jù)的時間稱為存取周期，是存儲器進(jìn)行連續(xù)讀和寫操作所允許的最短時間間隔。在一般情況下，存取周期越短，計(jì)算機(jī)運(yùn)行的速度才能越快。半導(dǎo)體雙極型存儲器的存取周期一般為幾至幾百納秒，MOS型存儲器的存取周期一般為十幾至幾百納秒，例如常用的HM62256（32K×8）的存取周期為120ns～200ns。③集成度存儲器芯片的集成度越高，構(gòu)成相同容量的存儲器的芯片數(shù)就越少。半導(dǎo)體存儲器的集成度常以“位／片”表示，也可以用“字節(jié)／片”表示MOS型存儲器的集成度高于雙極型存儲器，動態(tài)存儲器的集成度高于靜態(tài)存儲器。④可靠度通常采用平均故障間隔時間（MTBF）來表示，目前所用的半導(dǎo)體存儲器芯片的平均故障間隔時間（MTBF）大概是（5106～1108）小時左右。

使用功耗低的存儲器芯片構(gòu)成存儲器系統(tǒng)，不僅可以減少對電源容量的要求，而且還可以提高存貯系統(tǒng)的可靠性。⑤功耗半導(dǎo)體存儲器屬于大規(guī)模集成電路，集成度高，體積小，但是散熱不容易，因此在保證速度的前提下應(yīng)盡量減小功耗。一般而言，MOS型存儲器的功耗小于相同容量的雙極型存儲器。

§6.1.4存儲器的主要技術(shù)指標(biāo)§6.2常用存儲器存儲器FlashRAMROM1、靜態(tài)隨機(jī)存儲器（SRAM）§6.2.1RAM隨機(jī)存儲器靜態(tài)RAM的存儲元由雙穩(wěn)電路構(gòu)成，存儲信息穩(wěn)定。由于靜態(tài)RAM的基本存儲電路中管子數(shù)目較多，故集成度較低。

右圖是一個6管結(jié)構(gòu)的靜態(tài)存儲器的存儲單元電路。工作原理2、動態(tài)隨機(jī)存儲器（DRAM）動態(tài)RAM有4管動態(tài)RAM，3管動態(tài)RAM和單管動態(tài)RAM。圖6.5是單管DRAM的存儲單元的線路。它由一個晶體管和一個電容組成。為了節(jié)省面積，單管存儲器電荷的電容不可能做得很大，一般比數(shù)據(jù)線上的分布電容Cd小，因此每次讀出后，存儲內(nèi)容就被破壞，必須采取刷新技術(shù)恢復(fù)原來的信息。DRAM需要不斷的刷新，才能保存數(shù)據(jù)，SRAM則不需要刷新電路。DRAM使用簡單的單管單元作為存儲單元，因此，每片存儲容量大，約是SRAM的4倍。DRAM的行列地址通常是復(fù)用的，所以其引腳數(shù)比SRAM要少很多，封裝尺寸也比較小。DRAM的價格比較便宜，大約只有SRAM的1/4，由于使用動態(tài)元件，DRAM功耗也只有SRAM的1/6。因此，DRAM得到了廣泛的使用，它的存取速度和存儲容量正在不斷地改進(jìn)提高。

SRAM與DRAM比較3、常用SRAM芯片SRAM的型號主要有：2114(1K×4位)、6116(2K×8位)、6264（8K×8）、62256（32K×8）等。Intel2114SRAM

采用18引腳封裝，其容量為1K×4位，+5V電源。主要引腳有：10根地址線（A9～A0），4根數(shù)據(jù)線（I/O4～I(xiàn)/O1），寫允許信號和選片信號。Intel2114SRAM

其內(nèi)部結(jié)構(gòu)如右圖所示，主要包括存儲矩陣、地址譯碼器、I/O控制電路、片選及讀/寫控制電路等組成。存儲矩陣是數(shù)據(jù)存儲主體，Intel2114內(nèi)部共有4096個存儲電路，排成64×64的短陣形式。地址譯碼器的輸入為10根線，采用兩級譯碼方式，其中6根用于行譯碼，4根用于列譯碼。I/O控制電路分為輸入數(shù)據(jù)控制電路和列I/O電路，用于對信息的輸入／輸出進(jìn)行緩沖和控制。片選及讀/寫控制電路用于實(shí)現(xiàn)對芯片的選擇及讀／寫控制。①當(dāng)器件要進(jìn)行讀操作時，首先輸入要讀出單元的地址碼（A0～A9），并使/WE＝1，如果/CS＝0，則所選存儲單元內(nèi)容（4位）就會通過三態(tài)輸出緩沖器，送到數(shù)據(jù)輸入輸出引腳（I/O0～I(xiàn)/O3）上。②當(dāng)器件要進(jìn)行寫操作時，在I/O0～I(xiàn)/O3端輸入要寫入的數(shù)據(jù)，在A0～A9加載地址碼，使控制信號/WE＝0，/CS＝0，則會完成一次寫入操作。2114讀寫操作3、常用DRAM芯片DRAM的型號主要有：2164(64K×1位)、4116（16K×1）、4464（64K×4）等。

Intel2164SRAM

Intel2164DRAM芯片采用16引腳封裝，其容量為64K×1位，+5V電源，芯片引腳圖如圖6.8所示。Intel2164DRAM芯片主要引腳有：8根地址線（A7～A0）、數(shù)據(jù)輸入線（Din）、數(shù)據(jù)輸出線（Dout）、讀寫允許信號、行地址選通信號（）和列選通信號（）。

圖6.8Intel2164引腳圖12345678161514131211VSSNCDOUTA7A6DINWERASA0A1A2VDDA5Intel2164109A4A3CAS2164A的容量為64K×1，即65536個存儲單元，每個單元只有1位數(shù)據(jù)，而通常8位二進(jìn)制數(shù)表示一個字節(jié)，因此需要8片2164A才能構(gòu)成64KB的存儲器。若想在2164芯片內(nèi)尋址64K單元，必須用16條地址線，但為了減少地址線引腳數(shù)目，地址線又分為行地址線和列地址線，分時復(fù)用，只需8條地址線（A0-A7），利用芯片內(nèi)部的地址寄存器和多路轉(zhuǎn)換開關(guān)，由行地址選通信號，把選送來的8位地址送到行地址寄存器，由隨后出現(xiàn)的列地址選通信號，把后送來得8位地址送到列地址寄存器。8條行地址線也用于刷新，刷新時一次選中一行，2ms內(nèi)對全部128行刷新一次。6.2.2只讀存儲器ROM⑴掩膜ROM1、主要ROM類型掩膜ROM由芯片制造商在制造時寫入內(nèi)容，以后只能讀而不能寫入。⑵PROMPROM出廠時，在所有的字線和位線的交叉點(diǎn)處都連接有熔絲，。用戶使用專門的PROM編程器，根據(jù)需要斷開某些單元的熔絲（寫入）。熔絲一旦被燒斷就不能恢復(fù)了，因此，PROM是用戶一次性編程的PROM。⑶EPROMEPROM基本存儲單元由一個管子組成，但與其他電路相比管于內(nèi)多增加了一個浮置柵。如編程序（寫入）時，控制柵接12V編程序電壓Vpp，源極接地，漏極上加5V電壓。信息存儲在周圍都被氧化層絕緣的浮置柵上，即使掉電，信息仍保存。當(dāng)EPROM中的內(nèi)容需要改寫時，先將其全部內(nèi)容擦除，然后再編程。擦除是靠紫外線使浮置柵上電荷泄漏而實(shí)現(xiàn)的。EPROM的型號有：2716(2K×8位)、2732(4K×8位)、2764(8K×8位)、27128(16K×8位)、27256(32K×8位)、27512(64K×8位)、27010(128K×8位)、27080(1024K×8位)等。Intel2716EPROM芯片的容量為2K×8位，采用雙列直插是24引腳封裝。其引腳如圖6.9所示。Intel2716EPROM芯片的主要信號有：地址信號（A10～A0）、片選信號、數(shù)據(jù)信號（O7～O0）、待機(jī)/編程信號（PD/PGM）。E2PROM的編程序原理與EPROM相同，但擦除原理完全不同，一般可以進(jìn)行10萬次的重復(fù)改寫。E2PROM的主要產(chǎn)品有高壓編程的2816、2817，低壓編程的2817A、2816A和2864A、28512以及1M位以上的28010、28040等等。（4）E2PROMIntel2816是2K×8的E2PROM芯片，有24條引腳，單一+5V電源，其引腳和邏輯符號如圖6.10所示。Intel2816E2PROM芯片的主要信號有：地址信號（A10～A0）、寫允許信號、片選信號、輸出允許信號、數(shù)據(jù)輸入輸出信號（I/O7～I(xiàn)/O0）?？觳脸x寫存儲器（FLASHMemory）是在EPROM與EEPROM基礎(chǔ)上發(fā)展起來的，它與EPROM一樣，用單管來存儲一位信息，每次進(jìn)行擦除時，要擦除整個區(qū)或整個器件，不提供字節(jié)級的擦除。速度比EPROM快的多。快擦除讀寫存儲器兼有ROM和RAM兩者的性能，又有DRAM一樣的高密度。目前價格已低于DRAM，芯片容量已接近于DRAM，是唯一具有大存儲量、非易失性、低價格、可在線改寫和高速度（讀）等特性的存儲器。（5)FLASHMemory§6.3存儲器擴(kuò)展技術(shù)存儲器擴(kuò)展字?jǐn)U展位擴(kuò)展字位擴(kuò)展位擴(kuò)展是指存儲芯片的字(單元)數(shù)滿足要求而位數(shù)不夠，需要對每個存儲單元的位數(shù)進(jìn)行擴(kuò)展。擴(kuò)展的方法是將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分別引出。其位擴(kuò)展特點(diǎn)是存儲器的單元數(shù)不變，位數(shù)增加。

6.3.1存儲器位擴(kuò)展

位擴(kuò)展可以采用以下方法：各芯片的數(shù)據(jù)線分別接到數(shù)據(jù)總線的各位上；各芯片的地址線并接在一起，連到相應(yīng)的地址總線各位；各芯片的控制線并接在一起，連到相應(yīng)的控制線上。圖6.11所示的位擴(kuò)展方式是用2個16K×4位芯片組成16K×8位的存儲器，存儲器字長為8位。每個芯片字長位4位，每片有14條地址線引出端，4條數(shù)據(jù)線引出端。

字?jǐn)U展是指存儲芯片的位數(shù)滿足要求而字(單元)數(shù)不夠，需要對存儲單元數(shù)進(jìn)行擴(kuò)展。擴(kuò)展的原則是將每個芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)，僅片選端分別引出，以實(shí)現(xiàn)每個芯片占據(jù)不同的地址范圍。由于存儲單元的個數(shù)取決于地址線，而與數(shù)據(jù)線無關(guān)，因此字?jǐn)U展實(shí)際上就是地址線的擴(kuò)展。6.3.2存儲器字?jǐn)U展字?jǐn)U展可以采用以下方法：將各存儲芯片片內(nèi)地址線、數(shù)據(jù)線、讀/寫控制線并聯(lián)，接到相應(yīng)的總線上；將地址線多出的高位送地址譯碼器產(chǎn)生片選信號，接各存儲芯片的(CS)端，以選擇芯片。圖6.12所示的字?jǐn)U展存儲器是用4個16K×8位芯片組成64K×8位存儲器。數(shù)據(jù)線D0~D7與各片的數(shù)據(jù)端相連，地址總線地位地址A0~A13與各芯片的地址線相連，而兩位高地址A14、A15經(jīng)過譯碼器和4個片選端相連。6.3.3存儲器位字?jǐn)U展

字位同時擴(kuò)展是指存儲芯片的位數(shù)和字?jǐn)?shù)都不滿足要求，需要對位數(shù)和字?jǐn)?shù)同時進(jìn)行擴(kuò)展。擴(kuò)展的方法是先進(jìn)行位擴(kuò)展，即組成一個滿足位數(shù)要求的存儲芯片組，再用這個芯片組進(jìn)行字?jǐn)U展，以構(gòu)成一個既滿足位數(shù)又滿足字?jǐn)?shù)的存儲器。實(shí)際上就是將前面的位擴(kuò)展和字?jǐn)U展結(jié)合起來組成一個存儲器模塊。擴(kuò)展存儲器所需存儲芯片的數(shù)量計(jì)算：若用一個容量為mK×n位的存儲芯片構(gòu)成容量為MK×N位（假設(shè)M＞m，N＞n，即需字位同時擴(kuò)展）的存儲器，則這個存儲器所需要的存儲芯片數(shù)為(M／m)×(N／n)。§6.4

存儲器與CPU的連接

§6.4.3存儲器連接舉例§6.4.2常用譯碼電路§6.4.1存儲器與CPU連接時問題存儲器與CPU的連接實(shí)際上就是與三總線中相關(guān)信號的連接。包括控制總線連接、數(shù)據(jù)總線連接和地址總線連接。數(shù)據(jù)總線連接是將CPU數(shù)據(jù)總線與存儲器數(shù)據(jù)線的連接問題，對于不同型號的CPU，數(shù)據(jù)總線的數(shù)目不一定相同，需要特別注意。

地址總線的連接需要考慮片選問題。、、

CPU總線的負(fù)載能力CPU總線的負(fù)載能力是有限制的，一般情況下，CPU總線的直流負(fù)載能力可帶動一個標(biāo)準(zhǔn)的TTL門。當(dāng)采用MOS存儲器是，由于直流負(fù)載很小，主要的負(fù)載是電容負(fù)載，故在小型系統(tǒng)中，CPU可以直接與存儲器相連。但對于較大的系統(tǒng)，當(dāng)CPU的總線不能直接帶動是有存儲器芯片時，需要加上緩沖器或驅(qū)動器，以提高總線的負(fù)載能力。6.4.1存儲器與CPU連接時問題

CPU的時序與存儲器的存取速度之間的配合CPU與存儲器之間的時序配合問題是整個計(jì)算機(jī)系統(tǒng)可靠、高效地工作的關(guān)鍵。CPU訪問存儲器是有固定時序的，由此確定了對存儲器存取速度的要求。CPU在取指令和進(jìn)行讀出操作時，都是在相應(yīng)的時序控制下進(jìn)行的，如讀周期和寫周期，已根據(jù)時鐘頻率和機(jī)器運(yùn)算速度確定好范圍。在選用存儲器時，它的最大存取時間要小于CPU安排的讀寫周期。否則，要使CPU插入等待周期，才能保證讀寫數(shù)據(jù)的可靠傳送。存儲器芯片的選片問題存儲器芯片的選用不僅和存儲器結(jié)構(gòu)相關(guān)，而且和存儲器接口設(shè)計(jì)直接相關(guān)。采用不同類型、型號的芯片構(gòu)造存儲器，其接口的方法和復(fù)雜度不同。芯片類型的選用通常在微型機(jī)的主存通常由RAM和ROM兩類構(gòu)成。其中，對RAM芯片類型的選擇又與容量要求有關(guān)，當(dāng)容量要求不太大（如64K字節(jié)以內(nèi)）時用靜態(tài)RAM組成較好，因?yàn)殪o態(tài)RAM狀態(tài)穩(wěn)定，不需要動態(tài)刷新，接口簡單。相反，當(dāng)容量要求很大時適用于動態(tài)RAM組成，因?yàn)椋瑒討B(tài)RAM比靜態(tài)RAM集成度高、功耗小、價格低。對ROM芯片的選擇一般從靈活性考慮選用EPROM、EEPROM的較多。芯片型號的選用芯片類型確定之后，在進(jìn)行具體芯片型號選擇時，一般考慮存取速度、存儲容量、結(jié)構(gòu)和價格等因素。一般在滿足存儲系統(tǒng)總?cè)萘康那疤嵯?，?yīng)盡可能選用集成度高、存儲容量大的芯片。這樣不僅可降低成本，而且有利于減輕系統(tǒng)負(fù)載、縮小存儲模塊的集合尺寸?？偩€上芯片接的很多時，不但系統(tǒng)中要加接更多的總線驅(qū)動器，而且可能由于負(fù)載電容變得很大而使信號產(chǎn)生畸變。6.4.2常用譯碼電路片選控制譯碼電路對高位地址進(jìn)行譯碼后產(chǎn)生存儲芯片的片選信號；片內(nèi)地址譯碼電路對低位地址譯碼實(shí)現(xiàn)片內(nèi)存儲單元的尋址。接口電路中主要完成片選控制譯碼以及低位地址總線的連接。

片選控制譯碼的方法有:線選法、全譯碼法、部分譯碼法和混合譯碼法等。（1）片選控制譯碼方法線選法所謂線選法就是直接將某高位地址線與某存儲芯片片選端連接，每一根地址線選通一塊芯片。這種方法的特定是簡單明了，且不需要另外增加電路。但存儲芯片的地址范圍有重疊，且對存儲空間的使用是斷續(xù)的，不能充分有效地利用存儲空間。例，假定某計(jì)算機(jī)的存儲容量為4KB，而CPU尋址空間位64KB（即地址總線為16位），所用芯片容量為1KB（即片內(nèi)地址為10位）。那么，可用線選法從高6位地址中任選4位作為4塊存儲芯片的片選控制信號。圖6.13所示位選用A10~A13作為片選控制的結(jié)構(gòu)示意圖。

全譯碼法全譯碼法除了將低位地址總線直接與各芯片的地址線相連之外，其余高位地址線全部經(jīng)譯碼后作為各芯片的片選信號。譯碼電路可以使用現(xiàn)有的譯碼器芯片。常用的譯碼芯片有：74LS139（雙2-4譯碼器）和74LS138（3-8譯碼器）等。

主要有兩種情況采用全譯碼方法，當(dāng)實(shí)際使用的存儲空間與CPU可訪問的最大存儲空間相同，或者實(shí)際使用的存儲空間小于CPU可訪問的最大存儲空間，而對實(shí)際空間的地址范圍有嚴(yán)格的要求時，一般采用全譯碼方法。如果存儲器容量小于可尋址的存儲空間時，可從譯碼器輸出線中選出連續(xù)的幾根作為片選控制，多余的令其空閑，以備擴(kuò)充。例，CPU地址總線為16位，存儲芯片容量為8KB。采用全譯碼方式尋址64KB容量存儲器的結(jié)構(gòu)示意圖如圖6.13所示?？梢?，全譯碼法可以提供對全部存儲空間的尋址能力。當(dāng)存儲器容量小于可尋址的存儲空間時，可從譯碼器輸出線中選出聯(lián)系的幾根作為片選控制，多余的令其空閑，以便需要時擴(kuò)充。顯然，采用全譯碼法時，存儲器的地址是連續(xù)且唯一確定的，無地址間斷和地址重疊現(xiàn)象。當(dāng)實(shí)際使用的存儲空間比CPU可訪問的最大存儲空間小，而且對其他地址范圍沒有嚴(yán)格要求的情況下可采用部分譯碼方式。部分譯碼法是將高位地址線中的一部分進(jìn)行譯碼，產(chǎn)生片選信號。部分譯碼法混合譯碼法混合譯碼法是將線選法與部分譯碼法相結(jié)合的一種方法。該方法將用于片選控制的高位地址分為兩組，其中一組的地址采用部分譯碼法，經(jīng)譯碼后的每一個輸出作為一塊芯片的片選信號；另一組地址則采用線選法，每一位地址線作為一塊芯片的片選信號。例6.1設(shè)某微機(jī)系統(tǒng)地址總線為16位，實(shí)際存儲器容量為16KB，ROM區(qū)和RAM區(qū)各占8KB。其中，ROM區(qū)采用容量為2KB的EPROM芯片，RAM區(qū)采用容量為1KB的SRAM芯片，試設(shè)計(jì)該存儲器的地址譯碼電路。

（2）地址譯碼電路舉例【分析】系統(tǒng)的尋址空間最大為216=64KB，大于本系統(tǒng)設(shè)計(jì)的存儲容量，本系統(tǒng)設(shè)計(jì)的存儲區(qū)域?yàn)榭蓪ぶ返拇鎯臻g的一部分，假定系統(tǒng)占用最低位的16KB存儲空間，并且，ROM區(qū)占用0000H~1FFFH，RAM區(qū)占用2000H~3FFFH。對于ROM區(qū)，單芯片容量為2KB，需要使用11位地址線作為片內(nèi)尋址，而RAM單芯片容量為1KB，需要10根地址線作為片內(nèi)尋址。對這類譯碼問題的解決方法是分兩次譯碼，先按芯片容量大的進(jìn)行一次譯碼，將一部分輸出作為大容量芯片的片選信號，另外一部分輸出則與其它相關(guān)地址一起進(jìn)行二次譯碼，產(chǎn)生小容量芯片的片選信號。本例中，先進(jìn)行一次譯碼產(chǎn)生用于區(qū)分8個2KB的信號，將其中4個輸出作為EPROM的片選信號。另外4個輸出則與之相關(guān)的一位地址一起進(jìn)行二次譯碼，產(chǎn)生8片SRAM的片選信號。據(jù)此，可得到