數(shù)字邏輯與電路復(fù)習(xí)題及答案

經(jīng)典word整理文檔，僅參考，雙擊此處可刪除頁(yè)眉頁(yè)腳。本資料屬于網(wǎng)絡(luò)整理，如有侵權(quán)，請(qǐng)聯(lián)系刪除，謝謝！本頁(yè)僅作為文檔封面，使用時(shí)請(qǐng)直接刪除即可--內(nèi)頁(yè)可以根據(jù)需求調(diào)整合適字體及大小--一、選擇題1．以下代碼中為無(wú)權(quán)碼的為CD。A.8421BCD碼.5421BCD碼.余三碼D.格雷碼2．以下代碼中為恒權(quán)碼的為AB。碼B.5421BCD碼C.余三碼D.格雷碼3．一位十六進(jìn)制數(shù)可以用C位二進(jìn)制數(shù)來(lái)表示。A.１B.２C.４D.164．十進(jìn)制數(shù)25用8421BCD碼表示為B。A.10101B.00100101C.100101D.101015．在一個(gè)8位的存儲(chǔ)單元中，能夠存儲(chǔ)的最大無(wú)符號(hào)整數(shù)是CD。A.（256）10B.（127）10C.（FF）16D.（255）106．與十進(jìn)制數(shù)（）等值的數(shù)或代碼為ABCD。10A.(01018421BCD7．與八進(jìn)制數(shù)等值的數(shù)為：AB。8C.)16D.28.常用的BCD碼有CD。A.奇偶校驗(yàn)碼B.格雷碼碼D.余三碼二、判斷題（正確打√，錯(cuò)誤的打×）√1.方波的占空比為。（）×2.8421碼1001比0001大。（）√3.數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無(wú)大小之分。（）√4．格雷碼具有任何相鄰碼只有一位碼元不同的特性。（）√5．八進(jìn)制數(shù)（17）比十進(jìn)制數(shù)（17）小。（）810√6．當(dāng)傳送十進(jìn)制數(shù)5時(shí)，在8421奇校驗(yàn)碼的校驗(yàn)位上值應(yīng)為1。（）×7．十進(jìn)制數(shù)（9）比十六進(jìn)制數(shù)（9）小。（）10168．當(dāng)8421奇校驗(yàn)碼在傳送十進(jìn)制數(shù)（8）時(shí)，在校驗(yàn)位上出現(xiàn)了1時(shí)，表明在傳送10√過(guò)程中出現(xiàn)了錯(cuò)誤。（）三、填空題21.數(shù)字信號(hào)的特點(diǎn)是在時(shí)間上和幅值上都是斷續(xù)變化的，其高電平和低電平常用1和0來(lái)表示。2.分析數(shù)字電路的主要工具是邏輯代數(shù)，數(shù)字電路又稱作邏輯電路。3.在數(shù)字電路中，常用的計(jì)數(shù)制除十進(jìn)制外，還有二進(jìn)制、八進(jìn)制、十六進(jìn)制。4.常用的BCD碼有8421BCD碼、2421BCD碼、5421BCD碼、余三碼等。常用的可靠性代碼有格雷碼、奇偶校驗(yàn)碼。5.（.1011）=()=(8)2166.=（）=()=()=(0010)8210168421BCD7.（)=（）=(=()108168.=（）=()=(=(10010101)1628108421BCD9.（01111000)=（1001110）=(116)=(78)=(4E)8421BCD281016四、思考題1．在數(shù)字系統(tǒng)中為什么要采用二進(jìn)制因?yàn)閿?shù)字信號(hào)有在時(shí)間和幅值上離散的特點(diǎn)，它正好可以用二進(jìn)制的1和0來(lái)表示兩種不同的狀態(tài)。2．格雷碼的特點(diǎn)是什么為什么說(shuō)它是可靠性代碼格雷碼的任意兩組相鄰代碼之間只有一位不同，其余各位都相同，它是一種循環(huán)碼。這個(gè)特性使它在形成和傳輸過(guò)程中可能引起的錯(cuò)誤較少，因此稱之為可靠性代碼。3．奇偶校驗(yàn)碼的特點(diǎn)是什么為什么說(shuō)它是可靠性代碼奇偶校驗(yàn)碼可校驗(yàn)二進(jìn)制信息在傳送過(guò)程中1的個(gè)數(shù)為奇數(shù)還是偶數(shù)，從而發(fā)現(xiàn)可能出現(xiàn)的錯(cuò)誤。一、選擇題1.以下表達(dá)式中符合邏輯運(yùn)算法則的是D。A.C·C=CB.1+1=10C.0<1D.A+1=122.邏輯變量的取值１和０可以表示：ABCD。A.開關(guān)的閉合、斷開B.電位的高、低C.真與假D.電流的有、無(wú)3.當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有D個(gè)變量取值組合3A.n4.邏輯函數(shù)的表示方法中具有唯一性的是AD。A.真值表B.表達(dá)式C.邏輯圖D.卡諾圖B.2nC.n2D.2n5.F=A+BD+CDE+D=ＡＣ。BAA.B.C.D.ABD(AB)D(AD)(BD)(AD)(BD)6.邏輯函數(shù)F=A.B=Ａ。A(AB)B.AC.D.ABAB7．求一個(gè)邏輯函數(shù)F的對(duì)偶式，可將F中的ＡＣＤ。A.“·”換成“+”，“+”換成“·”B.原變量換成反變量，反變量換成原變量C.變量不變D.常數(shù)中“0”換成“1”，“1”換成“0”E.常數(shù)不變8．A+BC=Ｃ。A、A+BB、A+CC、（A+B）（A+C）D、B+C9．在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。ＤA．全部輸入是0B.任一輸入是0C.僅一輸入是0D.全部輸入是110．在何種輸入情況下，“或非”運(yùn)算的結(jié)果是邏輯0。ＢＣＤA．全部輸入是0B.全部輸入是1C.任一輸入為0，其他輸入為1D.任一輸入為1二、判斷題（正確打√，錯(cuò)誤的打×）×1．邏輯變量的取值，１比０大。（）?！?．異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（）。√3．若兩個(gè)函數(shù)具有相同的真值表，則兩個(gè)邏輯函數(shù)必然相等。（）?！?．因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立，所以AB=0成立。（）√5．若兩個(gè)函數(shù)具有不同的真值表，則兩個(gè)邏輯函數(shù)必然不相等。（）×6．若兩個(gè)函數(shù)具有不同的邏輯函數(shù)式，則兩個(gè)邏輯函數(shù)必然不相等。（）√7．邏輯函數(shù)兩次求反則還原，兩次作對(duì)偶式變換也還原為它本身。（）×8．邏輯函數(shù)Y=A+B+C+B已是最簡(jiǎn)與或表達(dá)式。（）BABC×9．因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B+AB成立，所以A+B=A+B成立。（）BABA10．對(duì)邏輯函數(shù)Y=A+B+C+B利用代入規(guī)則，令A(yù)=BC代入，得Y=BABC×BC+B+C+B=C+B成立。（）BBCBCBC三、填空題41.邏輯代數(shù)又稱為布爾代數(shù)。最基本的邏輯關(guān)系有與、或、非三種。常用的導(dǎo)出邏輯運(yùn)算為與非、或非、與或非、同或、異或。2.邏輯函數(shù)的常用表示方法有邏輯表達(dá)式、真值表、邏輯圖。3.邏輯代數(shù)中與普通代數(shù)相似的定律有交換律、分配律、結(jié)合律。摩根定律又稱為反演定律。AC7．添加項(xiàng)公式AB+C+BC=AB+C的對(duì)偶式為AA8．邏輯函數(shù)F=9．邏輯函數(shù)F=10．已知函數(shù)的對(duì)偶式為+，則它的原函數(shù)為四、思考題都有輸入＼輸出變量，都有運(yùn)算符號(hào)，且有形式上相似的某些定理，但邏輯代數(shù)的取值只能有０和１兩種，而普通代數(shù)不限，且運(yùn)算符號(hào)所代表的意義不同。2.邏輯函數(shù)的三種表示方法如何相互轉(zhuǎn)換通常從真值表容易寫出標(biāo)準(zhǔn)最小項(xiàng)表達(dá)式，從邏輯圖易于逐級(jí)推導(dǎo)得邏輯表達(dá)式，從與或表達(dá)式或最小項(xiàng)表達(dá)式易于列出真值表。4.對(duì)偶規(guī)則有什么用處一、選擇題53．以下電路中常用于總線應(yīng)用的有Ａ。門門C.漏極開路門與非門4．邏輯表達(dá)式Y(jié)=AB可以用Ｃ實(shí)現(xiàn)。A.或門B.非門C.與門5．在正邏輯系統(tǒng)中TTL電路的以下輸入中ＡＢＣ相當(dāng)于輸入邏輯“1”。A.懸空Ω電阻接電源Ω電阻接地D.經(jīng)510Ω電阻接地6．對(duì)于TTL與非門閑置輸入端的處理，可以ＡＢＤ。A.接電源3kΩ接電源D.與有用輸入端并聯(lián)7．要使TTL與非門工作在轉(zhuǎn)折區(qū)，可使輸入端對(duì)地外接電阻RＣ。IA.＞RB.＜R＜R＜RD.＞RONOFFIONOFF二、判斷題（正確打√，錯(cuò)誤的打×）√1．TTL與非門的多余輸入端可以接高電平V。（）CC√2．當(dāng)TTL與非門的輸入端懸空時(shí)相當(dāng)于輸入為邏輯1。（）√3．普通的邏輯門電路的輸出端不可以并聯(lián)在一起，否則可能會(huì)損壞器件。（）√4．兩輸入端四與非門器件74LS00與7400的邏輯功能完全相同。（）√5．CMOS或非門與TTL或非門的邏輯功能完全相同。（）×6．三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（7．TTL集電極開路門輸出為１時(shí)由外接電源和電阻提供輸出電流。（））√×8．一般TTL門電路的輸出端可以直接相連，實(shí)現(xiàn)線與。（）√9．CMOSOD門（漏極開路門）的輸出端可以直接相連，實(shí)現(xiàn)線與。（10．TTLOC門（集電極開路門）的輸出端可以直接相連，實(shí)現(xiàn)線與。（）√）三、填空題1.集電極開路門的英文縮寫為ＯＣ門，工作時(shí)必須外加電源和負(fù)載。2．OC門稱為集電極開路門門，多個(gè)OC門輸出端并聯(lián)到一起可實(shí)現(xiàn)線與功能。3．TTL與非門電壓傳輸特性曲線分為飽和區(qū)、轉(zhuǎn)折區(qū)、線性區(qū)、截止區(qū)。一、選擇題1.下列表達(dá)式中不存在競(jìng)爭(zhēng)冒險(xiǎn)的有ＣＤ。=+AB=AB+C=AB+AB=(A+)ADBBCB62.若在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為Ｂ位。3.一個(gè)16選1的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有Ｃ個(gè)。4.下列各函數(shù)等式中無(wú)冒險(xiǎn)現(xiàn)象的函數(shù)式有Ｄ。F=BC+AC+F=+BC+ABA.B.F=+BC+AB+F=BC+AC++ABF=+AB+BCF=BC+AC++BC+AB+C.D.E.5.函數(shù)，當(dāng)變量的取值為ACD時(shí)，將出現(xiàn)冒險(xiǎn)現(xiàn)象。=1，C=0=0，B=0=C=1=C=06.四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸出Y與數(shù)據(jù)輸入Xi和地址碼Ai之間的邏輯表達(dá)式為Y=A。AAX+AAX+AAX+AAXAAX1AAX1AAXD.A.B.C.10100001121030011037.一個(gè)8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有E個(gè)。8.在下列邏輯電路中，不是組合邏輯電路的有D。A.譯碼器B.編碼器C.全加器D.寄存器9.八路數(shù)據(jù)分配器，其地址輸入端有C個(gè)。10.組合邏輯電路消除競(jìng)爭(zhēng)冒險(xiǎn)的方法有AB。修改邏輯設(shè)計(jì)B.在輸出端接入濾波電容D.屏蔽輸入信號(hào)的尖峰干擾C.后級(jí)加緩沖電路二、判斷題（正確打√，錯(cuò)誤的打×）×1.優(yōu)先編碼器的編碼信號(hào)是相互排斥的，不允許多個(gè)編碼信號(hào)同時(shí)有效。（）√2.編碼與譯碼是互逆的過(guò)程。（3.二進(jìn)制譯碼器相當(dāng)于是一個(gè)最小項(xiàng)發(fā)生器，便于實(shí)現(xiàn)組合邏輯電路。（4.半導(dǎo)體數(shù)碼(LED)顯示器的工作電流大，每筆劃約10mA左右，因此，需要考慮電）√）√流驅(qū)動(dòng)能力問(wèn)題。（）5.共陰接法LED數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來(lái)驅(qū)動(dòng)?！蹋ǎ?.數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過(guò)程。（7.用數(shù)據(jù)選擇器可實(shí)現(xiàn)時(shí)序邏輯電路。（×））8.組合邏輯電路中產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的主要原因是輸入信號(hào)受到尖峰干擾。（×）7三、填空題1.LED數(shù)碼顯示器的內(nèi)部接法有兩種形式：共陰接法和共陽(yáng)接法。2.對(duì)于共陽(yáng)接法的LED數(shù)碼顯示器，應(yīng)采用低電平電平驅(qū)動(dòng)的七段顯示譯碼器。3.消除竟?fàn)幟半U(xiǎn)的方法有修改邏輯設(shè)計(jì)、接入濾波電容、加選通脈沖等。一、選擇題1.N個(gè)觸發(fā)器可以構(gòu)成能寄存B位二進(jìn)制數(shù)碼的寄存器。+12.一個(gè)觸發(fā)器可記錄一位二進(jìn)制代碼，它有C個(gè)穩(wěn)態(tài)。3.存儲(chǔ)8位二進(jìn)制信息要D個(gè)觸發(fā)器。入4.對(duì)于T觸發(fā)器，若原態(tài)Qn=0，欲使新態(tài)Qn+1=1，應(yīng)使輸T=ＢＤ。D.Q入5.對(duì)于T觸發(fā)器，若原態(tài)Qn=1，欲使新態(tài)Qn+1=1，應(yīng)使輸T=AD。D.Q6.對(duì)于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D=C。D.Q7.對(duì)于JK觸發(fā)器，若J=K，則可完成C觸發(fā)器的邏輯功能。ˊ8.欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端ABDE。=K=0=Q,K=Q=Q,K=Q=Q,K=0=0,K=Q9.欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端ACDE。=K=1=Q,K=Q=Q,K=Q=Q,K=1=1,K=Q10.欲使JK觸發(fā)器按Qn+1=0工作，可使JK觸發(fā)器的輸入端BCD。=K=1=Q,K=Q=Q,K=1=0,K=1=K=111.欲使JK觸發(fā)器按Qn+1=1工作，可使JK觸發(fā)器的輸入端BCE。=K=1=1,K=0=K=Q=K=0=Q,K=012.欲使D觸發(fā)器按Qn+1=Qn工作，應(yīng)使輸入D=D。D.Q13.下列觸發(fā)器中，沒(méi)有約束條件的是D。A.基本RS觸發(fā)器B.主從RS觸發(fā)器C.同步RS觸發(fā)器D.邊沿D觸發(fā)器814.描述觸發(fā)器的邏輯功能的方法有ABCD。A.狀態(tài)轉(zhuǎn)換真值表B.特性方程C.狀態(tài)轉(zhuǎn)換圖D.狀態(tài)轉(zhuǎn)換卡諾圖15.為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使A。=D,K=B.K=D,J==K=D=K=DDD二、判斷題（正確打√，錯(cuò)誤的打×）×1.D觸發(fā)器的特性方程為Qn+1=D，與Qn無(wú)關(guān)，所以它沒(méi)有記憶功能。（）√2.RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。（）√3.主從JK觸發(fā)器、邊沿JK觸發(fā)器和同步JK觸發(fā)器的邏輯功能完全相同。（）4.若要實(shí)現(xiàn)一個(gè)可暫停的一位二進(jìn)制計(jì)數(shù)器，控制信號(hào)A=0計(jì)數(shù)，A=1保持，可選用T觸發(fā)器，且令T=A。（×）5.由兩個(gè)TTL或非門構(gòu)成的基本RS觸發(fā)器，當(dāng)R=S=0時(shí)，觸發(fā)器的狀態(tài)為不定×（）。×6.對(duì)邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)J=K=1時(shí)，狀態(tài)會(huì)翻轉(zhuǎn)一次。（）三、填空題1．觸發(fā)器有2個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要8個(gè)觸發(fā)器。S2．一個(gè)基本RS觸發(fā)器在正常工作時(shí)，它的約束條件是R+=1，則它不允許輸入S=0且R=0的信號(hào)。3．觸發(fā)器有兩個(gè)互補(bǔ)的輸出端Q、Q，定義觸發(fā)器的1狀態(tài)為Q=1、Q=0狀態(tài)為Q=0、Q=1，可見觸發(fā)器的狀態(tài)指的是Q端的狀態(tài)。，04．一個(gè)基本RS觸發(fā)器在正常工作時(shí)，不允許輸入R=S=1的信號(hào)，因此它的約束條件是RS=0。一、選擇題1．同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的顯著優(yōu)點(diǎn)是A。A.工作速度高B.觸發(fā)器利用率高D.不受時(shí)鐘CP控制。2．把一個(gè)五進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串聯(lián)可得到D進(jìn)制計(jì)數(shù)器。3．下列邏輯電路中為時(shí)序邏輯電路的是Ｃ。A.譯碼器C.數(shù)碼寄存器D.數(shù)據(jù)選擇器4.N個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長(zhǎng)度（進(jìn)制數(shù)）為Ｄ的計(jì)數(shù)器。95.N個(gè)觸發(fā)器可以構(gòu)成能寄存Ｂ位二進(jìn)制數(shù)碼的寄存器。+16．五個(gè)D觸發(fā)器構(gòu)成環(huán)形計(jì)數(shù)器，其計(jì)數(shù)長(zhǎng)度為Ａ。7．同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者Ｂ。A.沒(méi)有觸發(fā)器B.沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制D.輸出只與內(nèi)部狀態(tài)有關(guān)C.沒(méi)有穩(wěn)定狀態(tài)8．一位8421BCD碼計(jì)數(shù)器至少需要Ｂ個(gè)觸發(fā)器。9.欲設(shè)計(jì)0，1，2，3，4，5，6，7這幾個(gè)數(shù)的計(jì)數(shù)器，如果設(shè)計(jì)合理，采用同步二進(jìn)制計(jì)數(shù)器，最少應(yīng)使用Ｂ級(jí)觸發(fā)器。10．8位移位寄存器，串行輸入時(shí)經(jīng)Ｄ個(gè)脈沖后，8位數(shù)碼全部移入寄存器中。11．用二進(jìn)制異步計(jì)數(shù)器從0做加法，計(jì)到十進(jìn)制數(shù)178，則最少需要Ｄ個(gè)觸發(fā)器。12．某移位寄存器的時(shí)鐘脈沖頻率為100KH，欲將存放在該寄存器中的數(shù)左移8Z位，完成該操作需要Ｂ時(shí)間。μSμSμSQ=+AB13.若用JK觸發(fā)器來(lái)實(shí)現(xiàn)特性方程為，則JK端的方程為ＡＢ。n1n=AB，K==AB，K=AB=，K=AB=，K=ABABA+BA+B14．若要設(shè)計(jì)一個(gè)脈沖序列為10的序列脈沖發(fā)生器，應(yīng)選用Ｃ個(gè)觸發(fā)器。二、判斷題（正確打√，錯(cuò)誤的打×）√1．同步時(shí)序電路由組合電路和存儲(chǔ)器兩部分組成。（）√×2．組合電路不含有記憶功能的器件。（3．時(shí)序電路不含有記憶功能的器件。（））√4．同步時(shí)序電路具有統(tǒng)一的時(shí)鐘CP控制。（）×5．異步時(shí)序電路的各級(jí)觸發(fā)器類型不同。（）106．環(huán)形計(jì)數(shù)器在每個(gè)時(shí)鐘脈沖CP作用時(shí)，僅有一位觸發(fā)器發(fā)生狀態(tài)更新?！粒ǎ?．環(huán)形計(jì)數(shù)器如果不作自啟動(dòng)修改，則總有孤立狀態(tài)存在。（）×8．計(jì)數(shù)器的模是指構(gòu)成計(jì)數(shù)器的觸發(fā)器的個(gè)數(shù)。（）×9．計(jì)數(shù)器的模是指對(duì)輸入的計(jì)數(shù)脈沖的個(gè)數(shù)。（）10．D觸發(fā)器的特征方程Q=D，而與Q無(wú)關(guān)，所以，D觸發(fā)器不是時(shí)序n+1n×電路。（）11．在同步時(shí)序電路的設(shè)計(jì)中，若最簡(jiǎn)狀態(tài)表中的狀態(tài)數(shù)為2，而又是用N級(jí)觸發(fā)N√器來(lái)實(shí)現(xiàn)其電路，則不需檢查電路的自啟動(dòng)性。（）12．把一個(gè)5進(jìn)制計(jì)數(shù)器與一個(gè)10進(jìn)制計(jì)數(shù)器串聯(lián)可得到15進(jìn)制計(jì)數(shù)器?！粒ǎ?3．同步二進(jìn)制計(jì)數(shù)器的電路比異步二進(jìn)制計(jì)數(shù)器復(fù)雜，所以實(shí)際應(yīng)用中較少使用×同步二進(jìn)制計(jì)數(shù)器。（）14．利用反饋歸零法獲得N進(jìn)制計(jì)數(shù)器時(shí)，若為異步置零方式，則狀態(tài)S只是短暫N√的過(guò)渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（）三、填空題1．寄存器按照功能不同可分為兩類：移位寄存器和數(shù)碼寄存器。2．?dāng)?shù)字電路按照是否有記憶功能通?？煞譃閮深悾航M合邏輯電路輯電路。、時(shí)序邏3．由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生４個(gè)順序脈沖。4．時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為同步時(shí)序電路和異步時(shí)序電路。一、選擇題1．一個(gè)容量為1K×8的存儲(chǔ)器有ＢＤ個(gè)存儲(chǔ)單元。A.8B.8KC.8000D.81922．要構(gòu)成容量為的RAM，需要Ｄ片容量為256×4的RAM。11A.23．尋址容量為16K×8的RAM需要Ｃ根地址線。A.4B.8C.14D.16E.16KB.4C.8D.324．若RAM的地址碼有8位，行、列地址譯碼器的輸入端都為4個(gè)，則它們的輸出線（即字線+位線）共有Ｃ條。A.8B.16C.32D.2565．某存儲(chǔ)器具有8根地址線和8根雙向數(shù)據(jù)線，則該存儲(chǔ)器的容量為Ｃ。A.8×3B.C.256×8D.256×2566.采用對(duì)稱雙地址結(jié)構(gòu)尋址的1024×1的存儲(chǔ)矩陣有C。A.10行10列B.5行5列C.32行32列D.1024行1024列7．隨機(jī)存取存儲(chǔ)器具有Ａ功能。A.讀/寫B(tài).無(wú)讀/寫C.只讀8．欲將容量為128×1的RAM擴(kuò)展為1024×8，則需要控制各片選端的輔助譯碼器的輸出端數(shù)為Ｄ。A.1B.2C.3D.89．欲將容量為256×1的RAM擴(kuò)展為1024×8，則需要控制各片選端的輔助譯碼器的輸入端數(shù)為Ｂ。10．只讀存儲(chǔ)器ROM在運(yùn)行時(shí)具有Ａ功能。A.讀/無(wú)寫B(tài).無(wú)讀/寫C.讀/寫D.無(wú)讀/無(wú)寫11．只讀存儲(chǔ)器ROM中的內(nèi)容，當(dāng)電源斷掉后又接通，存儲(chǔ)器中的內(nèi)容Ｄ。A.全部改變B.全部為0C.不可預(yù)料D.保持不變12．隨機(jī)存取存儲(chǔ)器RAM中的內(nèi)容，當(dāng)電源斷掉后又接通，存儲(chǔ)器中的內(nèi)容Ｃ。A.全部改變1D.保持不變13．一個(gè)容量為512×1的靜態(tài)RAM具有Ａ。A.地址線9根，數(shù)據(jù)線1根1根，數(shù)據(jù)線9根C.地址線512根，數(shù)據(jù)線9根D.地址線9根，數(shù)據(jù)線512根14．用若干RAM實(shí)現(xiàn)位擴(kuò)展時(shí)，其方法是將ＡＣＤ相應(yīng)地并聯(lián)在一起。A.地址線B.數(shù)據(jù)線C.片選信號(hào)線D.讀/寫線15．PROM的與陣列（地址譯碼器）是B。A.全譯碼可編程陣列B.全譯碼不可編程陣列C.非全譯碼可編程陣列D.非全譯碼不可編程陣列二、判斷題（正確打√，錯(cuò)誤的打×）√1.實(shí)際中，常以字?jǐn)?shù)和位數(shù)的乘積表示存儲(chǔ)容量。（12）√2.RAM由若干位存儲(chǔ)單元組成，每個(gè)存儲(chǔ)單元可存放一位二進(jìn)制信息。（）√3.動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器需要不斷地刷新，以防止電容上存儲(chǔ)的信息丟失。（）×4.用2片容量為16K×8的RAM構(gòu)成容量為的RAM是位擴(kuò)展。（）×5.所有的半導(dǎo)體存儲(chǔ)器在運(yùn)行時(shí)都具有讀和寫的功能。（）×6.ROM和RAM中存入的信息在電源斷掉后都不會(huì)丟失。（）×7.RAM中的信息，當(dāng)電源斷掉后又接通，則原存的信息不會(huì)改變。（）8.存儲(chǔ)器字?jǐn)?shù)的擴(kuò)展可以利用外加譯碼器控制數(shù)個(gè)芯片的片選輸入端來(lái)實(shí)現(xiàn)?！蹋ǎ?.PROM的或陣列（存儲(chǔ)矩陣）是可編程陣列。（√）√10.ROM的每個(gè)與項(xiàng)（地址譯碼器的輸出）都一定是最小項(xiàng)。（）一、選擇題1．一個(gè)無(wú)符號(hào)8位數(shù)字量輸入的DAC，其分辨率為Ｄ位。2．一個(gè)無(wú)符號(hào)10位數(shù)字輸入的DA