數(shù)字電路考研康華光電子技術(shù)基礎(chǔ)數(shù)字部分考研真題與筆記

經(jīng)典word整理文檔，僅參考，雙擊此處可刪除頁眉頁腳。本資料屬于網(wǎng)絡(luò)整理，如有侵權(quán)，請聯(lián)系刪除，謝謝！數(shù)字電路考研康華光電子技術(shù)基礎(chǔ)數(shù)字部分考研真題與筆記一、數(shù)電考研考點復習筆記1.1復習筆記練運用。2數(shù)字信號的描述方法（見表1-1-2）（1）數(shù)字波形的兩種類型見表1-1-3表1-1-3數(shù)字波形的類型（2）周期性和非周期性用周期T和頻率f來描述。脈沖波形的脈沖寬度用表示，所以占空比（3）實際數(shù)字信號波形平跳到低電平時，邊沿沒有那么陡峭，而要經(jīng)歷一個過渡過程。圖1-1-1為非理想脈沖波形。圖1-1-1非理想脈沖波形時序圖和定時圖區(qū)別與特征見表1-1-5。表1-1-5時序圖、定時圖特征1幾種常用的進制（見表1-1-6）表1-1-6幾種常用的進制（1）其他進制轉(zhuǎn)十進制其中R表示進制，Ki表示相應位的值。例如（二進制轉(zhuǎn)十進制）：（1011.01）＝1×2＋0×2＋1×2＋1×2＋0×2＝（11.25）。3210－1－2210①整數(shù)部分的轉(zhuǎn)換：將十進制數(shù)除以2，取所余數(shù)為k；將其商再除以2，取其0余數(shù)為k0kk（從下往上排）1n10②小數(shù)部分的轉(zhuǎn)換：將十進制數(shù)乘以2，取乘積的整數(shù)部分為k；將乘積的小-1數(shù)部分再乘以2，取乘積的整數(shù)部分為k，……以此類推，直到求出要求的位數(shù)-2為止，kkk…（從上往下排）即為二進制數(shù)。以273.69為例，如圖1-1-3-1-2-3所以4位二進制數(shù)分為一組并代之以4位數(shù)分為一組并代之以等值的十六進制數(shù)，即可得到對應的十六進制數(shù)。例如：②十六進制轉(zhuǎn)二進制：將十六進制數(shù)的每一位用等值的4位二進制數(shù)代替即可。例如：將二進制數(shù)轉(zhuǎn)換為八進制數(shù)時，只要將二進制數(shù)的整數(shù)部分從低位到高位每33位分為本相同。例如：二→八轉(zhuǎn)換八→二轉(zhuǎn)換無符號二進制數(shù)的加法規(guī)則：方框中的1為進位數(shù)。（2）二進制減法無符號二進制數(shù)的減法規(guī)則：方框中的1為借位數(shù)。高位表示符號位，其中，0表示正數(shù)，1表示負數(shù)，其余部分為數(shù)值位。將負數(shù)用補碼表示，以便將減法運算變?yōu)榧臃ㄟ\算。（1）原碼、反碼、補碼之間的轉(zhuǎn)換見表1-1-7表1-1-7原碼、反碼、補碼之間的轉(zhuǎn)換原碼：反碼：補碼：二進制數(shù)減法運算的原理是減去一個正數(shù)相當于加上一個負數(shù)，即A－B＝A＋（－B），對（－B）求補碼，然后進行加法運算。制數(shù)補碼的符號位對齊。乘法和除法可以采用移位和加法或減法的組合完成。（3）溢出當運算結(jié)果超出了數(shù)值位表示的范圍時就會產(chǎn)生溢出。解決辦法：進行位擴展四、二進制代碼1各種二進制代碼（見表1-1-8）表1-1-8各種二進制代碼（1）二進制碼轉(zhuǎn)格雷碼①格雷碼的最高位（最左位）與二進制碼的最高位相同。②從左到右，逐一將二進制碼相鄰的2位相加（舍去進位），作為格雷碼的下一位。（2）格雷碼轉(zhuǎn)二進制碼①二進制碼的最高位（最左位）與格雷碼的最高位相同。②將產(chǎn)生的每一位二進制碼，與下一位相鄰的格雷碼相加（舍去進位），作為二進制碼的下一位。當0和1表示邏輯狀態(tài)時，兩個二進制數(shù)碼按照某種指定的因果關(guān)系進行的運算稱為邏輯運算。各種邏輯運算的類型見表1-1-9。表1-1-9邏輯運算總結(jié)六、邏輯函數(shù)及其表示方法1邏輯函數(shù)的幾種表示方法（見表1-1-10）表1-1-10邏輯函數(shù)的幾種表示方法系，可以從一種表示方法，得到其他表示方法。的邏輯表達式；③根據(jù)邏輯表達式畫邏輯圖。二、《電子技術(shù)基礎(chǔ)-數(shù)字部分》考研真題一、考研真題解析1、填空題8421BCD2009年研]210【解析】二進制轉(zhuǎn)換為十進制時，按公式D＝∑k×2求和即可，再由十ii2數(shù)（39.875）的二進制數(shù)為（）。[重慶大學【解析】將十進制數(shù)轉(zhuǎn)化為二進制數(shù)時，整數(shù)部分除以2取余，小數(shù)部分乘以2取整，得到（39.875）＝（100111.111）位二進制數(shù)有16個102422168421BCD＝（東大學2014年研]）281016【解析】8421BCD碼就是利用四個位元來儲存一個十進制的數(shù)碼。所以可先將8421BCD碼轉(zhuǎn)換成10（10000111）＝（87）＝（1010111）2102進制轉(zhuǎn)8010111）28。同理，2進制轉(zhuǎn)16進制每4位為一組，（01010111）＝（57）。216）8421BCD。[山東大學162810【答案】00101011；53；43；01000011~~位二進制數(shù)有16個狀態(tài)，因此可以將一位16進制數(shù)轉(zhuǎn)化為4；八進制由0～7八個數(shù)碼表示，2可以將一組二進制數(shù)從右往左，3位二進制數(shù)分成一組，得到（00101011）2＝（53）；將每位二進制數(shù)與其權(quán)值相乘，然后再相加得到相應的十進制數(shù)，8（0010碼是一種二進制的數(shù)字編碼形式，用二210進制編碼的十進制代碼。因此可以將每位二進制數(shù)轉(zhuǎn)化為4位8421BCD碼，10）（要求誤差不大于22016年研]－3102【答案】10100.001~~【解析】將十進制數(shù)轉(zhuǎn)化為二進制數(shù)時，整數(shù)部分除以2取余，小數(shù)部分乘以2取整；又因為題目要求誤差不大于2－3到（20.16）＝（10100.001）。102）8421BCD。[山東大學102816【答案】100011；43；23；00110101~~【解析】先將十進制數(shù)轉(zhuǎn)換為二進制數(shù)，然后分別根據(jù)每三位二進制數(shù)對應一位八進制數(shù)轉(zhuǎn)換為八進制數(shù)和每四位二進制數(shù)對應一位十六進制數(shù)轉(zhuǎn)換零。根據(jù)每一位十進制數(shù)對應4位8421碼得到8421BCD碼。7二進制數(shù)（10110001）轉(zhuǎn)換為十六進制數(shù)為（），轉(zhuǎn)換為八進制數(shù)28【答案】B1；261~~【解析】根據(jù)每三位二進制數(shù)對應一位八進制數(shù)轉(zhuǎn)換為八進制數(shù)；每四整數(shù)位則前補零，若為小數(shù)位則后補零。8用最小項表示函數(shù)F（A，B，C）＝∑m（0，1，2，6），則它的最大項表達式是F＝（【答案】∏m（3，4，5，7）＝（A＋B′＋C′）（A′＋B＋C）（A′＋B＋C′）（A′＋B′＋C′）~~【解析】根據(jù)最小項之和與最大項之積兩種形式的關(guān)系，可得到最大項表達式。）（注：不要寫簡略形式）。[北京郵電大學2015＿＿9邏輯函數(shù)式Y(jié)＝ABCD＋ABCD＋ABCD化簡成最簡與或式為（2【答案】Y＝ABCD＋ABC′＋ABD′＋A′CD＋B′CD2【解析】根據(jù)德摩根定律將邏輯函數(shù)式進行化簡可得最終結(jié)果。101-1-1中均為TTL門電路）。[山東大學2016年研]1234【答案】0；0；1；A~~【解析】TTL電路輸入端經(jīng)電阻接低電平時，R＜0.91kΩ是輸入端可視作邏輯1，若輸入端懸空則可視作邏輯1。所以根據(jù)以上分析可得：11Y：該門為非門。Y＝（1）′＝02233Y：該門為同或門。Y＝（A⊙1）＝A4411以“1”和“0”分別代表高、低電平，試給出下圖各電路的輸出（圖1-1-2中均為TTL門電路）。[山東大學2015年研]1234【答案】1；A′；A；0~~【解析】TTL電路輸入端經(jīng)電阻接低電平時，R＜0.91kΩ輸入端可視作邏輯0，R＞2.5kΩ可視作邏輯1，若輸入端接3.5V電壓時可視為邏輯1。根據(jù)以上分析可得：輸出信號Y的為與非門，Y＝（A·0）′＝1；輸出信號Y的為112與非門Y＝（A·1）′＝A′；輸出信號Y的為與門，Y＝（A·1）＝A；輸出信號23344121-1-3中均為TTL門電路）。[山東大學2014年研]Y＝（）；Y＝（）；Y＝（）；Y＝（）。1234【解析】TTL電路輸入端經(jīng)電阻接低電平時，R＜0.91kΩ是輸入端可視作邏輯1，若輸入端懸空則可視作邏輯1。所以根據(jù)以上分析可得：11Y：該門同樣為或非門。Y＝（A＋1）′＝02233Y：該門為同或門。Y＝（A⊙1）＝A4413CMOS或非門輸入端的處理方法是（【答案】通過限流電阻接地~~或非門的輸入不允許懸空，因為懸空相當于高電平，輸出端的輸出電平將一直保持為0，并可能產(chǎn)生由干擾引起的輸出錯誤。所以處理方法為通過限流電阻接地這樣輸入端為低電平不會影響或非門的邏輯功能。14負邏輯或門是正邏輯（【答案】與~~【解析】正邏輯：高電平表示邏輯1，低電平表示邏輯0。負邏輯：用高電平表示邏輯0，低電平表示邏輯1。所以負邏輯或門的真值表為：表1-1-1負邏輯或門真值表15要實現(xiàn)線與功能，應使用（【答案】OC~~【解析】OC門即為集電極開路門，可將多個集電極輸出端并聯(lián)在一起接上拉電阻至高電平，從而實現(xiàn)OC門的線與功能。）。[重慶大學2015年左右；分為飽和區(qū)，放大區(qū)，截止區(qū)。~~）。在一條總線上分時復用多個器件可以用（年研]）達到隔離和選通的目的。[重慶大學2014【解析】下圖1-1-4為三態(tài)與非門電路圖，通過分析電路邏輯狀態(tài)可得態(tài)，相當于總線斷開，避免與總線上的其他設(shè)備發(fā)生沖突。18門電路的電壓傳輸曲線反映（學2014年研]【答案】輸出電壓和輸入電壓；在保證輸出高、低電平基本不變的條件下，所允許的最大噪聲幅度~~【解析】門電路電壓傳輸曲線反映了輸出端電壓和輸入端電壓之間的關(guān)低電平有一個波動范圍，這個范圍稱為輸入端的噪聲容限。）。四輸入TTL與非門輸入端均為低電平時，總輸入電）倍。[重慶大學2014流為單個輸入端的低電平輸入電流的（【答案】能驅(qū)動同類門電路的數(shù)目；4~~【解析】扇出系數(shù)是指能驅(qū)動同類門電路的數(shù)目；而四輸入TTL門電路輸入端總電流為每個輸入端電流之和。20CMOS電路的靜態(tài)功能耗比TTL電路的靜態(tài)功耗（）。[中山大學2010門電路在靜態(tài)下無論輸出高電平還是低電平，總有一個管子是截止的，電流極小，所以靜態(tài)功耗很小。21在數(shù)字門電路中，（大學2016年研]【解析】CMOS傳輸門的一個重要用途是作模擬開關(guān)。）門電路突出的優(yōu)點之一是功耗低。），輸出低電【解析】根據(jù)噪聲容限的定義與計算方法，典型TTL門電路中74系列的典型參數(shù)為VOH（min）＝2.4V；VOL（max）＝0.4V。2019【解析】ECL門電路工作速度快的原因主要有：①ECL門電路消除了由時間。）、【答案】A′；1；A′B′~~11223326如圖1-1-6所示電路為4選1數(shù)據(jù)選擇器構(gòu)成的組合電路，寫出其輸出端的最簡與或式F＝（）。[北京郵電大學2015年研]【答案】[C′（A′A′）＋C′（A′A）＋1（AA′）＋C′（AA）]10101010【解析】根據(jù)數(shù)據(jù)選擇器的邏輯函數(shù)式進行相應輸入位的書寫即可。27觸發(fā)器的特點為（）。[重慶大學2015年研]【答案】①觸發(fā)器有兩種能自行保持的穩(wěn)定狀態(tài)，分別表示二進制數(shù)0和1或二值信息邏輯0和邏輯穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)榱硪环N穩(wěn)定狀態(tài)；當觸發(fā)信號消失后，能保持現(xiàn)有狀態(tài)不變?！窘馕觥坑|發(fā)器具有以下特點：①具有兩個能自行保持的穩(wěn)定狀態(tài)，以表示邏輯狀態(tài)0和1，或二進制數(shù)0和1；②在觸發(fā)信號操作下，根據(jù)不同輸入信號可以置成1或0狀態(tài)。28觸發(fā)器的空翻是指（學2014年研]觸發(fā)器出現(xiàn)在“0”、“1”兩邏輯信號中多次翻轉(zhuǎn)的現(xiàn)象；維持阻塞D觸發(fā)器和邊沿JK觸發(fā)器~~CLK時鐘信號的邊沿觸發(fā)，目前已用于數(shù)字集成電路的有維持阻塞D觸發(fā)器和邊沿JK觸發(fā)器等。29一個邊沿JK[山東大學2014年研]＿＿【解析】JK觸發(fā)器的特征表達式為Q＝JQ＋KQ，將J＝K＝0代n＋1nn入特征方程中可得Q＝Q所以狀態(tài)不變。n＋1n）觸發(fā)器的邏輯功能。[北京郵電大學2016年研]【答案】T~~31n位二進制計數(shù)器要由（東大學2019年研]【答案】n；2n【解析】二進制計數(shù)器的位數(shù)與所用觸發(fā)器位數(shù)相同；狀態(tài)數(shù)為2。）。[山n）狀態(tài)的，若它們是低電平有效的，當不用時應將它們放在（【答案】觸發(fā)器指定初始；高電平~~）。[山東大學2018年研]1端和置0CLK到該其置于高電平。33時序電路中“等價狀態(tài)”是（大學2014年研]），在實際應用中起（【答案】相同的輸入下，輸出相同且次態(tài)也相同；化簡~~【解析】狀態(tài)等價是指在相同的輸入變量條件下，次態(tài)相同且輸出也相化構(gòu)成相應電路的硬件結(jié)構(gòu)。34一個模值為6的計數(shù)器，狀態(tài)轉(zhuǎn)移圖如圖1-1-7所示，若初始狀態(tài)為000，）。[北京郵電大學2015年研]CP＝16···4，所以經(jīng)過了100CP脈沖后，計數(shù)器循環(huán)了16個完整計數(shù)周期，然后又進行了4次狀態(tài)變化，所以此時狀態(tài)為110。354個觸發(fā)器構(gòu)成M序列發(fā)生器，反饋函數(shù)D＝Q⊕Q，若初始狀態(tài)為030）。[北京郵電大學2015年研]【答案】1111101011001000~~【解析】根據(jù)初始狀態(tài)和反饋函數(shù)可以列出狀態(tài)轉(zhuǎn)換表，得到循環(huán)的狀態(tài)序列，從而得到Q的周期性輸出的序列。3210336某M序列發(fā)生器由4位D觸發(fā)器構(gòu)成，反饋函數(shù)為Q⊕Q，若該發(fā)生器的30北32103【解析】根據(jù)初始狀態(tài)和反饋函數(shù)可知4位觸發(fā)器構(gòu)成的序列發(fā)生器所產(chǎn)生的序列為16位，所以每16個時鐘脈沖輸出一個完整的序列，故2016個狀態(tài)時剛好完成了126個循環(huán)，所以又回到了初始狀態(tài)，故Q＝1。3）輸出的真值表。[電【解析】2＝1024，10位地址碼，輸出具有4位。102015【答案】存儲矩陣；地址譯碼器；讀/寫控制電路~~【解析】圖1-1-8為RAM的結(jié)構(gòu)框圖，從圖中可以得到RAM電路通常由存儲矩陣、地址譯碼器和讀/寫控制電路組成。圖1-1-8RAM結(jié)構(gòu)框圖【解析】地址譯碼器一般都分成行地址譯碼器和列地址譯碼器兩部分。行地址譯碼器將輸入地址代碼的若干位譯成某一條字線的輸出高、低電平信號，1單元進行讀、寫操作。40若用32K×8位的CMOS靜態(tài)RAM芯片組成256K×16位的存儲器系統(tǒng)，共需要（）片芯片。[北京郵電大學2015年研]【答案】16~~【解析】根據(jù)存儲器的位擴展和字擴展方式可知，（256×16）/（32×8）＝16。41圖1-1-9是某存儲器ROM的點陣圖，請?zhí)羁眨海?）該ROM的容量為（）。（2）D的輸出函數(shù)式最小項之和