接口技術(shù)模擬接口

接口技術(shù)模擬接口第一頁，共八十五頁，2022年，8月28日當計算機用于數(shù)據(jù)采集和過程控制的時候，采集對象往往是連續(xù)變化的物理量（如溫度、壓力、聲波等），但計算機處理的是離散的數(shù)字量，因此需要對連接變化的物理量（模擬量）進行采樣、保持，再把模擬量轉(zhuǎn)換為數(shù)字量交給計算機處理、保存等。計算機輸出的數(shù)字量有時需要轉(zhuǎn)換為模擬量去控制某些執(zhí)行元件（如聲卡播放音樂等）。A/D轉(zhuǎn)換器ADC完成模擬量→數(shù)字量的轉(zhuǎn)換，D/A轉(zhuǎn)換器DAC完成數(shù)字量→模擬量的轉(zhuǎn)換。信號及處理第二頁，共八十五頁，2022年，8月28日模擬輸入輸出系統(tǒng)第三頁，共八十五頁，2022年，8月28日1)傳感器傳感器是用于將工業(yè)生產(chǎn)現(xiàn)場的某些非電物理量轉(zhuǎn)換為電量(電流、電壓)的器件。例如，熱電偶能夠?qū)囟冗@個物理量轉(zhuǎn)換成幾毫伏或幾十毫伏的電壓信號，所以可用它作為溫度傳感器；而壓力傳感器可以把物理量壓力的變化轉(zhuǎn)換為電信號，等等。2)變送器一般來講，傳感器輸出的電信號都比較微弱，有些傳感器的輸出甚至是電阻值、電容值等非電量。為了易于與信號處理環(huán)節(jié)銜接，就需要將這些微弱電信號及電阻值等非電量轉(zhuǎn)換成一種統(tǒng)一的電信號，變送器就是實現(xiàn)這一功能的器件。它將傳感器的輸出信號轉(zhuǎn)換成0～10mA或4～20mA的統(tǒng)一電流信號或者0～5V的電壓信號3)信號處理環(huán)節(jié)信號處理環(huán)節(jié)主要包括信號的放大及干擾信號的去除。它將變送器輸出的信號進行放大或處理成與A/D(AnalogtoDigital)轉(zhuǎn)換器所要求的輸入相適應(yīng)的電平。另外，傳感器通常都安裝在現(xiàn)場，環(huán)境比較惡劣，其輸出常疊加有高頻干擾信號。因此，信號處理環(huán)節(jié)通常是低通濾波電路，如RC濾波器或由運算放大器構(gòu)成的有源濾波電路等。第四頁，共八十五頁，2022年，8月28日4)多路轉(zhuǎn)換開關(guān)在生產(chǎn)過程中，要監(jiān)測或控制的模擬量往往不止一個，尤其是數(shù)據(jù)采集系統(tǒng)中，需要采集的模擬量一般比較多，而且不少模擬量是緩慢變化的信號。對這類模擬信號的采集，可采用多路模擬開關(guān)，使多個模擬信號共用一個A/D轉(zhuǎn)換器進行采樣和轉(zhuǎn)換，以降低成本。5)采樣保持電路在數(shù)據(jù)采樣期間，保持輸入信號不變的電路稱為采樣保持電路。由于輸入模擬信號是連續(xù)變化的，而A/D轉(zhuǎn)換器完成一次轉(zhuǎn)換需要一定的時間，這段時間稱為轉(zhuǎn)換時間。不同的A/D轉(zhuǎn)換芯片，其轉(zhuǎn)換時間不同。對于變化較快的模擬輸入信號，如果不在轉(zhuǎn)換期間保持輸入信號不變，就可能引起轉(zhuǎn)換誤差。A/D轉(zhuǎn)換芯片的轉(zhuǎn)換時間越長，對同樣頻率模擬信號的轉(zhuǎn)換精度的影響就越大。所以，在A/D轉(zhuǎn)換器前面要增加一級采樣保持電路，以保證在轉(zhuǎn)換過程中，輸入信號保持在其采樣期間的值不變。6)模數(shù)轉(zhuǎn)換器A/D這是模擬量輸入通道的中心環(huán)節(jié)，它的作用是將輸入的模擬信號轉(zhuǎn)換成計算機能夠識別的數(shù)字信號，以便計算機進行分析和處理。第五頁，共八十五頁，2022年，8月28日模擬量的輸出通道計算機的輸出信號是數(shù)字信號，而有些控制執(zhí)行元件要求提供模擬的輸入電流或電壓信號，這就需要將計算機輸出的數(shù)字量轉(zhuǎn)換為模擬量，這個過程的實現(xiàn)由模擬量的輸出通道來完成。輸出通道的核心部件是D/A(DigitaltoAnalog)轉(zhuǎn)換器，由于將數(shù)字量轉(zhuǎn)換為模擬量同樣需要一定的轉(zhuǎn)換時間，也就要求在整個轉(zhuǎn)換過程中待轉(zhuǎn)換的數(shù)字量要保持不變。而計算機的運行速度很快，其輸出的數(shù)據(jù)在數(shù)據(jù)總線上穩(wěn)定的時間很短，因此，在計算機與D/A轉(zhuǎn)換器之間必須加一級鎖存器以保持數(shù)字量的穩(wěn)定。D/A轉(zhuǎn)換器的輸出端一般還要加上低通濾波器，以平滑輸出波形。另外，為了能夠驅(qū)動執(zhí)行器件，還需要設(shè)置驅(qū)動放大電路將輸出的小功率模擬量加以放大，以足夠驅(qū)動執(zhí)行元件動作。第六頁，共八十五頁，2022年，8月28日12.1數(shù)/模（D/A）轉(zhuǎn)換

D/A轉(zhuǎn)換器完成數(shù)字量→模擬量的轉(zhuǎn)換，這在計算機和虛擬信號發(fā)生器中應(yīng)用非常普遍。一、D/A轉(zhuǎn)換原理數(shù)/模轉(zhuǎn)換器的核心器件是“解碼網(wǎng)絡(luò)”常用的解碼網(wǎng)絡(luò)有權(quán)電阻解碼網(wǎng)絡(luò)、T型解碼網(wǎng)絡(luò)、開關(guān)樹型DAC、雙極性輸出DAC等第七頁，共八十五頁，2022年，8月28日求和元件RRRR2R2R2R2R2R節(jié)點7節(jié)點6節(jié)點5節(jié)點0S7S6S5S6圖10-1T型解碼網(wǎng)絡(luò)原理圖原理：其中Di=0或1(i=0，1，2，…，n-1)。第八頁，共八十五頁，2022年，8月28日圖中Vref為參考電壓，S7、S6……SO為8個電子開關(guān)，受計算機輸出的二進制數(shù)據(jù)控制其導通/關(guān)斷。解碼網(wǎng)絡(luò)相鄰兩節(jié)點之間的電阻都為R，但節(jié)點7與運算放大器之間，節(jié)點0與地之間的電阻為2R，各支路電阻為2R。不論電子開關(guān)導通/關(guān)斷，從任一節(jié)點向左、向右看（不包含支路電阻）的等效電阻都是2R。用疊加原理分析輸入到運算放大器的總電流：依次假設(shè)S7～S0中只有一個電子開關(guān)接通Vref，其他電子開關(guān)接地，可求出總電流為：總電流=D7×I×2-1+D6×I×2-2+……D0×I×2-8

=I×2-8(D7×27+D6×26+……D0×20)=N×2-8(Verf/3R)由于Verf和3R均為固定值總電流只與輸入的二進制數(shù)N有關(guān)，所以通過解碼網(wǎng)絡(luò)可得到一個與輸入數(shù)字量成比例關(guān)系的電流。第九頁，共八十五頁，2022年，8月28日集成化的D/A轉(zhuǎn)換芯片按輸入二進制的位數(shù)常見的有8、12、16、20位D/A轉(zhuǎn)換器。二、D/A轉(zhuǎn)換器特性及連接D/A轉(zhuǎn)換器一般是根據(jù)自己的需要選擇相應(yīng)數(shù)據(jù)位寬度和速度的D/A轉(zhuǎn)換芯片，在選擇D/A轉(zhuǎn)換器芯片時一般考慮如下指標：（1）分辨率：

指D/A轉(zhuǎn)換器能分辨的最小電壓增量，或1個二進制增量所代表的模擬量大小。分辨率的表示式為：分辨率=Vref/2位數(shù)或分辨率=（V+ref+V-ref)/2位數(shù)若Vref=5V，8位的D/A轉(zhuǎn)換器分辨率為5/256=20mV。第十頁，共八十五頁，2022年，8月28日（2）轉(zhuǎn)換時間：

指數(shù)字量輸入到模擬量輸出達到穩(wěn)定所需的時間。一般電流型D/A轉(zhuǎn)換器在幾秒到幾百微秒之內(nèi)；而電壓型D/A轉(zhuǎn)換器轉(zhuǎn)換較慢，取決于運算放大器的響應(yīng)時間。（3）精度：

指D/A轉(zhuǎn)換器實際輸出與理論值之間的誤差，一般采用數(shù)字量的最低有效位作為衡量單位（如1/2LSB）。如D/A分辨率為20mV，則精度為±10mV.（4）線性度：

當數(shù)字量變化時，D/A轉(zhuǎn)換器輸出的模擬量按比例變化的程度。第十一頁，共八十五頁，2022年，8月28日DAC（數(shù)字模擬變換集成電路）是系統(tǒng)或設(shè)備中的一個功能器件，當將它接入系統(tǒng)時，不同的應(yīng)用場合對其輸入輸出有不同的要求，一般考慮以下幾方面：（1）輸入緩沖能力：

DAC的輸入緩沖能力是非常重要的，具有緩沖能力（數(shù)據(jù)寄存器）的DAC芯片可直接與CPU或系統(tǒng)總線相連，否則必須添加鎖存器。（2）輸入碼制：

DAC輸入有二進制BCD碼兩種，對于單極性DAC可接收二進制和BCD碼；雙極性DAC接收偏移二進制或補碼。第十二頁，共八十五頁，2022年，8月28日（3）輸出類型：DAC輸出有電流型和電壓型兩種，用戶可根據(jù)需要選擇，也可進行電流→電壓轉(zhuǎn)換。（4）輸出極性：DC有單極性和雙極性兩種，如果要求輸出有正負變化，則必須使用雙極性DAC芯片。三、DAC典型連接DAC芯片與CPU或系統(tǒng)總路線連接時，可從數(shù)據(jù)總線寬度是否與DAC位數(shù)據(jù)匹配、DAC是否具有數(shù)據(jù)寄存器兩個方面來慮，一般有下面幾種情況：（1）當DAC位數(shù)與數(shù)據(jù)總線寬度相同，具有數(shù)據(jù)緩沖能力時，可直接與CPU連接。第十三頁，共八十五頁，2022年，8月28日（2）當DAC位數(shù)與數(shù)據(jù)總線寬度相同，DAC沒有數(shù)據(jù)寄存器時，必須外加鎖存器或I/O接口芯片（如8255A等）才能與CPU連接。當DAC位數(shù)大于數(shù)據(jù)總線寬度，DAC無論有無數(shù)據(jù)寄存器時，都必須外加鎖存器或I/O接口芯片才能與CPU相連接。1.8位DAC連接DAC0832是一片典型的8位DAC芯片，其引腳和內(nèi)部結(jié)構(gòu)如圖10-2所示。

2019181716151413121112345678910VCCILEWR2XFERDI4DI5DI6DI7IOUT1IOUT2CSWR1AGNDDI3DI2DI1DI0VREFRFBDGND第十四頁，共八十五頁，2022年，8月28日8位輸入寄存器8位DAC寄存器8位D/A轉(zhuǎn)換器DI7~DI10ILELE1LE2CSWR1WR2XFERVREFIOUT2IOUT1RFBAGND(模擬地)圖10-2DAC0832引腳及內(nèi)部結(jié)構(gòu)第十五頁，共八十五頁，2022年，8月28日CS——片選信號輸入端，低電平有效。ILE——數(shù)據(jù)鎖存允許信號輸入端，高電平有效。WR1——輸入鎖存器寫選通信號，低電平有效。它作為第一級鎖存信號將輸入數(shù)據(jù)鎖存到輸入鎖存器中。WR1必須在CS和ILE均有效時才能起操控作用。WR2——DAC寄存器寫選通信號，低電平有效。它將鎖存在輸入鎖存器中可用的8位數(shù)據(jù)送到DAC寄存器中進行鎖存。此時，傳送控制信號XFER必須有效。XFER——傳送控制信號，低電平有效。當XFER為低電平時，將允許。D0-D7——8位數(shù)據(jù)輸入端，D7為最高位。第十六頁，共八十五頁，2022年，8月28日IOUT1、IOUT2——模擬電流輸出端，轉(zhuǎn)換結(jié)果以一組差動電流(IOUT1，IOUT2)輸出。當DAC寄存器中的數(shù)字碼全為“l(fā)”時，IOUT1最大；全為“0”時，IOUT1為零。IOUT1+IOUT2=常數(shù)，IOUT1、IOUT2隨DAC寄存器的內(nèi)容線性變化。RFB——反饋電阻引出端，DAC0830內(nèi)部已有反饋電阻，所以RFB端可以直接接到外部運算放大器的輸出端，這樣，相當于將一個反饋電阻接在運算放大器的輸入端和輸出端之間。VCC——電源電壓輸入端，范圍為+5——+15V，以+15V時工作為最佳。VREF——參考電壓輸入端，此端可接一個正電壓，也可接負電壓。范圍為－10——+10V。外部標準電壓通過VREF與T型電阻網(wǎng)絡(luò)相連。此電壓越穩(wěn)定，模擬輸出精度就越高。AGND——模擬地。DGND——數(shù)字地。第十七頁，共八十五頁，2022年，8月28日D7~D0IOWA9~A0AEN系統(tǒng)總線DI0~7WR1ILECSDAC0832譯碼器WR2XFERDGNDVerfRfbI01I02AGND+-AR+5VVout圖10-3DAC0832單緩沖方式連接+5V200H第十八頁，共八十五頁，2022年，8月28日DAC0832有三種工作方式：（1）雙緩沖方式（2）單緩沖方式（3）直通方式注：在DAC實際連接中，要注意區(qū)分“模擬地”和“數(shù)字地”的連接，為了避免信號串擾，數(shù)字量部分只能連接到數(shù)字地，而模所量部分只能連接到模擬地。采用單緩沖方式連接如圖10-3所示。利用DAC可實現(xiàn)任意波形（如鋸齒波、三角波、正弦波等）的輸出，如輸出鋸齒波、三角波的程序段如下：TRG：MOVDX，200HMOVAL，0HTN1：OUTDX，ALINCAL第十九頁，共八十五頁，2022年，8月28日

JNZTN1MOVAL，0FFHTN2：OUTDX，ALDECALJNZTN1

…………輸出鋸齒波程序段如下：TRG：MOVDX，200HMOVAL，0HTN：OUTDX，ALINCALJMPTN…………第二十頁，共八十五頁，2022年，8月28日利用圖所示的DAC0832單緩沖方式連接圖，也可輸出正弦波，由于DAC0832是一個單極性輸出DAC芯片，因此在正弦波輸出中應(yīng)將0V平移到128數(shù)值上，其C語言控制程序如下：#include<stdio.h>#include<math.h>Main(){unsignedcharV0=128,VOUT;inti; Next:i=0;while(i<=360){∥角度最大為360度VOUT=V0+128*sin(3.14159*i/180);∥計算每10度的正弦值outportb(0x200,VOUT);∥輸出i=i+10;∥角度+10}while(!kbhit()){∥等待鍵盤gotonext∥鍵盤無鍵按下，重復輸出正弦波}}第二十一頁，共八十五頁，2022年，8月28日雙緩沖方式計算機屏幕上某點的顏色由R、G、B共3個顏色槍控制，每一槍若用DAC0832（片選分別為CSR、CSG、CSB）的模擬信號輸出進行驅(qū)動控制。（還可以有X、Y分量控制）。請設(shè)計顏色點的顯示控制系統(tǒng)。要求畫出設(shè)計圖，并編寫一子程序DISPCLR顯示此點的顏色（待顯示點的顏色值在變量COLOR開始的3個字節(jié)內(nèi)，DAC0832的輸出只需畫Iout端即可）。

第二十二頁，共八十五頁，2022年，8月28日第二十三頁，共八十五頁，2022年，8月28日采用雙緩沖工作方式。再選擇CSX作為2級緩沖XFER的控制信號。DISPCLRPROCNEARMOVDX,CSRMOVAL,COLOROUTDX,ALNOPMOVDX,CSGMOVAL,COLOR+1OUTDX,ALNOP

MOVDX,CSBMOVAL,COLOR+2OUTDX,ALNOPMOVDX,CSX;XFER-OUTDX,ALNOPRETDISPCLRENDP第二十四頁，共八十五頁，2022年，8月28日2.12位DAC連接由于微機的I/O指令一次只能輸出8位數(shù)據(jù)，因此對于數(shù)據(jù)寬度大于8位DAC只能分兩次輸入數(shù)據(jù)，為此一般大于8位數(shù)據(jù)寬度的DAC內(nèi)部均設(shè)計有兩級數(shù)據(jù)緩沖，如12位DAC1210內(nèi)部就有兩級數(shù)據(jù)緩沖，內(nèi)部結(jié)構(gòu)如圖10-4所示。第二十五頁，共八十五頁，2022年，8月28日8位輸入鎖存器4位輸入鎖存器12位DAC存儲器12位相乘型D/A轉(zhuǎn)換器LELELELSBMSBDI1115DI1016DI917DI818DI719DI620DI54DI45DI36DI27DI18DI09BYTE123/BYTE2CS1WR12XFER21WR22210Vref14Iout213Iout111Rfb24Vcc3AGND24DGND圖10-4DAC1210內(nèi)部結(jié)構(gòu)第二十六頁，共八十五頁，2022年，8月28日D7D6D5D4D3D2D1D0DI11DI10DI9DI8DI7DI6DI5DI4DI3DI2DI1DI0譯碼器Y0IOWAENABY1Y2系統(tǒng)總線WR1WR2BYTE1/BYTE2XFERCSVccAGND-+A1-+A2Rfb+-A310110222k-12V+12VW110k10kVoutW222k-12VVrefDGND+5V+12V2DW7C470200W31K1004.7uF圖10-5DAC121與CPU連接第二十七頁，共八十五頁，2022年，8月28日在圖10-5所示的DAC1210連接電路中，電位器W2用于調(diào)零、W1用于DAC滿刻度修正。設(shè)譯碼器YO端口地址為200H,用該電路產(chǎn)生連續(xù)鋸齒波輸出程序如下：MOVDX,200HMOVAL,DATAHOUTDX,AL;輸出高8位數(shù)據(jù)INCDX;MOVAL,DATAL ;低4位數(shù)據(jù)輸出OUTDX,AL

MOVDX,202H;XFER-OUTDX,AL;輸出12位數(shù)據(jù)

第二十八頁，共八十五頁，2022年，8月28日四、D/A轉(zhuǎn)換器應(yīng)用1、函數(shù)DAC可以產(chǎn)生任意波形、幅度和頻率的信號，如三角波、方波、函數(shù)波等。在圖10-6所示的DAC電路中，設(shè)CS=200H,產(chǎn)生Y=2＊COS（200t)＊SIN(100t）的函數(shù)信號程序。第二十九頁，共八十五頁，2022年，8月28日ADC0832RFBD7~D0IOUT1IOUT2D7~D0D7~D0XFERCSAGNDVccDGNDWR1WR2ILFVREF200~20FHCSA0IOW+5V+12V10K-12V200PAOUT+12V10K1K1MLF351圖10-6DAC0832電路第三十頁，共八十五頁，2022年，8月28日2.A/D轉(zhuǎn)換器

用DAC來構(gòu)成ADC的應(yīng)用情況較少，圖10-7所示為DAC構(gòu)成ADC的一種應(yīng)用方法。LM710+-4.7K-12VRfbI01I02AGNDDI7~DI0VccVrefDGNDDAC0832++5V8255APC0PA7~PA7CS200H~207HDB7~DB0圖5-7DAC構(gòu)成ADC原理圖+12V+5V4.7K第三十一頁，共八十五頁，2022年，8月28日12.2A/D轉(zhuǎn)換接口在數(shù)據(jù)采集和過程控制中，被采集對象往往是連續(xù)變化的物理量（如溫度、壓力。聲波等），由于計算機只能處理離散的數(shù)字量，需要對連續(xù)變化的物理轉(zhuǎn)換為數(shù)字量,這一操作過程就是A/D轉(zhuǎn)換。一、A/D轉(zhuǎn)換原理A/D轉(zhuǎn)換的原理很多,常見的有雙積分式、逐次逼近式、計數(shù)式等，輸出碼制有二進制、BCD碼等，輸出數(shù)據(jù)寬度有8位、12位、16位、20位等（二進制）和位、位于（BCD碼）。作過程就是A/D轉(zhuǎn)換。第三十二頁，共八十五頁，2022年，8月28日在模／數(shù)轉(zhuǎn)換中，一般要完成采樣、量化和編碼三個內(nèi)容采樣：被轉(zhuǎn)換的模擬信號在時間上是連續(xù)的，它有無限多個瞬時值，而模／數(shù)轉(zhuǎn)換總是需要一定時間的，不可能把每一個瞬時值都一一轉(zhuǎn)換為數(shù)字量。因此，必須在連續(xù)變化的模擬量上按一定的規(guī)律(周期地)取出其中的某一些瞬時值來代表這個連續(xù)的模擬量，這個過程就是采樣。為了保證采樣不丟失的信息，即采樣后的離散信號能代替或能恢復原來的連續(xù)信號，采樣必須遵循采樣定理。采樣定理，又稱奈奎斯特(Nyquist)定理，是說對信號采樣時，采樣頻率必須大于或等于信號最高頻率的兩倍。實際上，一般應(yīng)用時均高于兩倍，對于混在信號中的其它信號，要用濾波器將其濾掉，否則高頻混入，將會使采樣后的信號發(fā)生畸變。第三十三頁，共八十五頁，2022年，8月28日第三十四頁，共八十五頁，2022年，8月28日采樣是通過采樣保持電路實現(xiàn)的，該電路通常由保持電容器，輸入輸出緩沖放大器，模擬開關(guān)及控制電路組成，當狀態(tài)控制輸入為“1”時，開關(guān)閉合，使電容器上的電壓與輸入電壓相等。放大器A1除提供輸入緩沖作用外，還供給存儲電容器快速充電所需的電流，而高增益反饋回路則提供了很高的跟蹤精度。當狀態(tài)控制改為“0”時，開關(guān)斷開，輸出保持固定，其大小等于電容器兩端所存儲的電壓。放大器A2的輸入電流和場效應(yīng)晶體管開關(guān)的關(guān)斷漏電流都很小，致使電容器的電荷漏泄最小，因此，輸出電壓的衰減也最小。有的采樣一保持單片集成電路，省去了電容器，電路中的電容器由用戶針對具體的用途進行選擇。第三十五頁，共八十五頁，2022年，8月28日1．計數(shù)式A／D轉(zhuǎn)換

當啟動脈沖到來時，二進制計數(shù)器清零，門打開，此時輸入電壓Vi和D／A轉(zhuǎn)換器的輸出v。進行比較，若Vi>Vo，比較器輸出1，則時鐘脈沖通過門而使計數(shù)器計數(shù)一次，此時計數(shù)值再轉(zhuǎn)換成電壓由D／A輸出。然后Vo又和Vi比較，若Vi>V0，則時鐘脈沖又通過門使計數(shù)器又計數(shù)_次，此過程一直繼續(xù)到DAC輸出電壓V。等于輸入電壓V；為止。這時比較器輸出相等信號，關(guān)閉計數(shù)門，同時送到控制邏輯，使其發(fā)出轉(zhuǎn)換結(jié)束信號EOC，這時二進制計數(shù)器的值就是轉(zhuǎn)換結(jié)果。由于此方法是DAC產(chǎn)生一個增長的斜坡電壓，去和輸入電壓不斷比較，故而又叫斜坡法。第三十六頁，共八十五頁，2022年，8月28日2.雙積分型A/D轉(zhuǎn)換器雙積分型A/D轉(zhuǎn)換器是將輸入電壓變換成與平均值成正比的時間間隔，然后利用計數(shù)器測量時間間隔，如圖10-8所示。

±Vin+VR-VR+-+-控制邏輯計數(shù)器/鎖存器譯碼器/顯示器時鐘發(fā)生器K4K1K2K3COMPoutC積分器比較器R圖10-8雙積分型A/D轉(zhuǎn)換器框圖第三十七頁，共八十五頁，2022年，8月28日雙積分型A/D轉(zhuǎn)換器完成一次模一數(shù)轉(zhuǎn)換需要三個階段：積分（采樣：K1導通）、反積分（比較：K3導通）和結(jié)束階段（K4導通）。雙積器對正極性電壓輸出波形如圖10-9所示。t1t2t3t4t1t2t3t4T1T2T3V2V10-V1+V2圖10-9雙積分型A/D轉(zhuǎn)換器輸出波形第三十八頁，共八十五頁，2022年，8月28日通過輸出波形可求出：Vin=VR/Nm×NX,式中：VR參考電壓，Nm參考電壓計數(shù)值，NX輸入電壓計數(shù)值?？梢姡p積分型A/D轉(zhuǎn)換器輸出與時間常數(shù)RC無關(guān)，消除了斜坡電壓的各種誤差，由于經(jīng)過兩次積分可消除干擾對轉(zhuǎn)換結(jié)果的影響。3.逐次逼近式A/D轉(zhuǎn)換器逐次逼近式A/D轉(zhuǎn)換器原理如圖10-10所示，當轉(zhuǎn)換器接收到啟動信號后，逐次逼近寄存器清0，通過內(nèi)部D/A轉(zhuǎn)換器輸出使輸出電壓V0為0，啟動信號結(jié)束后開始A/D轉(zhuǎn)換。第三十九頁，共八十五頁，2022年，8月28日8位D/A轉(zhuǎn)換器逐次逼近寄存器緩沖寄存器控制電路D7~D0CLK啟動信號轉(zhuǎn)換結(jié)束比較器：Vi＞V0輸出為“1”Vi≤V0輸出為“0”Vi輸出模擬電壓V0+-圖10-10逐次逼近式A/D轉(zhuǎn)換器第四十頁，共八十五頁，2022年，8月28日（1）分辨率：指A/D轉(zhuǎn)換器可轉(zhuǎn)換成數(shù)字量的最小電壓（量化階梯），如8為ADC滿量程為5V,則分辨率為5000mV/256=20mV，也就是說當模擬電壓小于20mV，ADC就不能轉(zhuǎn)換了，所以分辨率一般表示式為：分辨率=Vref/2位數(shù)（單極性）或分辨率=（V+ref-V-ref)/2位數(shù)（雙極性）（2）轉(zhuǎn)換時間：指從輸入啟動轉(zhuǎn)換信號到轉(zhuǎn)換結(jié)束，得到穩(wěn)定的數(shù)字量輸出的時間。一般轉(zhuǎn)換速度越好（特別是動態(tài)信號采集），常見有超高速（轉(zhuǎn)換時間<1ns）、高速（轉(zhuǎn)換時間<1μs）、中速（轉(zhuǎn)換時間<1ms）和低速（轉(zhuǎn)換時間<1s)等。如果采集對象是動態(tài)連續(xù)信號，要求f采≥2f信，也就是說必須在信號的一個周期內(nèi)采集2個以上的數(shù)據(jù)，才能保證信號形態(tài)被還原（避免出殃“假頻”），這就是“最小采樣”原理。若f信=20kHz，則f采≥40kHz，其轉(zhuǎn)換時間要求≤25μs.二、A/D轉(zhuǎn)換器特性A/D轉(zhuǎn)換器的功能是把模擬量轉(zhuǎn)換為數(shù)字量，其主要參數(shù)有：第四十一頁，共八十五頁，2022年，8月28日（3）量化精度：指A/D轉(zhuǎn)換器實際輸出與理論值之間的誤差，一般采用數(shù)字量的最低有效位作為衡量單位（如±1/2LSB）。（4）線性度：當模擬量變化時，A/D轉(zhuǎn)換器輸出的數(shù)字量按比例變化的程度。三、A/D轉(zhuǎn)換電路1.接口形式（1）與CPU直接相連：當ADC芯片內(nèi)部帶有數(shù)據(jù)輸出鎖存器和三態(tài)門時（如AD574、ADC0809等），它們的數(shù)據(jù)輸出可直接與CPU或數(shù)據(jù)總線相連。（2）用三態(tài)門與CPU相連：對于內(nèi)部不帶數(shù)據(jù)輸出鎖存器的ADC芯片（如ADC1210、AD570等），需外接三態(tài)鎖存器后才能與CPU或系統(tǒng)總線相連。（3）通過I/O接口芯片與CPU相連：無論ADC內(nèi)部有無數(shù)據(jù)鎖存器，都可以通過I/O接口芯片（并行或串行）與CPU或系統(tǒng)總線相連的，這樣可簡化接口電路。第四十二頁，共八十五頁，2022年，8月28日（4）DMA傳送數(shù)據(jù)：當ADC采樣速率很高（fs>1MHz），一般數(shù)據(jù)傳送方式不能達到數(shù)據(jù)傳送要求，導致數(shù)據(jù)丟失。2.ADC連接實例（1）8位ADC連接與編程ADC0809是逐次逼近式的8位ADC芯片，引腳和內(nèi)部結(jié)構(gòu)圖10-11（a)(b)所示。2827262524232221201912345678910IN2IN1IN0ADDAADDBADDCALED7D6D5IN3IN4IN5IN6IN7STARTEOCD3OECLK1112131418171615D4D0VREF-D2VCCVREF+GNDD1ADC0809(a)第四十三頁，共八十五頁，2022年，8月28日8路模擬開關(guān)地址鎖存譯碼電子開關(guān)逐次逼近寄存器控制與時序解碼網(wǎng)絡(luò)STARTCLK三態(tài)門VCCGNDVREF(+)VREF(-)OEEOCIN0IN7ADDCADDBADDAALE··圖10-11ADC0809引腳與內(nèi)部結(jié)構(gòu)第四十四頁，共八十五頁，2022年，8月28日第四十五頁，共八十五頁，2022年，8月28日轉(zhuǎn)換由START為高電平來啟動(START對CLOCK可不同步)，START的上升沿將SAR復位，真正轉(zhuǎn)換從START的下降沿開始。在START上升沿之后的2μs再加8個時鐘周期內(nèi)(不定)，EOC狀態(tài)輸出信號將變低，以指示轉(zhuǎn)換操作正在進行中。EOC保持低電平直到轉(zhuǎn)換完成后再變成高電平。當OE被置為高電平時，三態(tài)門打開，數(shù)據(jù)鎖存器的內(nèi)容輸出到數(shù)據(jù)總線上。模擬輸入通道的選擇，可以相對于轉(zhuǎn)換開始獨立地進行，然而通常是把通道選擇和啟動轉(zhuǎn)換結(jié)合起來完成，這樣可以用一條寫指令完成選擇模擬通道和啟動轉(zhuǎn)換。如用EOC信號去產(chǎn)生中斷申請，要特別注意EOC的變低相對于啟動信號有2ps和8個時鐘周期的延遲，要設(shè)法使它不致產(chǎn)生虛假的中斷申請。第四十六頁，共八十五頁，2022年，8月28日START是ADC0809的A/D轉(zhuǎn)換啟動信號，高電平時內(nèi)部逐次逼近寄存器清0，由1→0變化時開始A/D轉(zhuǎn)換，信號寬度>100ns.CLK為時鐘信號，最大為600KHz.ADC0809設(shè)圖10-12所示電路的CS=220～227H，采用中斷方式的采集程序如下：IN0IN1IN2IN3IN4IN5IN6IN7Q0Q1Q2Q31ACLKOEStartALEA0A1A2IRQ2EOC+5V+5V8MHzIORIOW220H~227H圖10-12ADC0809典型連接第四十七頁，共八十五頁，2022年，8月28日第四十八頁，共八十五頁，2022年，8月28日若把8個模擬量，輪流輸入至內(nèi)存緩沖區(qū)，程序如下：START：MOVDI，DATA；設(shè)輸入緩沖區(qū)指針MOVCX，08H；通道數(shù)一CXMOVDX，PORTBASE；口地址一BXSTI；開中斷L1：OUTDX，AL；啟動轉(zhuǎn)換HLT、；停機，等待轉(zhuǎn)換結(jié)束MOV[DI]AL；轉(zhuǎn)換結(jié)果送緩沖區(qū)INCDI；修改緩沖區(qū)指針I(yè)NCDX；修改口地地LOOPL1；判斷是否8個模擬量全輸入完否：；中斷處理程序：INAL，DX；輸入結(jié)果STI；開中斷IRET；返回第四十九頁，共八十五頁，2022年，8月28日＃include<stdio.h>#include<dos.h>Voidinterruptfaradc-proc()；Main(){void(interruptfar*mode)()；disable()；∥關(guān)中斷mode=getvect(0x0a)；∥取IRQ2中斷向量setvect(0x0a,adc-proc)；∥設(shè)置中斷向量Enable();∥開中斷outportb(0x220,00);∥啟動ADC轉(zhuǎn)器，選擇IN0通道while(！Kbhit()){}∥等待鍵盤setvect(0x0a,mode);∥有鍵按下時，恢復IRQ2中斷向量}第五十頁，共八十五頁，2022年，8月28日voidinterruptfaradc-proc(){∥中斷服務(wù)程序unsignedcharresult;Disable();∥關(guān)中斷Result=inportb(0x220);∥取ADC轉(zhuǎn)換結(jié)果Printf(“DIGIAL=%d/n”,result);∥顯示轉(zhuǎn)換數(shù)據(jù)Outportb(0x220,00);∥啟動下一次ADC轉(zhuǎn)換，選擇IN0通道Outprotb(0x20,0x20);∥向8259送EOI信號Enable();∥開中斷}(2)12位ADC連接與編程ADC574A是具有三態(tài)輸出鎖存器的12位逐次比較ADC芯片，轉(zhuǎn)換速度快（25us）,是目前國內(nèi)使用最廣泛的ADC芯片之一。ADC574A可并行輸出12位數(shù)據(jù)，也可以分兩次輸出（先高8位，第五十一頁，共八十五頁，2022年，8月28日后低4位）數(shù)據(jù)；既可進行8位轉(zhuǎn)換，也可進行12位A/D轉(zhuǎn)換。ADC574的引腳定義和控制信號工作時序如圖10-13所示。2827262524232221201912345678910STSDB11DB10DB9DB8DB7DB6DB5DB4DB3+5V12/8CSA0R/CCE+15VREFOUTAGNDREFIN1112131418171615DB2DB1DB0DGND-15VBIP10VIN20VINADC574ACSCER/CA0STSDB7~DB0圖5-13AD574A引腳定義和工作時序第五十二頁，共八十五頁，2022年，8月28日設(shè)圖10-14所示電路中譯碼器對A9～A1進行譯碼，Y0=210H、D7~D0譯碼器PC總線AENA9~A0IOWIORADC574ADB11~DB4DB3~DB0STSCSA0R/CCE12/8VccVee10Vin20VinREFinREFoutBIPOFFDCACVin+15V-15V圖10-14AD574通過并行接口芯片與系統(tǒng)總線相連D3~D0第五十三頁，共八十五頁，2022年，8月28日Y1=212H～213H，因此ADC574A的CS=211H～213H分另用于高位和低位數(shù)據(jù)的讀取，采用查詢方式的數(shù)據(jù)采集程序如下：#include<stdio.h>#include<dos.h>Main()unsignedintDATA[256];∥采集數(shù)據(jù)存放數(shù)組unsignedcharstatus,datah,datal,id;id=1;while(!kbhit()){∥等待鍵盤，按任意鍵結(jié)束outportb(0x212,0x00);∥啟動12位轉(zhuǎn)換，CS、A0、R/C=0，CE=1do{status=inportb(0x210);∥讀取狀態(tài)第五十四頁，共八十五頁，2022年，8月28日status=status0x80;∥D7(STS)=1?}while(status!=0);∥STS不等于0，等待A/D轉(zhuǎn)換完，再讀狀態(tài)datah=inportb(0x212);∥A/D轉(zhuǎn)換完成，讀取高8位datal=inportb(0x213);∥讀取低8位數(shù)據(jù)DATA[id]=16*datah+datal;∥合成高8位數(shù)據(jù)與低4位數(shù)據(jù)id++;∥數(shù)組下標+1}}A/D轉(zhuǎn)換采集程序一般采用中斷方式編寫（MS-DOS)環(huán)境或Windows95/98環(huán)境）或線程方式編寫（Windows95/98環(huán)境），用軟件查詢方式可能會導致數(shù)據(jù)丟失，因此使用較少。第五十五頁，共八十五頁，2022年，8月28日四、數(shù)據(jù)采集系統(tǒng)設(shè)計該數(shù)據(jù)采集接口板可對16路模擬信號進行采集，A/D變換精度為5V/212=1.2mV，接口板具有數(shù)據(jù)保持電路，可對變化的模擬信號進行實時采集。1.多路轉(zhuǎn)換開關(guān)16路模擬信通過多路轉(zhuǎn)換開關(guān)芯片AD7506進行切換，AD7506是一個16→1的模式電子開關(guān)，用于切換16個被測模擬信號輸入端，使16路模式信號的采集共享一片ADC轉(zhuǎn)換器。2.采樣/保持器接口板的采樣/保持器采用AD582芯片，采樣/保持狀態(tài)的控制由差分邏輯輸入端+LogicIN和-Logicin完成，模擬信號的輸入通過IN+和IN-端輸入。第五十六頁，共八十五頁，2022年，8月28日3.ADC與DAC轉(zhuǎn)換器接口板的A/D轉(zhuǎn)換采用ADC574芯片，DAC采用DAC1210芯片，這兩個芯片均是12位的ADC和DAC轉(zhuǎn)換芯片，可保證A/D的信號通過D/A轉(zhuǎn)換器進行完全的回放。4.地址譯碼器接口板的地址譯碼器采用3片74LS136異或門芯片和一片74LS138譯碼器芯片構(gòu)成，接口板采用跳線K對I/O地址進行設(shè)置和改變。5.工作原理及程序控制該接口板的主要操作有通道選擇命令、啟動ADC轉(zhuǎn)換命令、查詢ADC轉(zhuǎn)換是否結(jié)束、讀取ADC轉(zhuǎn)換數(shù)據(jù)等A/D轉(zhuǎn)換器方面的命令，以及發(fā)送DAC轉(zhuǎn)換數(shù)據(jù)、啟動DAC轉(zhuǎn)換器等。第五十七頁，共八十五頁，2022年，8月28日虛擬儀器軟件GPIB接口ADC接口DAC接口VXI接口LAN接口虛擬儀器物理硬件圖10-15虛擬儀器構(gòu)成五、虛擬儀器技術(shù)1.虛擬儀器基本結(jié)構(gòu)虛擬儀器由儀器物理硬件、硬件接口和計算機上運行的虛擬器軟件三部分構(gòu)成，如圖10-15所示。第五十八頁，共八十五頁，2022年，8月28日2.虛擬儀器主要技術(shù)傳統(tǒng)儀器由信號采集和控制、信號分析和處理、結(jié)果表達和輸出三部分組成，虛擬儀器也不例外，它需要能實現(xiàn)信號采集和控制的插卡、接口等硬件支持，同時還需要能實現(xiàn)各種信號分析、處理，以滿足多種測試功能的分析的支持。3.虛擬儀器軟件虛擬儀器的軟件主要由硬件驅(qū)動程序、控制軟件和圖形化用戶接口等三部分組成。4.虛擬儀器應(yīng)用目前，虛擬儀器的應(yīng)用越來越廣，在基于計算機的測試、測量、數(shù)據(jù)采集、監(jiān)控、控制等方面占有重要的地位。第五十九頁，共八十五頁，2022年，8月28日12.4A/D轉(zhuǎn)換器接口電路設(shè)計-----查詢方式一、12位A/D轉(zhuǎn)換器接口設(shè)計1、要求進行12位轉(zhuǎn)換，轉(zhuǎn)換結(jié)果分兩次輸出，以左對齊方式存放在首址為400H的內(nèi)存區(qū)。共采集64個數(shù)據(jù)。ADC與CPU之間采用查詢方式交換數(shù)據(jù)，采用AD574A作為A/D轉(zhuǎn)換器。2、分析AD574A是具有三態(tài)輸出鎖存器的A/D轉(zhuǎn)換器，它可以作12位轉(zhuǎn)換，也可作8位轉(zhuǎn)換。3、設(shè)計

（1）硬件連接第六十頁，共八十五頁，2022年，8月28日擴展槽D0~D7PCAENAO~9IOWIORDB4~11DB0~3STSAD574ACS-A0R/CCE12/8VccVee10VIN20VINREFINREFOUTBIPOFFDGAGD774LS125譯碼A0&&Y1Y0Y2+15V-15V圖12.10AD574與CPU連接原理圖第六十一頁，共八十五頁，2022年，8月28日AD574內(nèi)部有三態(tài)輸出鎖存器，故數(shù)據(jù)輸出線可直接與系統(tǒng)數(shù)據(jù)線相連，將AD574A的12條輸出數(shù)據(jù)線的高8位接到系統(tǒng)總線的D0～D7，而把低4位接到數(shù)據(jù)總線的高4位，低4位補0，以實現(xiàn)左對齊。轉(zhuǎn)換結(jié)束狀態(tài)信號STS，通過三態(tài)門74LS125接到數(shù)據(jù)線D7上。要求分兩次傳送，故將12/8接數(shù)字地。CE接VCC,允許工作。圖中I/O端口地址譯碼有三個端口地址：Y0=310，為狀態(tài)口；Y1=311H，為數(shù)據(jù)口（低4位）；Y2=312上，為轉(zhuǎn)換啟動控制口/數(shù)據(jù)口（高8位）。例如：轉(zhuǎn)換啟動端口設(shè)置為312H，其中包含A0=0，以實現(xiàn)12位轉(zhuǎn)換。讀數(shù)據(jù)端口設(shè)置了兩個，一個是312H，包含A0=0，讀高字節(jié)；一個是311H，包含A0=1，讀低字節(jié)。第六十二頁，共八十五頁，2022年，8月28日（2）軟件編程根據(jù)題目的要求和信號的時序關(guān)系，其數(shù)據(jù)采集的程序段如下： MOVCX，40H；采集次數(shù)MOVSI，400H；存放數(shù)據(jù)內(nèi)存首址START：MOVDX，312H；12位轉(zhuǎn)換（A0=0） MOVAL，0H；寫入的數(shù)據(jù)可以取任意值 OUTDX，AL；轉(zhuǎn)換啟動（CS，及R/C均置0，CE置1）MOVDX，310H；讀狀態(tài)，Y0=0，打開三態(tài)門L：INAL，DXANDAL，80H；檢查D7=STS=0？JNZL；不為0，轉(zhuǎn)換已結(jié)束，則等待MOVDX，311H；為0，轉(zhuǎn)換已結(jié)束，先讀低4位 （A0=1）第六十三頁，共八十五頁，2022年，8月28日INAL，DXANDAL，0F0H；屏蔽低4位MOV[SI]，AL；送內(nèi)存INCSI；內(nèi)存地址加1MOVDX，312H；再讀高8位（A0=0）INAL，DX MOV[SI]，AL；送內(nèi)存 INCSI；內(nèi)存地址+1 DECCX；采集次數(shù)減1 JNZSTART；未完，繼續(xù) MOVAX，4C00H；已完，程序退出 INT21H第六十四頁，共八十五頁，2022年，8月28日第六十五頁，共八十五頁，2022年，8月28日

12.5A/D轉(zhuǎn)換器接口電路設(shè)計----中斷方式一、單板機系統(tǒng)的中斷方式數(shù)據(jù)采集系統(tǒng)設(shè)計1、要求2、電路分析與設(shè)計1、硬件ADC0804,DAC0832,8259中斷控制器;（P276,圖12.15）2、程序設(shè)計(P277)第六十六頁，共八十五頁，2022年，8月28日D0D7D8D11D0-D7D0-D3D0D3D4D11D0-D7D7-D4第六十七頁，共八十五頁，2022年，8月28日

12.6A/D轉(zhuǎn)換器接口電路設(shè)計----DMA方式一、采用DMA方式的A/D轉(zhuǎn)換器接口電路分析與設(shè)計1、要求要求8位A/D轉(zhuǎn)換器，共采集4K個字節(jié)數(shù)據(jù)，采集的數(shù)據(jù)用DMA方式，送到從30400H開始的內(nèi)存保存，以待處理，內(nèi)存地址以+1方式修改。使用DMAC8237A-5的通道1，單一傳送方式。2、電路分析與設(shè)計根據(jù)上述要求，采用如圖12.22所示的電路可以實現(xiàn)DMA方式的數(shù)據(jù)采集任務(wù)。第六十八頁，共八十五頁，2022年，8月28日CDU1QRA/DEOCSTARTINS/HAQPRRU2&1RDD0~7DACK1RESET≥1IORDIRABLS245GD0~7LS32LS08DREQ1Vcc至CMAC圖12.22DMA方式的A/D接口原理圖第六十九頁，共八十五頁，2022年，8月28日二、初始化編程1、分析在PC機系列微機中，由于BIOS已對8237A-5進行了初始化，故用戶程序并不需要對所有16個寄存器逐一編程，根據(jù)題意只涉及以下幾個操作及對應(yīng)的寄存器。①選定傳送通道及工作方式，使用工作方式及對應(yīng)的寄存器。②設(shè)置DMA屏蔽字，使用屏蔽寄存器，端口=0BH。③設(shè)定傳輸?shù)目傋止?jié)數(shù)，使用字節(jié)數(shù)寄存器，端口=03H（通道1）。④設(shè)定傳送的存儲器地址，使用地址寄存器，端口=02H（通道1）。⑤寫清除先/后觸發(fā)器，使用地址寄存器，端口=0CH。2、編程第七十頁，共八十五頁，2022年，8月28日12.7超高速數(shù)據(jù)采集系統(tǒng)一、超高速視頻閃爍A/D轉(zhuǎn)換器

近年來VISI技術(shù)的突破性成就使得采用全并行直接轉(zhuǎn)換方式的閃爍型ADC能達到較高分辨率，一般為4~10位，其采樣速率高達1～800MSA/s。如模擬器件公司生產(chǎn)的AD9048，采樣速率可達35MSA/s，分辨率為8位。1、AD9048閃爍A/D轉(zhuǎn)換器原理一種典型的閃爍A/D轉(zhuǎn)換器的原理框圖如圖12.23所示。第七十一頁，共八十五頁，2022年，8月28日+VREF模擬量輸入+-+-+-+-+-解碼邏輯輸出寄存器2N-1R比較器RRRR-VREF采樣時鐘NN……圖12.23N位閃爍ADC內(nèi)部框圖第七十二頁，共八十五頁，2022年，8月28日在閃爍ADC中，模擬輸入信號被同時加在2N-1個可鎖存的比較器上，這里N為ADC的分辨率位數(shù)。AD9048內(nèi)部主要由3個功能塊構(gòu)成：比較器陣列、解碼邏輯和輸出鎖存器。在比較器陣列內(nèi)，模擬輸入信號將與255個參電壓進行比較，當模擬輸入信號電壓比參考電壓高，比較器的輸出為高（1），反之輸出為低（0）。輸入到解碼邏輯中并被換成二進制碼，二、一個30MHz采樣頻率的數(shù)據(jù)采集系統(tǒng)的設(shè)計1、在板存儲器方式雖然8237A-5DMAC能夠為存儲器和I/O之間提供高達1.5MB/s的數(shù)據(jù)傳輸率，但對采用AD9048可達35MSA/s的數(shù)據(jù)采集系統(tǒng)還是不能滿足實時傳送的要求。為此，一般采用在板存儲器（on-boardRAM）方式傳送數(shù)據(jù)。第七十三頁，共八十五頁，2022年，8月28日地址計數(shù)器高速緩存器D0~D7（至PC內(nèi)存）閃爍ADC控制電路A(模擬量輸入）CLK(轉(zhuǎn)換時鐘）圖12.25在板存儲器的結(jié)構(gòu)框圖第七十四頁，共八十五頁，2022年，8月28日2.硬件設(shè)計圖12.26為一個30MHz超高速數(shù)據(jù)采集系統(tǒng)的接口電路原理圖，其中包括了閃爍A/D轉(zhuǎn)換器AD9048，高速RAM，地址計數(shù)器和相應(yīng)的控制邏輯。（1）數(shù)據(jù)采集和在板存儲操作（2）數(shù)據(jù)讀取操作3.軟件編程設(shè)在板RAM的容量為8KB，要求將采集的數(shù)據(jù)存入內(nèi)存從32000H開始的連續(xù)空間內(nèi)，其程序段如下：；寫端口定義RESET-ADDRESSEQU？；地址計數(shù)器清零端口STARTEQU？；啟動轉(zhuǎn)換端口第七十五頁，共八十五頁，2022年，8月28日ADCVINAD9048D1~8CONVERTA高速緩沖器RAMWECEA74LS244（2）YIG2GA74LS244（2）YIG2G至PCD0~D7OSC≥174LS32&A0~19CP地址計數(shù)器TCPERD-DATA1RE