東北大學(xué)數(shù)電第六章半導(dǎo)體存儲(chǔ)器

6.1存儲(chǔ)器概述⒈半導(dǎo)體存儲(chǔ)器的特點(diǎn)及分類按制造工藝的不同TTL型MOS型按存儲(chǔ)原理的不同靜態(tài)存儲(chǔ)器動(dòng)態(tài)存儲(chǔ)器觸發(fā)器速度快電容速度慢—需要刷新速度快集成度高第6章半導(dǎo)體存儲(chǔ)器當(dāng)前1頁(yè)，總共54頁(yè)。掩模ROM可編程ROM（PROM）可擦除可編程ROM（EPROM）隨機(jī)存儲(chǔ)器RAM靜態(tài)存儲(chǔ)器SRAM動(dòng)態(tài)存儲(chǔ)器DRAM按存取方式的不同UVEPROME2PROM只讀存儲(chǔ)器ROMFlashMemory電可擦除紫外線擦除快閃存儲(chǔ)器6.1存儲(chǔ)器概述第6章半導(dǎo)體存儲(chǔ)器當(dāng)前2頁(yè)，總共54頁(yè)。6.1存儲(chǔ)器概述只讀存儲(chǔ)器（ROM）是一種存儲(chǔ)固定信息的存儲(chǔ)器，當(dāng)信息被加工時(shí)或被編程時(shí)，信息被存儲(chǔ)在ROM中。特點(diǎn)：

①只能讀出，不能寫入；②屬于組合電路，電路簡(jiǎn)單，集成度高；③具有信息的不易失性；④存取時(shí)間在20ns～50ns。

缺點(diǎn)：只適應(yīng)存儲(chǔ)固定數(shù)據(jù)的場(chǎng)合。

第6章半導(dǎo)體存儲(chǔ)器當(dāng)前3頁(yè)，總共54頁(yè)。6.1存儲(chǔ)器概述隨機(jī)存取存儲(chǔ)器（RAM）是可以從任意選定的單元讀出數(shù)據(jù)，或?qū)?shù)據(jù)寫入任意選定的存儲(chǔ)單元。在計(jì)算機(jī)中，RAM用作內(nèi)存儲(chǔ)器和高速緩沖存儲(chǔ)器。優(yōu)點(diǎn)：快速讀寫，使用靈活。缺點(diǎn)：掉電丟失信息。第6章半導(dǎo)體存儲(chǔ)器當(dāng)前4頁(yè)，總共54頁(yè)。6.1存儲(chǔ)器概述⒉半導(dǎo)體存儲(chǔ)器的技術(shù)指標(biāo)存取容量：表示存儲(chǔ)器存放二進(jìn)制信息的多少。是存儲(chǔ)單元個(gè)數(shù)的總和(bit)。存儲(chǔ)單元是指存放一位0、1的物理器件。公式：字?jǐn)?shù)×位數(shù)。1Kbit=1024bit=210bit字：一個(gè)獨(dú)立的信息單元，有獨(dú)立統(tǒng)一的地址。字?jǐn)?shù)=2n(n：地址碼的位數(shù))。位數(shù)：一個(gè)信息單元的二進(jìn)制長(zhǎng)度。第6章半導(dǎo)體存儲(chǔ)器當(dāng)前5頁(yè)，總共54頁(yè)。6.1存儲(chǔ)器概述⒉半導(dǎo)體存儲(chǔ)器的技術(shù)指標(biāo)存取周期：存儲(chǔ)器的性能取決于存儲(chǔ)器的存取速度。存取速度用存取周期或讀寫周期來(lái)表征。把連續(xù)兩次讀（寫）操作間隔的最短時(shí)間稱為存取周期。本知識(shí)點(diǎn)小結(jié)第6章半導(dǎo)體存儲(chǔ)器當(dāng)前6頁(yè)，總共54頁(yè)。6.2只讀存儲(chǔ)器ROM可分為:掩膜只讀存儲(chǔ)器（MaskReadOnlyMemory，簡(jiǎn)稱MROM）可編程只讀存儲(chǔ)器(ProgrammableReadOnlyMemory，簡(jiǎn)稱PROM)紫外線可擦除可編程只讀存儲(chǔ)器(ErasableProgrammableReadOnlyMemory，簡(jiǎn)稱EPROM)電擦除可編程只讀存儲(chǔ)器（ElectricallyErasableProgrammableReadOnlyMemory，簡(jiǎn)稱EEPROM）Flash存儲(chǔ)器(也稱快閃存儲(chǔ)器)當(dāng)前7頁(yè)，總共54頁(yè)。固定ROM，廠家在制造時(shí)根據(jù)特定的要求做成固定的存儲(chǔ)內(nèi)容，出廠后，用戶無(wú)法更改，只能讀出。6.2.1固定只讀存儲(chǔ)器（ROM）ROM主要由存儲(chǔ)矩陣地址譯碼器輸出和控制電路組成第6章半導(dǎo)體存儲(chǔ)器當(dāng)前8頁(yè)，總共54頁(yè)。6.2.1固定只讀存儲(chǔ)器ROM地址譯碼器地址輸入W0……WN-1存儲(chǔ)矩陣

N×M輸出及控制電路D0DM-1……數(shù)據(jù)輸出圖6-1ROM結(jié)構(gòu)圖字線（選擇線）：N條位線（數(shù)據(jù)線）：M條存儲(chǔ)矩陣：由存儲(chǔ)單元排列而成，每個(gè)存儲(chǔ)單元能存放一位二值代碼，每一組存儲(chǔ)單元有一個(gè)對(duì)應(yīng)的地址代碼。每字有M位容量：N個(gè)字（N=2n）共N×M位（bit）第6章半導(dǎo)體存儲(chǔ)器當(dāng)前9頁(yè)，總共54頁(yè)。6.2.1固定只讀存儲(chǔ)器ROM地址譯碼器地址輸入W0……WN-1存儲(chǔ)矩陣

N×M輸出及控制電路D0DM-1……數(shù)據(jù)輸出圖6-1ROM結(jié)構(gòu)圖地址譯碼器對(duì)應(yīng)于N條字線，地址譯碼器必須有n條地址線輸入：且N=2n一個(gè)地址碼對(duì)應(yīng)一條字線，當(dāng)某條字線被選中時(shí)，與該字線聯(lián)系的一組存儲(chǔ)單元（字）就與數(shù)據(jù)線相通，進(jìn)行讀操作。第6章半導(dǎo)體存儲(chǔ)器當(dāng)前10頁(yè)，總共54頁(yè)。6.2.1固定只讀存儲(chǔ)器ROM地址譯碼器地址輸入W0……WN-1存儲(chǔ)矩陣

N×M輸出及控制電路D0DM-1……數(shù)據(jù)輸出圖6-1ROM結(jié)構(gòu)圖輸出及控制電路選中的字經(jīng)輸出及控制電路輸出：提高帶負(fù)載能力；由三態(tài)控制信號(hào)決定數(shù)據(jù)輸出的時(shí)刻。ROM的工作原理地址譯碼器根據(jù)地址碼選中一條字線（只有一條?。┳志€對(duì)應(yīng)的存儲(chǔ)單元的各位數(shù)碼經(jīng)位線輸出第6章半導(dǎo)體存儲(chǔ)器當(dāng)前11頁(yè)，總共54頁(yè)。6.2.1固定只讀存儲(chǔ)器ROM圖6-2是一個(gè)4×4位的NMOS固定ROM。圖6-2NMOS固定ROMA0A1W0W1W2W3+VDDD3D2D1D0D3D2D1D011&&&&1111存儲(chǔ)矩陣輸出電路地址譯碼字線位線第6章半導(dǎo)體存儲(chǔ)器當(dāng)前12頁(yè)，總共54頁(yè)。6.2.1固定只讀存儲(chǔ)器ROMD3D2D1D0W3W2W1W0圖6-3ROM的點(diǎn)陣圖表6-1ROM中的信息表

地址

內(nèi)容A1

A0D3D2D1D0000110110101101101011100存儲(chǔ)矩陣的輸出和輸入是或的關(guān)系，這種存儲(chǔ)矩陣是或矩陣。地址譯碼器的輸出和輸入是與的關(guān)系，因此ROM是一個(gè)多輸入變量（地址）和多輸出變量（數(shù)據(jù)）的與或邏輯陣列。第6章半導(dǎo)體存儲(chǔ)器當(dāng)前13頁(yè)，總共54頁(yè)。6.2.1固定只讀存儲(chǔ)器ROMD3D2D1D0W3W2W1W0圖6-3ROM的點(diǎn)陣圖表6-1ROM中的信息表

地址

內(nèi)容A1

A0D3D2D1D0000110110101101101011100位線與字線之間邏輯關(guān)系為：

D0=W0+W1

D1=W1+W3D2=W0+W2+W3D3=W1+W3本知識(shí)點(diǎn)小結(jié)第6章半導(dǎo)體存儲(chǔ)器當(dāng)前14頁(yè)，總共54頁(yè)。6.2.2可編程只讀存儲(chǔ)器(PROM)在出廠時(shí)存儲(chǔ)全部為“1”或“0”，用戶可根據(jù)需要將某些單元改寫為“0”或“1”，然而只能改寫一次。PROM和ROM的區(qū)別：ROM由廠家編程，PROM由用戶編程。第6章半導(dǎo)體存儲(chǔ)器當(dāng)前15頁(yè)，總共54頁(yè)。6.2.2可編程只讀存儲(chǔ)器(PROM)圖6-4為一種PROM的結(jié)構(gòu)圖，存儲(chǔ)矩陣的存儲(chǔ)單元由雙極型三極管和熔斷絲組成。存儲(chǔ)容量為32×8位，存儲(chǔ)矩陣是32行×8列；第6章半導(dǎo)體存儲(chǔ)器當(dāng)前16頁(yè)，總共54頁(yè)。6.2.2可編程只讀存儲(chǔ)器(PROM)出廠時(shí)每個(gè)發(fā)射極的熔斷絲都是連通的，這種電路存儲(chǔ)內(nèi)容全部為0。第6章半導(dǎo)體存儲(chǔ)器當(dāng)前17頁(yè)，總共54頁(yè)。6.2.2可編程只讀存儲(chǔ)器(PROM)如果想使某單元改寫為1，需要使熔斷絲通過(guò)大電流，使它燒斷。一經(jīng)燒斷，再不能恢復(fù)。第6章半導(dǎo)體存儲(chǔ)器當(dāng)前18頁(yè)，總共54頁(yè)。6.2.2可編程只讀存儲(chǔ)器(PROM)在寫入時(shí)，VCC接+12V電源。寫入1時(shí)，該數(shù)據(jù)線為1，T2導(dǎo)通，選中單元的熔斷絲燒斷；若輸入數(shù)據(jù)為0，對(duì)應(yīng)的T2管不導(dǎo)通，熔斷絲仍為連通狀態(tài)，存儲(chǔ)的0信息不變。第6章半導(dǎo)體存儲(chǔ)器當(dāng)前19頁(yè)，總共54頁(yè)。6.2.2可編程只讀存儲(chǔ)器(PROM)讀出時(shí)，VCC接+5V電源。低于穩(wěn)壓管的擊穿電壓，T2管截止。如被選中的某位熔斷絲是連通的，T1管導(dǎo)通，輸出為0；

如果熔斷絲是斷開(kāi)的，T1截止，讀出1信號(hào)。本知識(shí)點(diǎn)小結(jié)第6章半導(dǎo)體存儲(chǔ)器當(dāng)前20頁(yè)，總共54頁(yè)。6.2.3可擦可編程只讀存儲(chǔ)器EPROM的存儲(chǔ)內(nèi)容可以改變；EPROM所存內(nèi)容的擦去需要專門的擦抹器。EPROM所存內(nèi)容的改寫，需要專門的編程器實(shí)現(xiàn)。在工作時(shí)，只能讀出。第6章半導(dǎo)體存儲(chǔ)器當(dāng)前21頁(yè)，總共54頁(yè)。6.2.3可擦可編程只讀存儲(chǔ)器可擦除可編程存儲(chǔ)器又可以分為：光可擦除可編程存儲(chǔ)器UVEPROM電可擦除可編程存儲(chǔ)器E2PROM電可擦除快閃存儲(chǔ)器(FlashMemory)等。第6章半導(dǎo)體存儲(chǔ)器當(dāng)前22頁(yè)，總共54頁(yè)。☆電擦除，一般芯片內(nèi)部帶有升壓電路，可以直接讀寫E2PROM，☆擦除時(shí)間較短，可對(duì)單個(gè)存儲(chǔ)單元擦除?！钭x出：5V；擦除：20V；寫入：20V。EPROM：光擦除可編程ROM（UVEPROM）E2PROM：電擦除可編程ROMFLASHROM：電擦除可編程ROM☆紫外線照射擦除，時(shí)間長(zhǎng)20～30分鐘☆整片擦除☆寫入一般需要專門的工具☆結(jié)合EPROM和E2PROM的特點(diǎn)，構(gòu)成的電路形式簡(jiǎn)單，集成度高，可靠性好?！畈脸龝r(shí)間短(ms級(jí))，整片擦除、或分塊擦除?！钭x出：5V；寫入：12V；擦除：12V(整塊擦除)第6章半導(dǎo)體存儲(chǔ)器當(dāng)前23頁(yè)，總共54頁(yè)。

1．光可擦除可編程存儲(chǔ)器EPROM光可擦除可編程存儲(chǔ)器EPROM是采用浮柵技術(shù)生產(chǎn)的可編程存儲(chǔ)器?？傮w結(jié)構(gòu)與PROM一樣，不同之處在于存儲(chǔ)單元。它的存儲(chǔ)單元多采用N溝道疊柵MOS管。第6章半導(dǎo)體存儲(chǔ)器當(dāng)前24頁(yè)，總共54頁(yè)。圖6-5疊柵MOS管的結(jié)構(gòu)和符號(hào)控制柵浮置柵原理：①浮置柵若沒(méi)有注入負(fù)電荷，正常高電平導(dǎo)通，狀態(tài)0。②浮置柵若注入了負(fù)電荷，正常高電平不導(dǎo)通，狀態(tài)1。③D-S間加高電壓（20V-25V）時(shí)發(fā)生雪崩擊穿；若同時(shí)Gc加高壓脈沖（25V）浮置柵俘獲電荷，相當(dāng)于寫入1。④在紫外線的照射下，浮置柵上的電荷放掉，恢復(fù)為0。第6章半導(dǎo)體存儲(chǔ)器當(dāng)前25頁(yè)，總共54頁(yè)。EPROM舉例——2764當(dāng)前26頁(yè)，總共54頁(yè)。2、E2PROM特點(diǎn)：用電氣方法在線擦除和編程的只讀存儲(chǔ)器。存儲(chǔ)單元采用浮柵隧道氧化層MOS管。寫入的數(shù)據(jù)在常溫下可以保存十年以上，擦除/寫入次數(shù)為1萬(wàn)次～10萬(wàn)次。因擦除改寫時(shí)間較長(zhǎng)，一般作為只讀存儲(chǔ)器用。第6章半導(dǎo)體存儲(chǔ)器當(dāng)前27頁(yè)，總共54頁(yè)。圖6-6浮柵隧道氧化層MOS管結(jié)構(gòu)及符號(hào)氧化層極薄的隧道區(qū)，存在電容。2、E2PROM當(dāng)GC與D之間加高壓時(shí)(可正可負(fù))，薄氧化層被擊穿，形成導(dǎo)電隧道，漏區(qū)電子可以到達(dá)浮柵(GCD間加正電壓)，浮柵電子也可以到達(dá)漏區(qū)(GCD間負(fù)電壓)，因此寫入和擦除都可以通過(guò)電信號(hào)來(lái)實(shí)現(xiàn)。第6章半導(dǎo)體存儲(chǔ)器當(dāng)前28頁(yè)，總共54頁(yè)。圖6-7存儲(chǔ)單元根據(jù)浮置柵上是否有電荷來(lái)區(qū)分1和0。2、E2PROM第6章半導(dǎo)體存儲(chǔ)器當(dāng)前29頁(yè)，總共54頁(yè)。3．快閃存儲(chǔ)器(FlashMemory)采用與EPROM中的疊柵MOS管相似的結(jié)構(gòu)，同時(shí)保留了E2PROM用隧道效應(yīng)擦除的快捷特性。理論上屬于ROM型存儲(chǔ)器；功能上相當(dāng)于RAM。

擦除和改寫電壓較E2PROM小，且擦除時(shí)間短。集成度高、容量大、成本高、使用方便，應(yīng)用廣泛。第6章半導(dǎo)體存儲(chǔ)器當(dāng)前30頁(yè)，總共54頁(yè)。圖6-8快閃存儲(chǔ)器中的MOS管及單元電路（a）（b）3．快閃存儲(chǔ)器(FlashMemory)浮柵與源區(qū)的重疊部分面積極小，形成隧道區(qū)的電容也很小，所以，當(dāng)控制柵和源極之間加電壓時(shí)，大部分電壓將降落在浮柵與源極之間的電容上。第6章半導(dǎo)體存儲(chǔ)器當(dāng)前31頁(yè)，總共54頁(yè)。用ROM實(shí)現(xiàn)組合邏輯觀察數(shù)據(jù)表，可發(fā)現(xiàn)此表與真值表相似。地址相當(dāng)于輸入，數(shù)據(jù)相當(dāng)于輸出；且表中列出了輸入變量的所有組合方式。

000101011011100110111100A1A0D3D2D1D0輸入輸出第6章半導(dǎo)體存儲(chǔ)器當(dāng)前32頁(yè)，總共54頁(yè)。例6-1試用ROM設(shè)計(jì)一個(gè)能實(shí)現(xiàn)函數(shù)y=x2的運(yùn)算表電路，x的取值范圍為0~15的正整數(shù)。解：因?yàn)樽宰兞縳的取值范圍為0~15的正整數(shù)，所以用4位二進(jìn)制數(shù)表示，用B=B3B2B1B0表示，而y的最大值是225，可以用8位二進(jìn)制數(shù)Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。根據(jù)y=x2的關(guān)系可列出Y7、

Y6、Y5、Y4、Y3、Y2、Y1、Y0與B3、B2、B1、B0之間的關(guān)系如表6-2所示。第6章半導(dǎo)體存儲(chǔ)器當(dāng)前33頁(yè)，總共54頁(yè)。例6-10149162536496481100121144169196225十進(jìn)制數(shù)注00000000000000010000010000001001000100000001100100100100001100010100000001010001011001000111100110010000101010011100010011100001Y7Y6Y5Y4Y3Y2Y1Y0輸出0000000100100011010001010110011110001001101010111100110111101111B3B2B1B0輸入第6章半導(dǎo)體存儲(chǔ)器當(dāng)前34頁(yè)，總共54頁(yè)。例6-1第6章半導(dǎo)體存儲(chǔ)器當(dāng)前35頁(yè)，總共54頁(yè)。6.3隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器（RAM）是可以從任意選定的單元讀出數(shù)據(jù)，或?qū)?shù)據(jù)寫入任意選定的存儲(chǔ)單元。RAM分為靜態(tài)RAM和動(dòng)態(tài)RAM；靜態(tài)RAM又分為雙極型和MOS型。第6章半導(dǎo)體存儲(chǔ)器當(dāng)前36頁(yè)，總共54頁(yè)。6.3隨機(jī)存取存儲(chǔ)器RAM結(jié)構(gòu)框圖輸入：地址輸入、控制輸入、數(shù)據(jù)輸入輸出：數(shù)據(jù)輸出第6章半導(dǎo)體存儲(chǔ)器當(dāng)前37頁(yè)，總共54頁(yè)。集成RAM簡(jiǎn)介Intel公司的MOS型靜態(tài)2114（1024×4位）的結(jié)構(gòu)圖。行地址譯碼器64×64

存儲(chǔ)矩陣I/O電路列地址譯碼器………………讀寫控制A6A7A8A9A0A1A2A3A4A5X0X63B0B63Y0Y15CSR/WD0D1D2D3執(zhí)行寫操作執(zhí)行讀操作第6章半導(dǎo)體存儲(chǔ)器當(dāng)前38頁(yè)，總共54頁(yè)。1.靜態(tài)RAM存儲(chǔ)單元

設(shè)T1導(dǎo)通、T2截止，則Q=0，Q=1且由反饋線互相維持狀態(tài)數(shù)據(jù)存于Q、Q處T1截止、T2導(dǎo)通，則Q=1，Q=0且由反饋線互相維持狀態(tài)T1、T2交叉反饋連接構(gòu)成觸發(fā)器第6章半導(dǎo)體存儲(chǔ)器當(dāng)前39頁(yè)，總共54頁(yè)。0V1.4V1.4V字線發(fā)射極有電流流出位線發(fā)射極無(wú)電流存儲(chǔ)單元與位線隔離字線接0V，位線接1.4V以Q=1，Q=0為例T2導(dǎo)通，T1截止，電流經(jīng)T2發(fā)射極(字線)流出①存儲(chǔ)狀態(tài)（保持狀態(tài)，不讀不寫時(shí)）

第6章半導(dǎo)體存儲(chǔ)器當(dāng)前40頁(yè)，總共54頁(yè)。②讀操作3V1.4V1.4V字線無(wú)電流流出電流經(jīng)讀出放大器放大，變成高低電平電壓信號(hào)字線接3V，位線接1.4V若Q=1，Q=0，則T2導(dǎo)通，T1截止，位線D有電流流出若Q=0，Q=1，則T1導(dǎo)通，T2截止，位線D有電流流出第6章半導(dǎo)體存儲(chǔ)器當(dāng)前41頁(yè)，總共54頁(yè)。③寫操作3V“1”“0”“1”“0”以寫1為例0V1.4V1.4V10字線接3V，位線D接1，D接0寫入脈沖過(guò)后觸發(fā)器維持狀態(tài)不變，T2導(dǎo)通，T1截止，電流從字線流出T2導(dǎo)通，T1截止，觸發(fā)器置1，Q=1第6章半導(dǎo)體存儲(chǔ)器當(dāng)前42頁(yè)，總共54頁(yè)。2.動(dòng)態(tài)RAM存儲(chǔ)單元靜態(tài)RAM的缺點(diǎn)：管子多，功耗大，集成度低

優(yōu)點(diǎn)：速度快，使用方便（不用刷新）動(dòng)態(tài)RAM利用MOS管柵極電容的電荷存儲(chǔ)效應(yīng)存儲(chǔ)信息，需要定期給電容補(bǔ)充電荷，即刷新。動(dòng)態(tài)MOS存儲(chǔ)單元電路主要是三管和單管結(jié)構(gòu)。以三管電路為例介紹第6章半導(dǎo)體存儲(chǔ)器當(dāng)前43頁(yè)，總共54頁(yè)。三管動(dòng)態(tài)MOS存儲(chǔ)單元如圖所示。T2為存儲(chǔ)管，T3為讀門控管，T1為寫門控管T4為同一列公用的預(yù)充電管。數(shù)碼以電荷的形式存儲(chǔ)在T2管的柵極電容C中，C上的電壓控制T2管的狀態(tài)。VDDT4預(yù)充T3讀選擇線T2讀數(shù)據(jù)線寫數(shù)據(jù)線T1CDC寫選擇線圖6-12三管動(dòng)態(tài)MOS存儲(chǔ)單元VDDT4預(yù)充T3讀選擇線T2讀數(shù)據(jù)線寫數(shù)據(jù)線T1CDC寫選擇線圖6-12三管動(dòng)態(tài)2.動(dòng)態(tài)RAM存儲(chǔ)單元第6章半導(dǎo)體存儲(chǔ)器當(dāng)前44頁(yè)，總共54頁(yè)。讀出數(shù)據(jù)：輸入預(yù)充電脈沖，T4通，CD充電到VDD，讀數(shù)據(jù)線置1。當(dāng)讀選擇線置1時(shí)若C上原來(lái)有電荷，T2、T3通，CD放電，讀數(shù)據(jù)線為0，反碼輸出。若C上沒(méi)電荷，T2止，CD無(wú)放電回路，讀數(shù)據(jù)線為1。經(jīng)讀放大器放大并反相后輸出即為讀出數(shù)據(jù)。VDDT4預(yù)充T3讀選擇線T2讀數(shù)據(jù)線寫數(shù)據(jù)線T1CDC寫選擇線圖6-12三管動(dòng)態(tài)MOS存儲(chǔ)單元VDDT4預(yù)充T3讀選擇線T2讀數(shù)據(jù)線寫數(shù)據(jù)線T1CDC寫選擇線圖6-12三管動(dòng)態(tài)MOS存儲(chǔ)單元2.動(dòng)態(tài)RAM存儲(chǔ)單元第6章半導(dǎo)體存儲(chǔ)器當(dāng)前45頁(yè)，總共54頁(yè)。寫入數(shù)據(jù)：令寫選擇線為高電平，T1導(dǎo)通；當(dāng)寫入1時(shí)，數(shù)據(jù)線為高電平，通過(guò)T1對(duì)C充電，1信號(hào)便存到C上。VDDT4預(yù)充T3讀選擇線T2讀數(shù)據(jù)線寫數(shù)據(jù)線T1CDC寫選擇線VDDT4預(yù)充T3讀選擇線T2讀數(shù)據(jù)線寫數(shù)據(jù)線T1CDC寫選擇線2.動(dòng)態(tài)RAM存儲(chǔ)單元第6章半導(dǎo)體存儲(chǔ)器當(dāng)前46頁(yè)，總共54頁(yè)。三管電路的讀、寫選擇線和數(shù)據(jù)線是分開(kāi)的，刷新操作需要通過(guò)外圍電路控制，所以電路比較復(fù)雜，存儲(chǔ)單元與外圍電路的連線也較多。VDDT4預(yù)充T3讀選擇線T2讀數(shù)據(jù)線寫數(shù)據(jù)線T1CDC寫選擇線VDDT4預(yù)充T3讀選擇線T2讀數(shù)據(jù)線寫數(shù)據(jù)線T1CDC寫選擇線2.動(dòng)態(tài)RAM存儲(chǔ)單元第6章半導(dǎo)體存儲(chǔ)器當(dāng)前47頁(yè)，總共54頁(yè)。6.4RAM的擴(kuò)展RAM的種類很多，存儲(chǔ)容量有大有小。當(dāng)一片RAM不能滿足存儲(chǔ)容量需要時(shí)，就需要將若干片RAM組合起來(lái)，構(gòu)成滿足存儲(chǔ)容量要求的存儲(chǔ)器。RAM的擴(kuò)展分為位擴(kuò)展和字?jǐn)U展兩種。第6章半導(dǎo)體存儲(chǔ)器當(dāng)前48頁(yè)，總共54頁(yè)。6.4RAM的擴(kuò)展⑴位擴(kuò)展字?jǐn)?shù)滿足要求，而位數(shù)不夠時(shí)，應(yīng)采用位擴(kuò)展。實(shí)現(xiàn)位擴(kuò)展的原則是：①多個(gè)單片RAM的I/O端并行輸出。②多個(gè)RAM的CS接到一起，作為RAM的片選端（同時(shí)被選中）；③地址端對(duì)應(yīng)接到一起，作為RAM的地址輸入端。④多個(gè)單片RAM的R/W端接到一起，作為RAM的讀/寫控制端（讀/寫控制端只能有一個(gè)）；第6章半導(dǎo)體存儲(chǔ)器當(dāng)前49頁(yè)，總共54頁(yè)。6.4RAM的擴(kuò)展⑴位擴(kuò)展圖6-15RAM位擴(kuò)展接線圖CSR/WA0A1A7I/O1I/O2I/O3I/O4CS256×1位RAM