數(shù)據(jù)及用戶手冊(cè)gd32c103系列g(shù)d32c10x yonghu rev

GD32C10xGD32C10xPAGEPAGE2目錄目 圖索 表索 系統(tǒng)及器架 片上SRAM 閃存控制器 OTP編 等待狀態(tài)寄存器 寄存器 狀態(tài)寄存器 控制寄存器 地址寄存器 選項(xiàng)字節(jié)狀態(tài)寄存器 擦除/編程保護(hù)寄存器 產(chǎn)品ID寄存器 電源管理單元 VDD/VDDA電源 控制寄存器 電源控制和狀態(tài)寄存器 備份寄存器 RTC信號(hào)輸出控制寄存器 侵入引腳控制寄存器 侵入控制狀態(tài)寄存器 復(fù)位和時(shí)鐘單元 控制寄存器 時(shí)鐘中斷寄存器 APB2復(fù)位寄存器 APB1復(fù)位寄存器 AHB使能寄存器 APB2使能寄存器 APB1使能寄存器 備份域控制寄存器 復(fù)位源/時(shí)鐘寄存器 AHB復(fù)位寄存器 深度睡眠模式電壓寄存器 附加時(shí)鐘控制寄存器 附加時(shí)鐘中斷寄存器 APB1附加復(fù)位寄存器 APB1附加使能寄存器 時(shí)鐘校準(zhǔn)控制器 狀態(tài)寄存器 中斷清除寄存器 中斷 控制器 (EXTI)框 中斷使能寄存器 使能寄存器 上升沿觸發(fā)使能寄存器 下降沿觸發(fā)使能寄存器 軟件中斷寄存器 掛起寄存器 通用和備用輸入/輸出接口（GPIO和 GPIOI/O補(bǔ)償單 端口輸出控制寄存器(GPIOx_OCTL, 位清除寄存器(GPIOx_BC, 端口位速度寄存器(GPIOx_SPD, 控制寄存器 AFIO端口配置寄存器0(AFIO_ EXTI源選擇寄存器0寄存器(AFIO_ EXTI源選擇寄存器1寄存器(AFIO_ EXTI源選擇寄存器2寄存器(AFIO_ EXTI源選擇寄存器3寄存器(AFIO_ AFIO端口配置寄存器1(AFIO_ IO補(bǔ)償控制寄存器 循環(huán)冗余校驗(yàn)計(jì)算單元 直接器控制器 DMA操 通道x器址寄存器 調(diào)試 JTAG/SW功能說(shuō) 切換JTAG/SW接 DBG寄存 ID寄存器 控制寄存器 模數(shù)轉(zhuǎn)換器 DMA請(qǐng) 可編程分辨率(DRES)–快速轉(zhuǎn)換模 狀態(tài)寄存器 看門狗高閾值寄存器 看門狗低閾值寄存器 注入序列寄存器 規(guī)則數(shù)據(jù)寄存器 過(guò)采樣控制寄存器 數(shù)模轉(zhuǎn)換器 DAC使 DAC輸出緩 DAC數(shù)據(jù)配 DAC觸 DAC轉(zhuǎn) DAC噪聲 DAC輸出電 DMA請(qǐng) DAC并發(fā)轉(zhuǎn) 控制寄存器 軟件觸發(fā)寄存器 DAC012位右對(duì)齊數(shù)據(jù)保持寄存器 DAC012位左對(duì)齊數(shù)據(jù)保持寄存器 DAC08位右對(duì)齊數(shù)據(jù)保持寄存器 DAC112位右對(duì)齊數(shù)據(jù)保持寄存器 DAC112位左對(duì)齊數(shù)據(jù)保持寄存器 DAC18位右對(duì)齊數(shù)據(jù)保持寄存器 DAC并發(fā)模式12位右對(duì)齊數(shù)據(jù)保持寄存器 DAC并發(fā)模式12位左對(duì)齊數(shù)據(jù)保持寄存器 DAC并發(fā)模式8位右對(duì)齊數(shù)據(jù)保持寄存器 DAC0數(shù)據(jù)輸出寄存器 DAC1數(shù)據(jù)輸出寄存器 看門狗定時(shí)器 實(shí)時(shí)時(shí)鐘 RTC復(fù) RTCRTC配 RTC中斷使能寄存器 RTC控制寄存器 RTC預(yù)分頻寄存器 RTC預(yù)分頻寄存器低位 RTC分頻器 RTC分頻器低位 RTC計(jì)數(shù)寄存器 RTC計(jì)數(shù)寄存器低位 RTC鬧鐘寄存器 RTC鬧鐘寄存器低位 定時(shí)器 通用同步異步收發(fā)器 USART LIN模 數(shù)據(jù)寄存器 波特率寄存器 保護(hù)時(shí)間和預(yù)分頻器寄存器 接收超時(shí)寄存器 狀態(tài)寄存器1 兼容性控制寄存器 內(nèi)部集成電路總線接口 SDA線和SCL 傳輸緩沖區(qū)寄存器 時(shí)鐘配置寄存器 上升時(shí)間寄存器 SAM控制狀態(tài)寄存器 快速+模式配置寄存器 串行外設(shè)接口/片上音頻接口 NSS功 DMA功 CRC功 SPI中 I2S時(shí) DMA功 I2S中 控制寄存器0 控制寄存器1 狀態(tài)寄存器 數(shù)據(jù)寄存器 CRC多項(xiàng)式寄存器 接收CRC寄存器 發(fā)送CRC寄存器 I2S控制寄存器 I2S時(shí)鐘預(yù)分頻寄存器 SPI0四路SPI控制寄存器 外部器控制器 EXMC基 SRAM/NORFlash控制寄存器 SRAM/NORFlash時(shí)序配置寄存器 SRAM/NORFlash寫時(shí)序寄存器 控制器局域網(wǎng)絡(luò) CANFD操 CAN寄存 控制寄存器 狀態(tài)寄存器 發(fā)送狀態(tài)寄存器 接收FIFO0寄存器 接收FIFO1寄存器 中斷使能寄存器 錯(cuò)誤寄存器 位時(shí)序寄存器 FD控制寄存器 FD狀態(tài)寄存器 FD傳輸延遲補(bǔ)償寄存器 數(shù)據(jù)位時(shí)序寄存器 發(fā)送郵箱標(biāo)識(shí)符寄存器(CAN_TMIx) 發(fā)送郵箱屬性寄存器(CAN_TMPx) 接收FIFO郵箱標(biāo)識(shí)符寄存器(CAN_RFIFOMIx) 接收FIFO郵箱屬性寄存器(CAN_RFIFOMPx) 過(guò)濾器控制寄存器 過(guò)濾器模式配置寄存器 過(guò)濾器位寬配置寄存器 過(guò)濾器關(guān)聯(lián)FIFO寄存器 過(guò)濾器激活寄存器 通用串行總線全速接口 電源和時(shí)鐘控制寄存器 文檔附 版本歷 GD32C10xGD32C10x圖1-1.Cortex?-M4結(jié)構(gòu)框 圖2-1.頁(yè)擦除操作流 圖2-2.整片擦除操作流 圖2-3.字編程操作流 圖3-1.電源域概 圖3-2.上電/掉電復(fù)位波形 圖3-3.LVD閾值波形 圖5-1.系統(tǒng)復(fù)位電 圖5-2.時(shí)鐘 圖5-3.HXTAL時(shí)鐘 圖6-1.CTC結(jié)構(gòu)框 圖6-2.CTC校準(zhǔn)計(jì)數(shù) 圖7-1.EXTI框 圖8-1.標(biāo)準(zhǔn)I/O端口位的基本結(jié) 圖8-2.輸入配 圖8-3.輸出配 圖8-4.模擬配 圖8-5.備用功能配 圖9-1.CRC計(jì)算單元框 圖10-1.DMA結(jié)構(gòu)框 圖10-2. 圖10-3.DMA中斷邏輯 圖10-4.DMA0請(qǐng)求映 圖10-5.DMA1請(qǐng)求映 圖12-1.ADC模塊框 圖12-2.單次轉(zhuǎn)換模 圖12-3.連續(xù)轉(zhuǎn)換模 圖12-4.掃描轉(zhuǎn)換模式，且連續(xù)轉(zhuǎn)換模式失 圖12-5.掃描轉(zhuǎn)換模式，連續(xù)轉(zhuǎn)換模式使 圖12-6.間斷轉(zhuǎn)換模 圖12-7.自動(dòng)注入 圖12-8.觸發(fā)注 圖12-9.12位數(shù)據(jù)對(duì) 圖12-10.6位數(shù)據(jù)對(duì) 圖12-11.20位到16位的結(jié)果截 圖12-12.右移5位和取整的數(shù) 圖12-13.ADC同步框 圖12-14.基于16個(gè)通道的規(guī)則并行模 圖12-15.4個(gè)通道的注入并行模 圖12-16.一個(gè)采用連續(xù)轉(zhuǎn)換模式通道上的快速交叉模 圖12-17.一個(gè)通道上的慢速交叉模 圖12-18.交替觸發(fā):注入通道 圖12-19.交替觸發(fā):間斷模式入通道 圖12-20.規(guī)則并行和交替觸發(fā)組合模 圖12-21.在注入轉(zhuǎn)換過(guò)程中觸發(fā)出 圖12-22.交叉的單通道轉(zhuǎn)換被注入序列CH1和CH2中 圖13-1.DAC結(jié)構(gòu)框 圖13-2.DACLFSR算 圖13-3.DAC三角噪聲模式生成的波 圖14-1.獨(dú)立看門狗定時(shí)器框 圖14-2.窗口看門狗定時(shí)器框 圖14-3.窗口看門狗定時(shí)器時(shí)序 圖15-1.RTC框 圖15-2.RTC秒信號(hào)及鬧鐘信號(hào)的波形(RTC_PSC=3,RTC_ALRM= 圖15-3.RTC秒信號(hào)及溢出信號(hào)的波形(RTC_PSC= 圖16-1.高級(jí)定時(shí)器結(jié)構(gòu)框 圖16-2.內(nèi)部時(shí)鐘分頻為1時(shí)，正常模式下的控制電 圖16-3.當(dāng)預(yù)分頻器的參數(shù)從1變到2時(shí)，計(jì)數(shù)器的時(shí)序 圖16-4.向上計(jì)數(shù)時(shí)序圖 圖16-5.向上計(jì)數(shù)時(shí)序圖，在運(yùn)行時(shí)改變TIMERx_CAR寄存器的 圖16-6.向下計(jì)數(shù)時(shí)序圖 圖16-7.向下計(jì)數(shù)時(shí)序圖，在運(yùn)行時(shí)改變TIMERx_CAR寄存器 圖16- 圖16- 圖16-10.在向上計(jì)數(shù)模式下計(jì)數(shù)器重復(fù)時(shí)序 圖16-11.在向下計(jì)數(shù)模式下計(jì)數(shù)器重復(fù)時(shí)序 圖16-12.輸入捕獲邏 圖16-13.輸出比較邏輯（帶有互補(bǔ)輸出的通道 圖16-14.輸出比較邏 圖16-15.三種輸出比較模 圖16-16. 時(shí)序 圖16-17. 時(shí)序 圖16-18.帶死區(qū)時(shí)間的互補(bǔ)輸 圖16-19.通道響應(yīng)中止輸入（高電平有效）時(shí)，輸出信號(hào)的行 圖16-20. 圖16-21.CI0FE0極性反相的 圖16-22.霍爾傳感器用在BLDC電機(jī)控制 圖16-23.兩個(gè)定時(shí)器之間的霍爾傳感器時(shí)序 圖16-24.復(fù)位模 圖16-25.暫停模 圖16- 模 圖16-27.單脈沖模式，TIMERx_CHxCV= 圖16-28.定時(shí)器0主/從模式的例 圖16-29.用定時(shí)器2的使能信號(hào)觸發(fā)定時(shí)器 圖16-30.用定時(shí)器2的更新來(lái)觸發(fā)定時(shí)器 圖16-31.用定時(shí)器2的使能信號(hào)來(lái)控制定時(shí)器0的暫停模 圖16-32.用定時(shí)器2的O0CPRE信號(hào)控制定時(shí)器0的暫停模 圖16-33.用定時(shí)器2的CI0信號(hào)來(lái)觸發(fā)定時(shí)器0和定時(shí)器 圖16-34.通用定時(shí)器L0結(jié)構(gòu)框 圖16-35.內(nèi)部時(shí)鐘分頻為1時(shí)正常模式下的控制電 圖16-36.當(dāng)預(yù)分頻器的參數(shù)從1變到2時(shí)，計(jì)數(shù)器的時(shí)序 圖16-37.向上計(jì)數(shù)時(shí)序圖 圖16-38.向上計(jì)數(shù)時(shí)序圖，在運(yùn)行時(shí)改變TIMERx_CAR寄存器的 圖16-39.向下計(jì)數(shù)時(shí)序圖 圖16-40.向下計(jì)數(shù)時(shí)序圖，在運(yùn)行時(shí)改變TIMERx_CAR寄存器 圖16-41.計(jì)數(shù)模式計(jì)數(shù)器時(shí)序 圖16-42.輸入捕獲邏 圖16-43.輸出比較邏輯 圖16-44.三種輸出比較模 圖16-45. 時(shí)序 圖16-46. 時(shí)序 圖16-47. 圖16-48.CI0FE0極性反相的 圖16-49.復(fù)位模 圖16-50.暫停模 圖16- 模 圖16-52.單脈沖模式，TIMERx_CHxCV= 圖16-53.通用定時(shí)器L1結(jié)構(gòu)框 圖16-54.內(nèi)部時(shí)鐘分頻為1時(shí)正常模式下的控制電 圖16-55.當(dāng)預(yù)分頻器的參數(shù)從1變到2時(shí)，計(jì)數(shù)器的時(shí)序 圖16-56.向上計(jì)數(shù)時(shí)序圖 圖16-57.向上計(jì)數(shù)時(shí)序圖，在運(yùn)行時(shí)改變TIMERx_CAR寄存器的 圖16-58.輸入捕獲邏 圖16-59.輸出比較邏輯 圖16-60.三種輸出比較模 圖16-61. 時(shí)序 圖16-62. 時(shí)序 圖16-63.復(fù)位模 圖16-64.暫停模 圖16- 模 圖16-66.單脈沖模式，TIMERx_CHxCV= 圖16-67.通用定時(shí)器L2結(jié)構(gòu)框 圖16-68.內(nèi)部時(shí)鐘分頻為1時(shí)正常模式下的控制電 圖16-69.當(dāng)預(yù)分頻器的參數(shù)從1變到2時(shí)，計(jì)數(shù)器的時(shí)序 圖16-70.向上計(jì)數(shù)時(shí)序圖 圖16-71.向上計(jì)數(shù)時(shí)序圖，在運(yùn)行時(shí)改變TIMERx_CAR寄存器的 圖16-72.輸入捕獲邏 圖16-73.輸出比較邏 圖16-74.三種輸出比較模 圖16-75.基本定時(shí)器結(jié)構(gòu)框 圖16-76.內(nèi)部時(shí)鐘分頻為1時(shí)正常模式下的控制電 圖16-77.當(dāng)預(yù)分頻器的參數(shù)從1變到2時(shí)，計(jì)數(shù)器的時(shí)序 圖16-78.向上計(jì)數(shù)時(shí)序圖 圖16-79.向上計(jì)數(shù)時(shí)序圖，在運(yùn)行時(shí)改變TIMERx_CAR寄存器的 圖17-1.USART模塊內(nèi)部框 圖17-2.USART字符幀(8數(shù)據(jù)位和1停止位 圖17-3.USART發(fā)送步 圖17-4.過(guò)采樣方式接收一個(gè)數(shù)據(jù) 圖17-5.采用DMA方式實(shí)現(xiàn)USART數(shù)據(jù)發(fā)送配置步 圖17-6.采用DMA方式實(shí)現(xiàn)USART數(shù)據(jù)接收配置步 圖17-7.兩個(gè)USART之間的硬件流控 圖17-8.硬件流控 圖17-9.空閑狀態(tài)下檢測(cè)斷開(kāi) 圖17-10.數(shù)據(jù)傳輸過(guò)程中檢測(cè)斷開(kāi) 圖17-11.同步模式下的USART示 圖17-12.8-bit格式的USART同步通信波形 圖17-13.IrDASIRENDEC模 圖17-14.IrDA數(shù)據(jù)調(diào) 圖17-15.ISO7816-3數(shù)據(jù)幀格 圖17-16.USART中斷映射框 圖18-1.I2C模塊框 圖18-2.數(shù)據(jù)有效 圖18-3.開(kāi)始和停止?fàn)?圖18-4.時(shí)鐘同 圖18-5.SDA線仲 圖18-6.7位地址的I2C通訊流 圖18-7.10位地址的I2C通訊流程（主機(jī)發(fā)送 圖18-8.10位地址的I2C通訊流程（主機(jī)接收 圖18-9.從機(jī)發(fā)送模 圖18-10.從機(jī)接收模 圖18-11.主機(jī)發(fā)送模 圖18-12.主機(jī)接收使用方案A模 圖18-13.主機(jī)接收使用方案B模 圖19-1.SPI結(jié)構(gòu)框 圖19-2.常規(guī)模式下的SPI時(shí)序 圖19-3.SPI四線模式下的SPI時(shí)序圖(CKPL=1,CKPH=1, 圖19-4.典型的全雙工模式連 圖19-5.典型的單工模式連接（主機(jī)：接收，從機(jī)：發(fā)送 圖19-6.典型的單工模式連接（主機(jī)：只發(fā)送，從機(jī)：接收 圖19-7.典型的雙向線連 圖19-8.主機(jī)TI模式在不連續(xù)發(fā)送時(shí)的時(shí)序 圖19-9.主機(jī)TI模式在連續(xù)發(fā)送時(shí)的時(shí)序 圖19-10.從機(jī)TI模式時(shí)序 圖19-11.NSS脈沖模式時(shí)序圖（主機(jī)連續(xù)發(fā)送 圖19-12.SPI四線模式四線寫操作時(shí)序 圖19-13.SPI四路模式四路讀操作時(shí)序 圖19-14.I2S結(jié)構(gòu)框 圖19-15.I2S飛利浦標(biāo)準(zhǔn)時(shí)序圖（DTLEN=00,CHLEN=0, 圖19-16.I2S飛利浦標(biāo)準(zhǔn)時(shí)序圖（DTLEN=00,CHLEN=0, 圖19-17.I2S飛利浦標(biāo)準(zhǔn)時(shí)序圖（DTLEN=10,CHLEN=1, 圖19-18.I2S飛利浦標(biāo)準(zhǔn)時(shí)序圖（DTLEN=10,CHLEN=1, 圖19-19.I2S飛利浦標(biāo)準(zhǔn)時(shí)序圖（DTLEN=01,CHLEN=1, 圖19-20.I2S飛利浦標(biāo)準(zhǔn)時(shí)序圖（DTLEN=01,CHLEN=1, 圖19-21.I2S飛利浦標(biāo)準(zhǔn)時(shí)序圖（DTLEN=00,CHLEN=1, 圖19-22.I2S飛利浦標(biāo)準(zhǔn)時(shí)序圖（DTLEN=00,CHLEN=1, 圖19-23.MSB對(duì)齊標(biāo)準(zhǔn)時(shí)序圖（DTLEN=00,CHLEN=0, 圖19-24.MSB對(duì)齊標(biāo)準(zhǔn)時(shí)序圖（DTLEN=00,CHLEN=0, 圖19-25.MSB對(duì)齊標(biāo)準(zhǔn)時(shí)序圖（DTLEN=10,CHLEN=1, 圖19-26.MSB對(duì)齊標(biāo)準(zhǔn)時(shí)序圖（DTLEN=10,CHLEN=1, 圖19-27.MSB對(duì)齊標(biāo)準(zhǔn)時(shí)序圖（DTLEN=01,CHLEN=1, 圖19-28.MSB對(duì)齊標(biāo)準(zhǔn)時(shí)序圖（DTLEN=01,CHLEN=1, 圖19-29.MSB對(duì)齊標(biāo)準(zhǔn)時(shí)序圖（DTLEN=00,CHLEN=1, 圖19-30.MSB對(duì)齊標(biāo)準(zhǔn)時(shí)序圖（DTLEN=00,CHLEN=1, 圖19-31.LSB對(duì)齊標(biāo)準(zhǔn)時(shí)序圖（DTLEN=01,CHLEN=1, 圖19-32.LSB對(duì)齊標(biāo)準(zhǔn)時(shí)序圖（DTLEN=01,CHLEN=1, 圖19-33.LSB對(duì)齊標(biāo)準(zhǔn)時(shí)序圖（DTLEN=00,CHLEN=1, 圖19-34.LSB對(duì)齊標(biāo)準(zhǔn)時(shí)序圖（DTLEN=00,CHLEN=1, 圖19-35.PCM標(biāo)準(zhǔn)短幀同步模式時(shí)序圖（DTLEN=00,CHLEN=0, 圖19-36.PCM標(biāo)準(zhǔn)短幀同步模式時(shí)序圖（DTLEN=00,CHLEN=0, 圖19-37.PCM標(biāo)準(zhǔn)短幀同步模式時(shí)序圖（DTLEN=10,CHLEN=1, 圖19-38.PCM標(biāo)準(zhǔn)短幀同步模式時(shí)序圖（DTLEN=10,CHLEN=1, 圖19-39.PCM標(biāo)準(zhǔn)短幀同步模式時(shí)序圖（DTLEN=01,CHLEN=1, 圖19-40.PCM標(biāo)準(zhǔn)短幀同步模式時(shí)序圖（DTLEN=01,CHLEN=1, 圖19-41.PCM標(biāo)準(zhǔn)短幀同步模式時(shí)序圖（DTLEN=00,CHLEN=1, 圖19-42.PCM標(biāo)準(zhǔn)短幀同步模式時(shí)序圖（DTLEN=00,CHLEN=1, 圖19-43.PCM標(biāo)準(zhǔn)長(zhǎng)幀同步模式時(shí)序圖（DTLEN=00,CHLEN=0, 圖19-44.PCM標(biāo)準(zhǔn)長(zhǎng)幀同步模式時(shí)序圖（DTLEN=00,CHLEN=0, 圖19-45.PCM標(biāo)準(zhǔn)長(zhǎng)幀同步模式時(shí)序圖（DTLEN=10,CHLEN=1, 圖19-46.PCM標(biāo)準(zhǔn)長(zhǎng)幀同步模式時(shí)序圖（DTLEN=10,CHLEN=1, 圖19-47.PCM標(biāo)準(zhǔn)長(zhǎng)幀同步模式時(shí)序圖（DTLEN=01,CHLEN=1, 圖19-48.PCM標(biāo)準(zhǔn)長(zhǎng)幀同步模式時(shí)序圖（DTLEN=01,CHLEN=1, 圖19-49.PCM標(biāo)準(zhǔn)長(zhǎng)幀同步模式時(shí)序圖（DTLEN=00,CHLEN=1, 圖19-50.PCM標(biāo)準(zhǔn)長(zhǎng)幀同步模式時(shí)序圖（DTLEN=00,CHLEN=1, 圖19-51.I2S時(shí)鐘生成結(jié)構(gòu)框 圖20-1.EXMC結(jié)構(gòu)框 圖20-2.EXMCBank劃 圖20-3.模式1讀圖20-4.模式1寫圖20-5.模式A讀圖20-6.模式A寫圖20-7.模式2/B讀圖20-8.模式2寫圖20-9.模式B寫圖20-10.模式C讀圖20-11.模式C寫圖20-12.模式D讀圖20-13.模式D寫圖20-14.復(fù)用模式讀圖20-15.復(fù)用模式寫圖20-16.異步等待有效時(shí)的讀時(shí) 圖20-17.異步等待有效時(shí)的寫時(shí) 圖20-18.同步復(fù)用突發(fā)傳輸讀時(shí) 圖20-19.同步復(fù)用突發(fā)傳輸寫時(shí) 圖21-1.CAN模塊結(jié)構(gòu)框 圖21-2.發(fā)送寄存 圖21-3.發(fā)送郵箱狀態(tài)轉(zhuǎn) 圖21-4.接收寄存 圖21-5.32-bit位寬過(guò)濾 圖21-6.16-bit位寬過(guò)濾 圖21-7.32-bit位寬掩碼模式過(guò)濾 圖21-8.16-bit位寬掩碼模式過(guò)濾 圖21-9.32-bit位寬列表模式過(guò)濾 圖21-10.16-bit位寬列表模式過(guò)濾 圖21-11.位時(shí) 圖21-12傳輸延遲測(cè) 圖22-1.USBFS結(jié)構(gòu)框 圖22-2.在主機(jī)或設(shè)備模式下連接示意 圖22-3.OTG模式下連接示意 圖22-4.主機(jī)端口狀態(tài)轉(zhuǎn)移 圖22-5.主機(jī)模式FIFO空 圖22-6.主機(jī)模式 圖22-7.設(shè)備模式FIFO空 圖22-8.設(shè)備模式 表1-1.AHB互聯(lián)矩陣的互聯(lián)關(guān)系列 表1-2.GD32C10x系列器件 表1-3.引導(dǎo)模 表2-1.GD32C10x閃存址和構(gòu) 表2- T與AHB時(shí)鐘頻率對(duì)應(yīng)關(guān) 表2-3.選項(xiàng)字 表3-1.節(jié)電模式總 表5-1.時(shí)鐘輸出0的時(shí)鐘源選 表5-2.深度睡眠模式下1.2V域電壓選 表7-1.Cortex-M3中的NVIC異常類 表7-2.中斷向量 表7-3.EXTI觸發(fā) 表8-1.GPIO配置 表8-2.調(diào)試接口信 表8-3.調(diào)試端口映射 表8-4.ADC0注入轉(zhuǎn)換外部觸發(fā)備用功能重映 表8-5.ADC0規(guī)則轉(zhuǎn)換外部觸發(fā)備用功能重映 表8-6.ADC1注入轉(zhuǎn)換外部觸發(fā)備用功能重映 表8-7.ADC1規(guī)則轉(zhuǎn)換外部觸發(fā)備用功能重映 表8-8.TIMER0備用功能重映 表8-9.TIMER1備用功能重映 表8-10.TIMER2備用功能重映射 表8-11.TIMER3備用功能重映射 表8-12.TMER4備用功能重映 表8-13.TIMER8備用功能重映射 表8-14.USART0備用功能重映 表8-15.USART1備用功能重映 表8-16.USART2備用功能重映 表8-17.I2C0備用功能重映 表8-18.SPI0備用功能重映 表8-19.SPI2/I2S2備用功能重映 表8-20.CAN0備用功能重映 表8-21.CAN1備用功能重映 表8-22.CTC備用功能重映 表8-23.OSC32引腳配 表8-24.OSC引腳配 表10-1.DMA傳輸操 表10-2.中 表10-3.DMA0各通道請(qǐng)求 表10-4.DMA1各通道請(qǐng)求 表12-1.ADC內(nèi)部信 表12-2.ADC引腳定 表12-3.ADC0和ADC1的規(guī)則通道的外部觸 表12-4.ADC0和ADC1的注入通道的外部觸 表12-5.不同分辨率對(duì)應(yīng)的tCONV時(shí) 表12-6.不同N和M組合的最大輸出值（灰色值表示截?cái)?表13-1.DAC引 表13-2.DAC外部觸 表14-1.獨(dú)立看門狗定時(shí)器在40kHz(IRC40K)時(shí)的最小/最大超時(shí)周 表14-2.在60MHz(fPCLK1)時(shí)的最大/最小超時(shí) 表16-1.定時(shí)器（TIMERx）分為五種類 表16-2.由參數(shù)控制的互補(bǔ)輸出 表16-3.計(jì)數(shù)方向與 表16-4.從模式示 表16-5.計(jì)數(shù)方向與 表16-6.從模式示例（通用定時(shí)器 表16-7.從機(jī)模式示例（通用定時(shí)器 表17-1.USART重要引腳描 表17-2.停止位配 表17-3.USART中斷請(qǐng) 表18-1.I2C總線術(shù)語(yǔ)說(shuō)明（參考飛利浦I2C規(guī)范 表18-2.狀態(tài)標(biāo)志 表18-3.I2C錯(cuò)誤標(biāo)志 表19-1.SPI信號(hào)描 表19-2.SPI四線信號(hào)描 表19-3.SPI運(yùn)行模 表19-4.SPI中斷請(qǐng) 表19-5.I2S比特率計(jì) 表19-6.音頻采樣頻率計(jì)算表19-7.各種運(yùn)行模式下I2S接口信號(hào)的方 表19-8.I2S中 表20-1.NORFlash接口信號(hào)描 表20-2.PSRAM非復(fù)用接口信號(hào)描 表20-3.EXMC的Bank0支持的所有傳 表20-4.NOR/PSRAM控制時(shí)序參 表20-5.EXMC時(shí)序模 表20-6.模式1相關(guān)寄存器配 表20-7.模式A相關(guān)寄存器配 表20-8.模式2/B相關(guān)寄存器配 表20-9.模式C相關(guān)寄存器配 表20-10.模式D相關(guān)寄存器配 表20-11.復(fù)用模式相關(guān)寄存器配 表20-12.同步復(fù)用模式讀時(shí)序配 表20-13.同步復(fù)用模式寫時(shí)序配 表21-1.32-bit過(guò)濾序 表21-2.過(guò)濾索 表22-1.USBFS信號(hào)線描 表22-2.USBFS全局中 表23-1.寄存器功能位屬 表23-2.術(shù) 表24-1.版本歷 rx?-4處理器是一個(gè)具有浮點(diǎn)運(yùn)算功能、低中斷延遲時(shí)間和低成本調(diào)試特性的2位處理rx?-4處理器適合于那些需要高性能和低功耗微控制器的市rtx?-4處理器基于RM7ODSP(數(shù)字信號(hào)處理)和浮點(diǎn)運(yùn)算指令。下面列Cx?數(shù)據(jù)觀測(cè)點(diǎn)及單元指令宏單元1-1Cortex?-M4結(jié)構(gòu)框圖Cortex?-M4處理器結(jié)構(gòu)框圖。欲了解信息，請(qǐng)參閱Cortex-M4AndTraceOrJTAG(SWDPorBusAHB-LiteROMtablePPB表示相應(yīng)的主機(jī)可以通過(guò)AHB互聯(lián)矩陣對(duì)應(yīng)的從機(jī)，空白的單元格表示相應(yīng)的主機(jī)不可以通過(guò)AHB互聯(lián)矩陣對(duì)應(yīng)的從機(jī)。11111111111111111111111120MHzAPB1:Fmax=APB2:Fmax=APB1:Fmax=APB2:Fmax=AHBICodeDCodeICodeDCodeAHBGPDMA12ARM?Cortex?-M4處理器采用哈佛結(jié)構(gòu)，可以使用相互獨(dú)立的總線來(lái)指令和加載/數(shù)32位。此外，為了降低不同客戶在相同應(yīng)用時(shí)的軟件復(fù)雜度，映射是按Cortex?-M4處理器提供的規(guī)則預(yù)先定義的。在器映射表中，一部ARM?Cortex?-M4的系統(tǒng)外設(shè)所占用，且不可更改。此外，其余部分地址空間可由供應(yīng)商定義使用。1-2GD32C10x系列器件的器映射表GD32C10x系列器件的器映射，包括代碼、SRAM1KB表1-2.GD32C10x系列器件的器映射0xA0000000-0xA000EXMC-外部0x90000000-0x9FFF0x70000000-0x8FFF0x60000000-0x63FFEXMC-0x50000000-0x50030x40080000-0x4FFF0x40040000-0x40070x4002BC00-0x40030x4002B000-0x40020x4002A000-0x40020x40028000-0x40020x40026800-0x40020x40026400-0x40020x40026000-0x40020x40025000-0x40020x40024000-0x40020x40023C00-0x40020x40023800-0x40020x40023400-0x40020x40023000-0x40020x40022C00-0x40020x40022800-0x40020x40022400-0x40020x40022000-0x40020x40021C00-0x40020x40021800-0x40020x40021400-0x40020x40021000-0x40020x40020C00-0x40020x40020800-0x40020x40020400-0x40020x40020000-0x40020x40018400-0x4001GD32C10xGD32C10x0x40018000-0x40010x40017C00-0x40010x40017800-0x40010x40017400-0x40010x40017000-0x40010x40016C00-0x40010x40016800-0x40010x40015C00-0x40010x40015800-0x40010x40015400-0x40010x40015000-0x40010x40014C00-0x40010x40014800-0x40010x40014400-0x40010x40014000-0x40010x40013C00-0x40010x40013800-0x40010x40013400-0x40010x40013000-0x40010x40012C00-0x40010x40012800-0x40010x40012400-0x40010x40012000-0x40010x40011C00-0x40010x40011800-0x40010x40011400-0x40010x40011000-0x40010x40010C00-0x40010x40010800-0x40010x40010400-0x40010x40010000-0x40010x4000CC00-0x40000x4000C800-0x40000x4000C400-0x40000x4000C000-0x40000x40008000-0x40000x40007C00-0x40000x40007800-0x40000x40007400-0x40000x40007000-0x40000x40006C00-0x40000x40006800-0x40000x40006400-0x40000x40006000-0x4000CANSRAM1K0x40005C00-0x40000x40005800-0x40000x40005400-0x40000x40005000-0x40000x40004C00-0x40000x40004800-0x40000x40004400-0x40000x40004000-0x40000x40003C00-0x40000x40003800-0x40000x40003400-0x40000x40003000-0x40000x40002C00-0x40000x40002800-0x40000x40002400-0x40000x40002000-0x40000x40001C00-0x40000x40001800-0x40000x40001400-0x40000x40001000-0x40000x40000C00-0x40000x40000800-0x40000x40000400-0x40000x40000000-0x40000x20070000-0x3FFF0x20060000-0x20060x20030000-0x20050x20020000-0x20020x2001C000-0x20010x20018000-0x20010x20008000-0x20010x20000000-0x20000x1FFFF810-0x1FFF0x1FFFF800-0x1FFFOption0x1FFFF000-0x1FFFBoot0x1FFFC010-0x1FFF0x1FFFC000-0x1FFF0x1FFFB000-0x1FFF0x1FFF7A10-0x1FFF0x1FFF7800-0x1FFF0x1FFF0000-0x1FFF0x1FFEC010-0x1FFE0x1FFEC000-0x1FFE0x10010000-0x1FFE0x10000000-0x10000x083C0000-0x0FFF0x08300000-0x083B0x08100000-0x082F0x08020000-0x080F0x08000000-0x0801Main0x00300000-0x07FF0x00100000-0x002F0x00020000-0x000F0x00000000-0x0001 例如，要想0x20000200地址的第7位,可的位帶別名區(qū)地址是0x2000401C：bit_word_addr=0x22000000+(0x200*32)+(7*4)=0x2200401C GD32C10xGD32C10x片上SRAM片上 GD32C10xBOOT0BOOT1引腳來(lái)進(jìn)行選擇，.BOOT0BOOT1的引腳電平。一旦這兩個(gè)引腳電平被采樣，它們可以被釋放并用于其他用1-3.x001片上11上電序列或系統(tǒng)復(fù)位后，ARM?Cortex?-M4處理器先從0x00000000地址獲取棧頂值，再?gòu)?x00000004地址獲得引導(dǎo)代碼的址，然后從引導(dǎo)代碼的址開(kāi)始執(zhí)行程序。SRAM空間的起始地址是0x20000000，當(dāng)它被選擇為引導(dǎo)源時(shí)，在應(yīng)用初始化代碼中， rr

ID（96位 rr 設(shè)備唯一 rr 設(shè)備唯一 rr 設(shè)備唯一7表2-1.GD32C10x閃 主閃存0x08000000-0x08000x08000400-0x08000x08000800-0x0800GD32C10xGD32C10x...0x0801FC00-0x08010x1FFFB000-0x1FFF0x1FFFF800-0x1FFF 表2- AHBT<=00等待狀態(tài)增加<=11等待狀態(tài)增加<=22等待狀態(tài)增加<=33等待狀態(tài)增加 如果希望降低AHB時(shí)鐘頻率。首先，降低AHB時(shí)鐘頻率至目標(biāo)頻率。然后，參考表2- GD32C10xGD32C10x當(dāng)IBUS數(shù)據(jù)存在于IBUS高速緩存區(qū)時(shí)，CPU從IBUS高速緩存區(qū)數(shù)據(jù)時(shí)無(wú)延遲。當(dāng)IBUS置位FMC_WS寄存器中DCEN位來(lái)使能IBUS高速緩存區(qū)。DBUS高速緩存區(qū)僅在CPU通過(guò)當(dāng)DBUS數(shù)據(jù)存在于DBUS高速緩存區(qū)時(shí)，CPU從DBUS高速緩存區(qū)數(shù)據(jù)時(shí)無(wú)延遲。當(dāng)中數(shù)據(jù)并到DBUS高速緩存區(qū)。當(dāng)所有高速緩存線被填充，LRU（最近最少使用）策存器寫入0x 和xCDEF89AB，可以使得FMC_CTL寄存器。兩次寫操作后，寄存器，并一個(gè)總線錯(cuò)誤。FMC_CTL寄存器的OBPG位和OBER位在FMC_CTL寄存器后，仍然被保護(hù)。向 和xCDEF89AB，然后硬件將FMC_CTL寄存器的位被置位，該操作將觸發(fā)操作出錯(cuò)中斷。中斷服務(wù)程序可通過(guò)檢測(cè)FMC_STAT寄存器的2-1.BUSYBUSY位是否為START位發(fā)送指2-2. 2-3.OTP檢查FMC_STAT寄存器的BUSY位來(lái)判定閃存是否正處于擦寫狀態(tài)，若BUSY位為1，2-3.0x1fff0x1fff0x1fffGD32C10xGD32C10x0x1fff0x1fff0x1fff0x1fff0x1fff0x1fff0x1fff0x1fff0x1fff0x1fff0x1fff0x1fff0x1fffFMC的頁(yè)擦除/編程保護(hù)功能可以對(duì)閃存的意外操作。當(dāng)FMC對(duì)被保護(hù)頁(yè)進(jìn)行頁(yè)擦除或編GD32C10xGD32C10x或從SRAM中啟動(dòng)時(shí)，以及從bootloader區(qū)啟動(dòng)時(shí)，這些模式下對(duì)主塊的操作都被。FMC址：0x4002等待狀態(tài)寄存器943寄存器 ww 寫值到KEY[31:0]可以FMC_CTL寄存器選項(xiàng)字節(jié)操作寄存器 ww位/位 名 描GD32C10xGD32C10x OBKEY 狀態(tài)寄存器 r 543210控制寄存器 98765432 GD32C10xGD32C10x 地址寄存器 WW選項(xiàng)字節(jié)狀態(tài)寄存器 r 位/位 名 描GD32C10xGD32C10x10擦除/編程保護(hù)寄存器 rr產(chǎn)品ID寄存器 r位/rGD32C10xGD32C10x系列設(shè)備有三個(gè)電源域，包括VDDVDDA域、1.2V域和備份域。VDDVDDA域由電源直接供電。在VDDVDDA域中嵌入了一個(gè)LDO，用來(lái)為1.2V域供電。在備份域中有一個(gè)電源切換器，當(dāng)VDD.APBAHB

（LXAL/VDDVDDA（電壓調(diào)節(jié)器、PORPDR（上電/掉電復(fù)位、FWDGT（獨(dú)立看門狗定時(shí)器）PC13、PC14PC15PAD等等。VDDAADC/DAC（AD/DA轉(zhuǎn)換器、（8MRC振蕩器、IRC48M（48MRC振蕩器、IRC40K（40KHzRC振蕩器、PLLs（鎖相環(huán)）LVD（低