電氣控制實(shí)驗(yàn)平臺(tái)的設(shè)計(jì)

電氣控制實(shí)驗(yàn)平臺(tái)的設(shè)計(jì)第1頁，共38頁，2023年，2月20日，星期一主電路

MAINCIRCUIT第2頁，共38頁，2023年，2月20日，星期一15V和5V電源

15VOR5V

POWERSUPPLY第3頁，共38頁，2023年，2月20日，星期一軟啟動(dòng)

SOFTSTART第4頁，共38頁，2023年，2月20日，星期一電壓、電流采樣模塊LEM

SAMPLINGCIRCUITFORVOLTAGEANDCURRENT第5頁，共38頁，2023年，2月20日，星期一電壓、電流的采樣

SAMPLINGCIRCUITFORCURRENTANDVOLTAGE第6頁，共38頁，2023年，2月20日，星期一過流保護(hù)

OVER-CURRENTPROTECTION第7頁，共38頁，2023年，2月20日，星期一設(shè)置過流信號(hào)大小

SET

OVER-CURRENTVALUE第8頁，共38頁，2023年，2月20日，星期一提升電源

鉗位電源

參考電源

POWER

SUPPLY

第9頁，共38頁，2023年，2月20日，星期一

74LS邏輯電平3.3V和5V電平電壓轉(zhuǎn)換

CONVERSIONBETWEENLEVEL3.3VAND5V第10頁，共38頁，2023年，2月20日，星期一74HC邏輯電平第11頁，共38頁，2023年，2月20日，星期一74LS-74HC接口邏輯電平關(guān)系第12頁，共38頁，2023年，2月20日，星期一74LS和74HC接口電路

INTERFACECIRCUITBETWEEN74LSAND74HC或者用74HCT代替74HC第13頁，共38頁，2023年，2月20日，星期一用74HC驅(qū)動(dòng)74LS時(shí)，由于在電壓電平上不成問題，因此決定扇出數(shù)的是74HC引入74LS的輸入為低電平時(shí)流出的電流IOL的能力。74HC和74LS接口電路

INTERFACECIRCUITBETWEEN74HCAND74LS一般74HC能驅(qū)動(dòng)10路74LS，而74LS驅(qū)動(dòng)74LS也只有10路,因此用74HC驅(qū)動(dòng)74LS在實(shí)際中不成問題。第14頁，共38頁，2023年，2月20日，星期一3.3V到5V電平電壓轉(zhuǎn)換

CONVERSIONFROMLEVEL3.3VTO5V第15頁，共38頁，2023年，2月20日，星期一DA轉(zhuǎn)換

DIGITALTOANALOGCONVERSION第16頁，共38頁，2023年，2月20日，星期一通訊

COMMUNICATION第17頁，共38頁，2023年，2月20日，星期一編碼器信號(hào)5V到3.3V轉(zhuǎn)換

CONVERSIONFROMLEVEL5VTO3.3V第18頁，共38頁，2023年，2月20日，星期一IPM驅(qū)動(dòng)

IPMDRIVER第19頁，共38頁，2023年，2月20日，星期一IPM故障保護(hù)

IPMPROTECTION

IPM自帶有控制電源欠壓保護(hù)、過熱保護(hù)、過流保護(hù)、短路保護(hù)等故障保護(hù)功能，但是其故障保護(hù)不是一致動(dòng)作的，也就是說當(dāng)某個(gè)管子保護(hù)之后其它管子并不會(huì)同時(shí)保護(hù)，而且輸出的報(bào)警信號(hào)具有非保持性，即，僅僅依靠IPM自身的保護(hù)功能來實(shí)現(xiàn)系統(tǒng)的保護(hù)可能會(huì)導(dǎo)致系統(tǒng)出現(xiàn)過流振蕩現(xiàn)象，直至模塊損壞。因此需加外圍保護(hù)電路。第20頁，共38頁，2023年，2月20日，星期一IPM故障信號(hào)組合

COMBINATIONOFIPMDEFAULTSIGNALS第21頁，共38頁，2023年，2月20日，星期一故障信號(hào)的處理

DEALINGWITHDEFAULTSIGNAL第22頁，共38頁，2023年，2月20日，星期一第23頁，共38頁，2023年，2月20日，星期一第24頁，共38頁，2023年，2月20日，星期一第25頁，共38頁，2023年，2月20日，星期一系統(tǒng)停止運(yùn)行

STOPRUNNING外部中斷設(shè)置在XINT1引腳信號(hào)的下降沿產(chǎn)生中斷，但信號(hào)必須被拉低6個(gè)CLKOUT周期才能被CPU認(rèn)可第26頁，共38頁，2023年，2月20日，星期一主電路穩(wěn)壓電容的選擇

SELECTIONOFBUSMANOSTATCAPACITOR相電壓的有效值：相電壓的峰值：三相輸入電壓的最小峰值：最大電壓脈動(dòng)值：（按經(jīng)驗(yàn)算法取最小峰電壓的）第27頁，共38頁，2023年，2月20日，星期一三相輸入直流電壓為：交流電機(jī)額定情況下，需要的輸入功率：

第28頁，共38頁，2023年，2月20日，星期一為了保證直流電壓最小值符合要求，則每個(gè)周期需提供的能量為：每個(gè)半周期穩(wěn)壓電容所提供的能量為：因此所需的穩(wěn)壓電容的容量為：電容所需的最大承受電壓為312V，可知其需要的最大電1092uF,選用第29頁，共38頁，2023年，2月20日，星期一二階巴特沃斯無限增益多路反饋電路

BUTTERWORTHMFBFILTER即濾掉200Hz以上的頻率

第30頁，共38頁，2023年，2月20日，星期一PCB設(shè)計(jì)的一些規(guī)范

RULESFORPCBDESIGN1、布局首先，要考慮PCB尺寸大小。PCB尺寸過大時(shí)，印制線條長(zhǎng)，阻抗增加，抗噪聲能力下降，成本也增加；過小，則散熱不好，且鄰近線條易受干擾。在確定PCB尺寸后，再確定特殊元件的位置。其次，根據(jù)電路的功能單元，對(duì)電路的全部元器件進(jìn)行布局。第31頁，共38頁，2023年，2月20日，星期一2、布線

布線的原則如下：

（1）輸入輸出端用的導(dǎo)線應(yīng)盡量避免相鄰平行。最好加線間地線，以免發(fā)生反饋藕合。

（2）印制板導(dǎo)線的最小寬度主要由導(dǎo)線與絕緣基板間的粘附強(qiáng)度和流過它們的電流值決定。當(dāng)銅箔厚度為0.5mm、寬度為1mm時(shí)，可以走1A的電流。但是只要允許，還是應(yīng)盡可能用寬線，尤其是電源線和地線。導(dǎo)線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。對(duì)于集成電路，尤其是數(shù)字電路，只要工藝允許，可使間距小于5～8mil。

（3）印制導(dǎo)線拐彎處一般取圓弧形，而直角或夾角在高頻電路中會(huì)影響電氣性能。此外，盡量避免使用大面積銅箔，否則，長(zhǎng)時(shí)間受熱時(shí)，易發(fā)生銅箔膨脹和脫落現(xiàn)象。必須用大面積銅箔時(shí)，最好用柵格狀。這樣有利于排除銅箔與基板間粘合劑受熱產(chǎn)生的揮發(fā)性氣體。

第32頁，共38頁，2023年，2月20日，星期一PCB電路抗干擾措施

ANTI-DISTURBANCEMEASUREFORPCB電源線設(shè)計(jì)

根據(jù)印制線路板電流的大小，盡量加粗電源線寬度，減少環(huán)路電阻。同時(shí)，使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致，這樣有助于增強(qiáng)抗噪聲能力。第33頁，共38頁，2023年，2月20日，星期一地線的設(shè)計(jì)

數(shù)字地與模擬地分開。

電路板上既有高速邏輯電路，又有線性電路，應(yīng)使它們盡量分開，而兩者的地線不要相混，分別與電源端地線相連。低頻電路的地應(yīng)盡量采用單點(diǎn)并聯(lián)接地，實(shí)際布線有困難時(shí)可部分串聯(lián)后再并聯(lián)接地。高頻電路宜采用多點(diǎn)串聯(lián)接地，地線應(yīng)短而粗，高頻元件周圍盡量用柵格狀大面積地箔。要盡量加大線性電路的接地面積。接地線構(gòu)成閉環(huán)路。

設(shè)計(jì)只由數(shù)字電路組成的印制電路板的地線系統(tǒng)時(shí)，將接地線做成閉路可以明顯地提高抗噪聲能力。其原因在于：印制電路板上有很多集成電路元件，尤其遇有耗電多的元件時(shí)，因受接地線粗細(xì)的限制，會(huì)在地線上產(chǎn)生較大的電位差，引起抗噪能力下降，若將接地線構(gòu)成環(huán)路，則會(huì)縮小電位差值，提高電子設(shè)備的抗噪聲能力。接地線應(yīng)盡量加粗

若接地線用很細(xì)的線條，則接地電位則隨電流的變化而變化，致使電子產(chǎn)品的定時(shí)信號(hào)電平不穩(wěn)，抗噪聲性能降低。因此應(yīng)將接地線盡量加粗，使它能通過三倍于印制電路板的允許電流。如有可能，接地線的寬度應(yīng)大于3mm。第34頁，共38頁，2023年，2月20日，星期一數(shù)字電路與模擬電路的共地

CONNECTINGDIGITALGROUNDWITHANALOGGROUND數(shù)字電路的頻率高，模擬電路的敏感度強(qiáng)，對(duì)信號(hào)線來說，高頻的信號(hào)線盡可能遠(yuǎn)離敏感的模擬電路器件，對(duì)地線來說，整人PCB對(duì)外界只有一個(gè)結(jié)點(diǎn)，所以必須在PCB內(nèi)部進(jìn)行處理數(shù)、模共地的問題，而在板內(nèi)部數(shù)字地和模擬地實(shí)際上是分開的它們之間互不相連，只是在PCB與外界連接的接口處（如插頭等）。第35頁，共38頁，2023年，2月20日，星期一退藕電容配置

SELECTIONOFDECOUPLINGCAPACITORPCB設(shè)計(jì)的常規(guī)做法之一是在印制板的各個(gè)關(guān)鍵部位配置適當(dāng)?shù)耐伺弘娙?。退藕電容的一般配置原則是：

（1）電源輸入端跨接10～100uf的電解電容器。如有可能，接100uF以上的更好。

（2）原則上每個(gè)集成電路芯片都應(yīng)布置一個(gè)0.01pF的瓷片電容，如遇印制板空隙不夠，可每4～8個(gè)芯片布置一個(gè)1～10pF的鉭電容。

（3）對(duì)于抗噪能力弱、關(guān)斷時(shí)電源變化大的器件，如RAM、ROM存儲(chǔ)器件，應(yīng)在芯片的電源線和地線之間直接接入退藕電容。

（4）電容引線不能太長(zhǎng)，尤其是高頻旁路電容不能有引線。（5）要選高頻信號(hào)好的獨(dú)石電容式瓷片電容作退耦電容。退耦電容焊在印制電路板上時(shí)，引腳要盡量短。從高噪聲區(qū)來的信號(hào)要加濾波。

第36頁，共38頁，2023年，2月20日，星期一參考文獻(xiàn)

REFERENCES康光華.電子技術(shù)基礎(chǔ).高等教育出版社,1979.3謝自美.電子線路設(shè)計(jì)·實(shí)驗(yàn)·測(cè)試[M].武漢：華中科技大學(xué)