高速數(shù)字設計和信號完整性-導論

——導論高速數(shù)字設計和信號完整性分析上海傲普科技有限公司上海傲普科技有限公司1高速數(shù)字PCB設計高速數(shù)字設計和SI分析導論基本概念研究領域研究手段研究目的在產品開發(fā)中的應用工程設計規(guī)范理想的數(shù)字信號波形數(shù)字信號的畸變上海傲普科技有限公司2高速數(shù)字PCB設計基本概念高速數(shù)字設計（High-SpeedDigitalDesign）強調被動元件的特性及其對電氣性能的影響，包括導線、印制電路板以及集成電路封裝等等。高速數(shù)字設計研究被動元件如何影響信號傳輸（振鈴和反射），信號之間的相互作用（串擾）信號完整性（SignalIntegrity，以下簡稱SI）是指信號在信號線上的質量。信號具有良好的信號完整性是指當在需要的時候具有所必需達到的電壓電平數(shù)值信號完整性是保證系統(tǒng)穩(wěn)定工作的基礎上海傲普科技有限公司3高速數(shù)字PCB設計研究領域信號端接

reflection,ring,overshoot,undershoot延遲控制

skew,propagationdelay串擾抑制

crosstalk電源和地噪聲抑制

groundbounce,simultaneousswitchingnoise上海傲普科技有限公司4高速數(shù)字PCB設計研究手段物理實驗驗證數(shù)學模型計算軟件模擬分析經驗規(guī)則估算通常需要綜合運用上述四種方法。

上海傲普科技有限公司5高速數(shù)字PCB設計研究目的在中、大規(guī)模電子系統(tǒng)的設計中，系統(tǒng)地運用信號完整性技術可以帶來許多益處降低產品成本

縮短研發(fā)周期，降低開發(fā)成本

提高產品性能

提高產品可靠性

數(shù)字電路在具有邏輯功能的同時，也具有豐富的模擬特性數(shù)字電路本身具有一定的抗干擾能力，設計工程師可以估算或精確測定各種噪聲的幅度及其時域變化

將電路抗干擾能力精確分配給各種噪聲

控制總噪聲不超過電路的抗干擾能力以最小的綜合成本達到最高的整體性能

上海傲普科技有限公司6高速數(shù)字PCB設計在產品開發(fā)中的應用參與總體設計，明確系統(tǒng)設計目標提出物理層的信號傳輸方案和組裝方案提出系統(tǒng)噪聲分配方案明確噪聲抑制方案輔助完成工程設計解決調試中出現(xiàn)的有關問題上海傲普科技有限公司7高速數(shù)字PCB設計工程設計規(guī)范——設計目標在設計中保證正確性可靠性可維性可測性可制造性上海傲普科技有限公司8高速數(shù)字PCB設計工程設計規(guī)范——基本內容信號完整性設計目標——噪聲分配方案傳輸線設計負載驅動規(guī)則時鐘的產生和傳輸電源和地系統(tǒng)設計受控阻抗連接器設計邏輯級延的估算印制板設計規(guī)則熱設計要求上海傲普科技有限公司9高速數(shù)字PCB設計理想的數(shù)字信號波形理想的數(shù)字信號是指器件廠家提供的輸出高電平VOH

輸出低電平VOL

上升沿tr

下降沿tf

等參數(shù)所描述的信號波形上海傲普科技有限公司10高速數(shù)字PCB設計理想的數(shù)字信號波形——TTL理想的TTL（含LVTTL）數(shù)字信號波形

VOHmin=2.4VVOLmax=0.4VVT=1.5V±30mVV2.41.50.4trtft上海傲普科技有限公司11高速數(shù)字PCB設計理想的數(shù)字信號波形——CMOS理想的CMOS數(shù)字信號波形

VOHmin=4.44VVOLmax=0.5VVT=2.5V（+5V）VOHmin=2.4VVOLmax=0.4VVT=1.5V（+3.3V）Vt0.54.442.5trtf上海傲普科技有限公司12高速數(shù)字PCB設計理想的數(shù)字信號波形——ECL理想的ECL數(shù)字信號波形

VOHmin=-0.96VVOLmax=-1.65VVBB=-1.29V±30mVtV-0.95-1.29-1.65trtf上海傲普科技有限公司13高速數(shù)字PCB設計數(shù)字信號的畸變IC在系統(tǒng)應用中不可能工作于理想的情況下。由于受到多種因素的影響，信號波形會產生各種變化。這些變化的程度必須嚴格加以限制，使之保持在可以接受的范圍內。在設計過程中，有哪些因素會造成數(shù)字信號的畸變，變化數(shù)值的確定，以及各個因素之間的關系等都是設計人員關心的重點。上海傲普科技有限公司14高速數(shù)字PCB設計地線電阻的電壓降系統(tǒng)中地線電阻會造成地電平的升高。決定因素為IC功耗IC密度饋電方式地線電阻（R）饋電的地線總電流ΔV地=ΔI×ΔRΔV地2.40.4tV上海傲普科技有限公司15高速數(shù)字PCB設計電源線電阻的電壓降如果系統(tǒng)中IC的電源電壓（如+3.3V）存在差值，當其小于+3.3V時，輸出高電平將降低。由于系統(tǒng)電源有集中電源和分散的電源模塊之分，此差值不同。決定因素為IC功耗IC密度饋電方式電源線的饋電電阻值電源電流值ΔVCC=ΔI×ΔR。V2.40.4ΔVCCΔV地t上海傲普科技有限公司16高速數(shù)字PCB設計信號線電阻的電壓降——低電平IC輸出管腳經過印制導線或電纜連到另一IC的輸入腳，輸出低電平電流在印制導線或電纜電阻上引起低電平的抬高，其值為ΔVOL=IOL×R。決定因素為端接方式端接電平端接電阻阻值導線寬度導線厚度導線長度導線截面積V2.40.4ΔVOL=IOL×Rt上海傲普科技有限公司17高速數(shù)字PCB設計信號線電阻的電壓降——高電平IC輸出管腳經過印制導線或電纜到另一個IC的輸入腳，輸出高電平電流在印制導線或電纜電阻上引起高電平的降低，其值為ΔVOH=IOH×R。決定因素為端接方式端接電平端接電阻阻值導線寬度導線厚度導線長度導線截面積Vt2.40.4ΔVOH=IOH×R上海傲普科技有限公司18高速數(shù)字PCB設計輸出管在工作區(qū)狀態(tài)下的信號畸變如果IC輸出低電平電流太大，遠大于器件手冊給出的值，輸出三極管將退出飽和區(qū)，進入工作區(qū)，使輸出低電平抬高。如果IC輸出高電平電流太大，遠大于器件手冊給出的值，輸出三極管將退出飽和區(qū)，進入工作區(qū)，使輸出高電平降低。決定因素端接方式端接電阻阻值輸出管的飽和深度輸出管的β值V2.4ΔVHΔVLt0.4上海傲普科技有限公司19高速數(shù)字PCB設計轉換噪聲（SSN）如果系統(tǒng)中的IC以較高頻率工作，會造成供電系統(tǒng)上有較高頻率變化的電流尖峰。而供電的電源線路和地線路都可看成是很小的電阻、電感和電容元件，電流尖峰值太大，在它們上面會產生較大的交流尖峰電壓。電源上的尖峰電壓會干擾到輸出高電平上，而地電平上的尖峰電壓會干擾到輸出低電平上。IC內部同樣存在這種尖峰電壓。上海傲普科技有限公司20高速數(shù)字PCB設計串擾（Crosstalk）由于系統(tǒng)組裝密度越來越高，印制導線之間的距離越來越小。當鄰近導線上有高速轉換的脈沖信號時，導線上的已有信號將被附加一個較大的電磁藕合信號，即串擾信號。接插件的信號針之間以及電纜的信號線之間也存在串擾現(xiàn)象決定因素tr、tf線寬線間距線與介質的距離介質的介電常數(shù)平行線長重疊線長Vt2.40.4上海傲普科技有限公司21高速數(shù)字PCB設計反射（Reflection）如果IC之間的互連線比較長，信號線的特性阻抗又不均勻；或者終端沒有匹配，都會引起信號反射。如果始端也不匹配，則會因多次反射而形成振鈴。Vt2.40.41.5上海傲普科技有限公司22高速數(shù)字PCB設計邊沿畸變如果信號頻率升高到一定程度，同時印制導線又較長或者負載電容較大時，信號的上升時間有可能等于或大于脈沖寬度，信號波形將會畸變到沒有高低電平平頂或者遠離平頂。決定因素導線寬度導線長度導線與介質距離介