用狀態(tài)機實現(xiàn)ADC0809的采樣控制電路

本文格式為Word版，下載可任意編輯——用狀態(tài)機實現(xiàn)ADC0809的采樣控制電路試驗一用狀態(tài)機實現(xiàn)ADC0809的采樣控制電路

一、試驗?zāi)康模?/p>

學(xué)習(xí)用狀態(tài)機對A/D轉(zhuǎn)換器ADC0809的采樣控制電路的實現(xiàn)。

二、原理說明：

ADC0809是CMOS的8位A/D轉(zhuǎn)換器，片內(nèi)有8路模擬開關(guān)，可控制8個模擬量中的一個進(jìn)入轉(zhuǎn)換器中。ADC0809的分辯率為8位，轉(zhuǎn)換時間約100us，含鎖存控制的8路多路開關(guān)，輸出有三態(tài)緩沖器控制，單5V電源供電。

主要控制信號說明：如圖1所示，START是轉(zhuǎn)換啟動信號，高電平有效；ALE是3位通道選擇地址（ADDC、ADDB、ADDA）信號的鎖存信號。當(dāng)模擬量送至某一輸入端（如IN1或IN2等），由3位地址信號選擇，而地址信號由ALE鎖存；EOC是轉(zhuǎn)換狀況狀態(tài)信號（類似于AD574的STATUS），當(dāng)啟動轉(zhuǎn)換約100us后，EOC產(chǎn)生一個負(fù)脈沖，以示轉(zhuǎn)換終止；在EOC的上升沿后，若使輸出訪能信號OE為高電平，則控制開啟三態(tài)緩沖器，把轉(zhuǎn)換好的8位數(shù)據(jù)結(jié)果輸至數(shù)據(jù)總線。至此ADC0809的一次轉(zhuǎn)換終止了。

圖1

三、試驗內(nèi)容：

1、利用MAX+plusII對例3-1進(jìn)行文本編輯輸入和仿真測試；給出仿真波形。最終進(jìn)行引腳鎖定并進(jìn)行測試，硬件驗證例3-1電路對ADC0809的控制功能。

2、根據(jù)附圖2-12，建議引腳鎖定為：START接PIO34，OE接PIO35，EOC接PIO8，ALE接PIO33，狀態(tài)機時鐘CLK接clock0（PIN2，可選“65536Hz〞或更高），ADDA接PIO32（ADDB和ADDC都接GND），ADC0809的8位輸出數(shù)據(jù)線接PIO23～PIO16，鎖存輸出Q顯示于數(shù)碼8/數(shù)碼7（PIO47～PIO40）。

3、設(shè)目標(biāo)器件是EPF10K10，建議選擇試驗電路結(jié)構(gòu)圖NO.5（即結(jié)構(gòu)圖NO.5A，ADC0809的轉(zhuǎn)換時鐘CLK已經(jīng)事先接有750KHz的頻率），將試驗系統(tǒng)左下角選擇插針處的“轉(zhuǎn)換終止〞和“A/D使能〞用二短路帽短接。下載目標(biāo)文件后，可用螺絲刀旋轉(zhuǎn)試驗系統(tǒng)左下角的電位器，以便為ADC0809提供變化的待測模擬信號，這時數(shù)碼管8和7將顯示ADC0809采樣輸出并被鎖存的數(shù)字值（16進(jìn)制）。

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;ENTITYADCINTIS

PORT(D:INSTD_LOGIC_VECTOR(7DOWNTO0);--0809的8位轉(zhuǎn)換數(shù)據(jù)輸出CLK,EOC:INSTD_LOGIC;--CLK是轉(zhuǎn)換工作時鐘LOCK1,ALE,START,OE,ADDA:OUTSTD_LOGIC;Q:OUTSTD_LOGIC_VECTOR(7DOWNTO0));

ENDADCINT;

ARCHITECTUREbehavOFADCINTIS

TYPEstatesIS(st0,st1,st2,st3,st4,st5,st6);--定義各狀態(tài)子類型SIGNALcurrent_state,next_state:states:=st0;SIGNALREGL:STD_LOGIC_VECTOR(7DOWNTO0);SIGNALLOCK: