采用DSP和FPGA多電機(jī)速度伺服驅(qū)動控制平臺

采用DSP和FPGA多電機(jī)速度伺服驅(qū)動控制平臺于凱平淳B宏;吳海洋【摘要】針對多電機(jī)速度伺月服系統(tǒng)的需求,以及現(xiàn)有驅(qū)動控制器的不足，設(shè)計(jì)一種基于數(shù)字信號處理器(DSP)和現(xiàn)場可編程門陣列(FPGA)的驅(qū)動控制平臺.采用浮點(diǎn)DSP作為主控制器，完成控制算法計(jì)算、接收控制指令、處理電機(jī)速度同步等功能;采用低成本FPGA作為從控制器，實(shí)現(xiàn)雙口RAM、PWM發(fā)生、A/D采樣控制和速度檢測等功能.采用自頂至下的模塊化設(shè)計(jì)方法，實(shí)現(xiàn)了DSP的程序設(shè)計(jì)和FPGA的功能設(shè)計(jì)以2臺無刷直流電動機(jī)(BLDCM)為控制對象，對驅(qū)動控制平臺進(jìn)行了功能驗(yàn)證.仿真和實(shí)驗(yàn)結(jié)果表明，該平臺能夠有效地同時(shí)完成對2臺電機(jī)的速度伺服控制功能，并且該平臺結(jié)構(gòu)簡單具有良好的功能擴(kuò)展性.％Adrivecontrolplatformbasedondigitalsignalprocessor(DSP)andfieldprogrammablegatearray(FPGA)isdesignedtomeettheneedofmultimotorsspeed-servosystemandtomakeuptheshortagesoftheexistingdrivecontrollers.AfloatingpointDSPwasusedasprimarycontrollertoperformthefunctionssuchascomputingcontrolalgorithm,receivingcontrolinstructionsandsynchronizingmotorspeed.Alow-costFPGAwasusedassecondarycontrollertoachievethefunctionssuchasdual-portRAM,PWMgeneration,A/Dsamplingcontrolandspeedacquisition.ProgrammingdesignofDSPandfunctionaldesignofFPGAwereaccomplishedusingtop-downmodularizedmethod.TwobrushlessDCmotors(BLDCM)wereusedtotestthecontrolfunctionofthedrivecontrolplatform.Thesimulationandexperimentresultsverifythevalidityofthecontrolplatform.Andtheproposedcontrolplatformhassimplestructureandexcellentexpandability.【期刊名稱】《電機(jī)與控制學(xué)報(bào)》【年(卷)，期】2011(015)009【總頁數(shù)】5頁(P39-43)【關(guān)鍵詞】速度伺服;多電機(jī);速度同步;數(shù)字信號處理器;現(xiàn)場可編程門陣列【作者】于凱平;郭宏;吳海洋【作者單位】北京航空航天大學(xué)自動化科學(xué)與電氣工程學(xué)院，北京100191;北京航空航天大學(xué)自動化科學(xué)與電氣工程學(xué)院，北京100191;北京航空航天大學(xué)自動化科學(xué)與電氣工程學(xué)院，北京100191【正文語種】中文【中圖分類】TM301.20引言速度伺服是伺服控制系統(tǒng)的重要組成部分之一，在電動汽車、電動輪椅和機(jī)器人等領(lǐng)域有廣泛應(yīng)用［1-3］。在這些領(lǐng)域中，往往需要同時(shí)使用多臺電機(jī)，并且具有速度同步控制的需求。傳統(tǒng)的方式，都是采用基于單個(gè)微控制器或單個(gè)定點(diǎn)數(shù)字信號處理器(digitalsignalprocessor,DSP)的控制器控制單臺電機(jī)，這些控制器之間通過總線通訊實(shí)現(xiàn)速度的同步控制，其存在兩點(diǎn)不足［4-5］:孩系統(tǒng)結(jié)構(gòu)復(fù)雜，成本高;虎控制器難以實(shí)現(xiàn)多電機(jī)系統(tǒng)的復(fù)雜速度伺服控制算法。近年來，現(xiàn)場可編程門陣列(fieldprogrammablegatearray,FPGA)已逐漸應(yīng)用于電機(jī)控制中。FPGA可以替代復(fù)雜的邏輯電路，在簡化系統(tǒng)結(jié)構(gòu)，實(shí)現(xiàn)控制器小型化等方面發(fā)揮重要作用［6］。因此，基于DSP+FPGA的控制平臺技術(shù)是目前電機(jī)驅(qū)動伺服領(lǐng)域的研究熱點(diǎn)之一［7-11］。并且，在控制平臺中采用浮點(diǎn)DSP便于實(shí)現(xiàn)復(fù)雜的控制算法，完成高精度的速度伺服控制。設(shè)計(jì)了一種以浮點(diǎn)DSP和低成本FPGA為核心的控制平臺，劃分了DSP和FPGA各自承擔(dān)功能，并介紹了具體的實(shí)現(xiàn)。以2臺無刷直流電動機(jī)（brushlessDCmotor,BLDCM）為控制對象，對基于DSP+FPGA的多電機(jī)驅(qū)動控制平臺的功能進(jìn)行了驗(yàn)證。1控制平臺的結(jié)構(gòu)和功能多電機(jī)速度伺月服系統(tǒng)的結(jié)構(gòu)包括一個(gè)控制平臺，兩個(gè)驅(qū)動器和兩臺BLDCM，如圖1所示。圖1多電機(jī)速度伺月服系統(tǒng)的結(jié)構(gòu)Fig.1Thestructureofmultimotorsspeedservosystem設(shè)計(jì)的控制平臺以浮點(diǎn)DSP-TMS320VC33和低成本FPGA-EP2C8為核心，需要完成的功能包括：1）接收速度指令；2）完成速度環(huán)計(jì)算；3）完成電流環(huán)計(jì)算；4）產(chǎn)生PWM控制信號；5）獲取速度檢測值；6）獲取電流檢測值。浮點(diǎn)DSP適合實(shí)現(xiàn)控制算法，F(xiàn)PGA善于完成時(shí)序電路和邏輯電路。因此，確定DSP作為主控制器，需要完成的功能包括1）、2）和3）,FPGA作為從控制器，需要完成的功能是4）、5）和6）。二者之間交換的數(shù)據(jù)包括:DSP從FPGA讀取電機(jī)的速度檢測值、電流檢測值，DSP下發(fā)電流環(huán)計(jì)算結(jié)果給FPGA。DSP功能設(shè)計(jì)主控制器DSP承擔(dān)的功能主要是控制算法的計(jì)算，2臺電機(jī)的速度環(huán)和電流環(huán)均采用的增量式數(shù)字PI控制算法，控制算式為式中:u(k)為當(dāng)前輸出;u(k-1)為前次輸出;e(k)為當(dāng)前偏差;e(k-1)為前次偏差;KP為比例系數(shù);KI為積分系數(shù)。DSP的程序分為兩個(gè)部分:主程序和中斷處理程序，流程如圖2所示。電流環(huán)計(jì)算頻率為10kHz，速度環(huán)計(jì)算頻率為1kHz。圖2DSP的主程序和中斷程序流程Fig.2TheprogrammingflowchartofDSP兩臺BLDCM的速度指令可以獨(dú)立輸入，也可以給出協(xié)同關(guān)系，由中斷處理程序中的速度同步模塊進(jìn)行處理，非常簡便。FPGA功能設(shè)計(jì)在從控制器FPGA的設(shè)計(jì)中，采用自頂至下的設(shè)計(jì)方法。將FPGA需要完成的功能劃分為若干個(gè)功能獨(dú)立的功能模塊，各個(gè)模塊可以單獨(dú)進(jìn)行測試、驗(yàn)證，然后在頂層實(shí)體中直接調(diào)用。該方法可以縮短開發(fā)時(shí)間，便于查找問題、修改和功能升級。根據(jù)FPGA所承擔(dān)的功能、結(jié)合FPGA的特點(diǎn)，劃分了雙口RAM模塊、PWM發(fā)生模塊、A/D控制模塊、BLDCM1速度檢測模塊和BLDCM2速度檢測模塊等5個(gè)功能模塊，如圖3所示。設(shè)計(jì)流程如下：采用VHDL完成設(shè)計(jì)輸入；綜合和邏輯優(yōu)化；布局、布線；功能仿真和時(shí)序仿真；布局優(yōu)化；6）配置到EP2C8，硬件調(diào)試。圖3FPGA功能模塊圖Fig.3ThefunctionalmodulesofFPGA3.1雙口RAM模塊設(shè)計(jì)DSP與FPGA之間的所有數(shù)據(jù)都通過雙口RAM模塊交換，該模塊在FPGA內(nèi)部實(shí)現(xiàn)，不用夕卜接專用的雙口RAM芯片，簡化了控制平臺的結(jié)構(gòu)，提高了可靠性，充分利用現(xiàn)有硬件的資源，能夠?qū)崿F(xiàn)DSP與FPGA之間的高速數(shù)據(jù)交換。對DSP而言，F(xiàn)PGA就是一個(gè)片外存儲器，使用地址線、數(shù)據(jù)線和R/W信號即可輕松訪問。雙口RAM模塊由兩個(gè)部分組成，一部分是調(diào)用Altera提供的基本宏功能產(chǎn)生的雙口RAM部分，另一部分是數(shù)據(jù)讀寫部分。數(shù)據(jù)讀寫部分采用有限狀態(tài)機(jī)實(shí)現(xiàn)，將FPGA需要上傳給DSP的數(shù)據(jù)，如速度檢測值、電流檢測值等，寫入雙口RAM部分;從雙口RAM部分讀取DSP寫入的電流環(huán)計(jì)算結(jié)果。PWM發(fā)生模塊設(shè)計(jì)采用三角波比較法產(chǎn)生PWM，將DSP下發(fā)的2臺BLDCM電流環(huán)計(jì)算結(jié)果與模塊中增減計(jì)數(shù)器產(chǎn)生的同一三角波進(jìn)行比較后產(chǎn)生12路PWM信號。計(jì)算結(jié)果大于三角波數(shù)值時(shí)，輸出上橋功率管的導(dǎo)通信號;計(jì)算結(jié)果小于三角波數(shù)值時(shí)，輸出上橋功率管的關(guān)閉信號。導(dǎo)通相序相應(yīng)的下橋功率管恒導(dǎo)通。在導(dǎo)通時(shí)間段的中點(diǎn)，產(chǎn)生A/D啟動信號。通過改變PWM發(fā)生模塊的參數(shù)，即可方便的調(diào)整PWM斬波頻率。在關(guān)閉時(shí)間段的中點(diǎn)同時(shí)載入2臺電機(jī)的電流環(huán)計(jì)算結(jié)果，保證電機(jī)PWM信號的同步。PWM發(fā)生模塊的設(shè)計(jì)時(shí)序如圖4所示，圖中，M1PWMIN和M2PWMIN分別是DSP下發(fā)的2臺BLDCM的電流環(huán)計(jì)算結(jié)果，TRI-ANG是增減計(jì)數(shù)器產(chǎn)生的三角波，ADSRART是A/D啟動信號，MIPWMVx和M2PWMVy分別是2臺BLDCM的PWM信號。圖4PWM發(fā)生模塊時(shí)序圖Fig.4ThetimingdiagramofPWMmoduleA/D控制模塊設(shè)計(jì)使用有限狀態(tài)機(jī)設(shè)計(jì)了A/D控制器來實(shí)現(xiàn)A/D的采樣控制。有限狀態(tài)機(jī)的時(shí)序根據(jù)AD7865的時(shí)序編寫，如圖5所示，分為開始、等待啟動信號、開始轉(zhuǎn)換、等待轉(zhuǎn)換結(jié)束、讀取1通道結(jié)果、讀取2通道結(jié)果、讀取3通道結(jié)果和讀取4通道結(jié)果等狀態(tài)。AD7865的工作頻率和PWM的載波頻率一致，都是10kHz，并且在導(dǎo)通時(shí)間段的中點(diǎn)進(jìn)行母線電流采樣。圖5A/D模塊的狀態(tài)機(jī)Fig.5ThestatemachineofA/Dmodule3.4速度檢測模塊設(shè)計(jì)BLDCM的額定轉(zhuǎn)速是3000r/min，使用T法測速可以得到較高精度。考慮到開關(guān)型霍爾器件只對S磁極作用弓|起的霍爾信號正負(fù)半周期不對稱的問題，對霍爾信號的1個(gè)完整周期進(jìn)行計(jì)數(shù)來檢測速度，即在霍爾信號的上升沿開始計(jì)數(shù)，在下一個(gè)上升沿結(jié)束計(jì)數(shù)。將霍爾信號的上升沿進(jìn)行了處理，保證對霍爾信號的每個(gè)周期都能夠計(jì)數(shù)。BLDCM速度的計(jì)算公式為式中:n為電機(jī)速度，單位是r/min;f為計(jì)數(shù)時(shí)鐘頻率，單位是Hz;p為BLDCM的極對數(shù);M為計(jì)數(shù)值。模塊的計(jì)數(shù)時(shí)鐘頻率是10kHz。最終，BLDCM的速度計(jì)算公式為按照式(3)處理霍爾信號計(jì)數(shù)值，得到了BLDCM的速度，將其作為速度檢測模塊的輸出。4仿真結(jié)果圖6PWM發(fā)生模塊的時(shí)序仿真結(jié)果Fig.6ThetimingsimulationresultofPWMmodule如前所述，按照FPGA功能模塊的設(shè)計(jì)流程，對各個(gè)功能模塊進(jìn)行了功能仿真和時(shí)序仿真。在QuartusII7.0的環(huán)境中創(chuàng)建了功能模塊的矢量波形文件，使用該文件作為激勵，進(jìn)行了功能仿真和時(shí)序仿真。其中，PWM發(fā)生模塊和速度檢測模塊的時(shí)序仿真結(jié)果如圖6和圖7所示。圖6中，M1和M2分別表示BLDCM1和BLDCM2的信號。MxHy是三相霍爾輸入信號，MxPWMIN是DSP下發(fā)的電流環(huán)計(jì)算結(jié)果，MxPWMVy是6路PWM輸出信號，輸出信號低電平時(shí)功率管導(dǎo)通。從圖6(a)可以看出，電流環(huán)計(jì)算結(jié)果可以獨(dú)立給定，即電機(jī)是速度獨(dú)立運(yùn)行還是速度協(xié)同運(yùn)行可由DSP確定。由圖6(b)可知，A/D啟動信號是在導(dǎo)通時(shí)間段中點(diǎn)產(chǎn)生的。圖7中，CLK是計(jì)數(shù)時(shí)鐘，HALL是霍爾輸入信號，SPEEDTEMP是計(jì)數(shù)值，SPEEDOUT是計(jì)算得到的電機(jī)速度。從圖7(a)可以看出，速度檢測模塊能夠?qū)γ總€(gè)霍爾信號進(jìn)行計(jì)數(shù)，得到相應(yīng)的計(jì)數(shù)值和真實(shí)速度。圖7(b)中，HA-C、HA-D、HA-A和HAB依次對HALL信號進(jìn)行延時(shí)，當(dāng)后兩個(gè)信號的組合HA-BUF-A等于2,即霍爾信號出現(xiàn)上升沿時(shí)，產(chǎn)生計(jì)數(shù)啟動信號START?；魻栃盘柕南乱粋€(gè)上升沿來臨時(shí)，前兩個(gè)信號的組合HA-BUF-B等于2,產(chǎn)生計(jì)數(shù)停止信號STOP。2個(gè)計(jì)數(shù)時(shí)鐘周期后，又開始了新的計(jì)數(shù)。能夠完成對霍爾信號的每個(gè)周期進(jìn)行計(jì)數(shù)的功能。仿真結(jié)果表明，各個(gè)功能模塊的功能和時(shí)序能夠滿足要求。圖7速度檢測模塊的時(shí)序仿真結(jié)果Fig.7Thetimingsimulationresultofspeedacquisitionmodule5實(shí)驗(yàn)結(jié)果速度伺服實(shí)驗(yàn)系統(tǒng)使用的BLDCM的參數(shù)是:額定電壓200V;額定轉(zhuǎn)速3000r/min、額定轉(zhuǎn)矩1.6N-m;極對數(shù)3;轉(zhuǎn)子轉(zhuǎn)動慣量2.79x10-4kg?m2;相電阻1.54Q;相繞組自感6.5mH;相繞組互感0.62mH。BLDCM的繞組為星型連接，采用兩相導(dǎo)通三相六狀態(tài)的工作方式，使用開關(guān)型霍爾元件A3144進(jìn)行換相和速度檢測。驅(qū)動器包括功率電路、隔離電路、電流檢測電路、A/D電路等。功率電路選用IRAMS10UP60B集成功率模塊。選用高速光耦HCPL2531實(shí)現(xiàn)PWM信號的隔離。選用霍爾電流傳感器LTS6-NP檢測母線電流。A/D選用14位、4通道同時(shí)采樣、并行輸出的AD7865AS-2。對2臺BLDCM進(jìn)行同步控制的實(shí)驗(yàn)結(jié)果如圖8所示，BLDCM1的速度是2500r/min,BLDCM2以2800r/min的速度跟隨運(yùn)行。同時(shí)對2臺BLDCM進(jìn)行獨(dú)立控制的實(shí)驗(yàn)波形如圖9所示，BLDCM1的速度在2500r/min和-2150r/min之間交替變化；BLDCM2的速度在-2200r/min和1800r/min之間交替變化。圖8BLDCM速度同步控制Fig.8SynchronizingspeedcontrolofBLDCM圖9BLDCM速度獨(dú)立控制Fig.9IndividualspeedcontrolofBLDCM5結(jié)語設(shè)計(jì)了一種基于DSP和FPGA的電機(jī)速度伺服驅(qū)動控制平臺，采用自頂至下的模塊化設(shè)計(jì)方法實(shí)現(xiàn)了DSP和FPFA的功能設(shè)計(jì)。實(shí)驗(yàn)結(jié)果表明，該驅(qū)動控制平臺能夠很好的同時(shí)完成對2臺BLDCM的獨(dú)立或者協(xié)同速度伺服控制。該方案簡化了速度伺月艮系統(tǒng)的結(jié)構(gòu)、降低了成本，并且具有良好的功能擴(kuò)展性和實(shí)現(xiàn)多電機(jī)的復(fù)雜速度伺服控制的能力。在高精度的速度伺月服系統(tǒng)中，也具有很好的應(yīng)用前景。參考文獻(xiàn)：【相關(guān)文獻(xiàn)】[1]TAHAMIF,KAZWMIR,FARHANGHIS.Anoveldriverassiststabilitysystemforallwheel-driveelectricvehicles[J].IEEETransactionsonVehicularTechnology,2003,52(3):683-692.[2]SHIMHM,HONGJP,CHUNGSB,etal.Apoweredwheelchaircontrollerbasedonmaster-slavecontrolarchitecture[C]//ProceedingsofIEEEInternationalSymposiumonIndustrialElectronics,June12-16,2001,Pusan,SouthKorea.2001,3:1553-1556.[3]熊光明，曹曉燕，高峻嘵，等.基于速度控制的輪式滑動轉(zhuǎn)向移動機(jī)器人航向跟蹤[J].北京理工大學(xué)學(xué)報(bào).2004,24(8):663-666.XIONGGuangming,CAOXiaoyan,GAOJunyao,etal.Headingfollowingofwheeledskid-steermobilerobotsbasedonspeedcontrol[J].JournalofBeijingInstituteofTechnology.2004,24(8):663-666.[4]AL-AYASRAHO,ALUKAIDEYT,PISSANIDISG.DSPbasedn-motorspeedcontrolofbrushlessDCmotorsusingexternalfpgadesign[C]//IEEEInternationalConferenceonIndustrialTechnology,December15-17,2006,Mumbai,India.2006:627-631.[5]ZHANGDa,LIHui.Astochastic-basedFPGAcontrollerforaninductionmotordrivewithintegratedneuralnetworkalgorithms[J].IEEETransactionsonIndustrialElectronics,2008,55(2):551-561.[6]DUBEYR,AQARWALP,VASANTHAKM,Programmablelogicdevicesformotioncontrol-areview[J].IEEETransactionsonIndustrialElectronics,2007,54(1):559-566.[7]AL-AYASRAHO,ALUKAIDEYT,PISSANIDISG.MixedsignalDSPbasedmultitaskmotioncontrolsystemusingexternalFPGAstructuraldesign[C]//IEEEIndiconConference,December11-13,2005,Chennai,India.2005:419