計算機組成原理

計算機組成原理第1頁，共103頁，2023年，2月20日，星期二

⒋按信息的可保存性分類⑴易失性存儲器(RAM)；

破壞性讀出。讀操作之后，必須緊接一個重寫操作。

非破壞性讀出。例磁表面存儲器、SRAM。⑵非易失性存儲器(ROM、磁芯、磁表面存儲器和光存儲器)。

4.1.2主存儲器的組成和基本操作

圖4-l所示為主存儲器的基本組成框圖。

其中存儲陣列是存儲器的核心部分，它是存儲二進制信息的主體，也稱為存儲體。

存儲體是由大量存儲單元構成的，為了區(qū)分各個存儲單元，把它們進行統(tǒng)一編號，這個編號稱為地址，因為是用二進制進行編碼的，所以又稱地址碼。地址碼與存儲單元是一一對應的，每個存儲單元都有自己惟一的地址，因此要對某一存儲單元進行存取操作，必須首先給出被訪問的存儲單元的地址。第2頁，共103頁，2023年，2月20日，星期二

主存中可尋址的最小單位稱為編址單位。某些計算機是按字進行編址的，最小的可尋址信息單元是一個機器字，連續(xù)的存儲器地址對應于連續(xù)的機器字。

目前多數(shù)計算機是按字節(jié)編址的，最小可尋址單位是一個字節(jié)。一個32位字長的按字節(jié)尋址的計算機，一個存儲器字包含四個可單獨尋址的字節(jié)單元，由地址的低兩位來區(qū)分。

地址寄存器圖4-1主存儲器的基本組成第3頁，共103頁，2023年，2月20日，星期二圖4-2主存與CPU間的連接

目前多數(shù)計算機采用同步方式，數(shù)據(jù)傳送在固定的時間間隔內(nèi)完成，此時間間隔構成了存儲器的一個存儲周期。

地址譯碼與驅(qū)動電路的作用讀寫電路與數(shù)據(jù)寄存器的作用時序控制電路主存儲器用于存放CPU正在運行的程序和數(shù)據(jù)，它和CPU的關系最為密切。主存與CPU間的連接是由總線支持的，連接形式如圖4-2所示。存儲器基本操作是讀(取)和寫(存)。第4頁，共103頁，2023年，2月20日，星期二4.1.3存儲器的主要性能指標

⒈存儲容量S

存儲容量：主存所能容納的二進制信息總量。對于字編址的計算機以字數(shù)與字長的乘積來表示容量。例：某計算機的容量為64K16，表示它有64K個字，字長為16位。若用字節(jié)表示，則可記為128KB。

1K=210=1024

1M=210K=220=1048576

1G=210M=220K=230=1073741824

1T=210G=220M=230K=240=1099511627776

⒉存取速度(s，ms)

⑴訪問時間TA(memoryaccesstime)

訪問時間TA又稱讀寫時間或取數(shù)時間(本書為TAA)：指從啟動一次存儲器操作到完成該操作所經(jīng)歷的時間。

讀出時間：從CPU向存儲器發(fā)出有效地址和讀命令開始，直到將被選中單元的內(nèi)容讀出為止所用的時間。第5頁，共103頁，2023年，2月20日，星期二

寫入時間：從CPU向存儲器發(fā)出有效地址和寫命令開始，直到信息寫入所選中的單元為止所用的時間。⑵存取周期TM(memorycycletime)

存取周期TM稱讀寫周期或讀寫周期，指存儲器一次進行完整的讀/寫操作所需的全部時間，即連續(xù)兩次訪問存儲器操作之間所需的最短時間。一般情況下TA<TM。

⒊存儲器寬度B

存儲器被連續(xù)訪問時可提供的數(shù)據(jù)速率。用B/s或b/s來衡量。可靠性

⒋功耗

⒌可靠性：指在規(guī)定的時間內(nèi)，存儲器無故障讀/寫的概率。通常用MTBF(MeanTimeBetweenFailures)?？梢岳斫鉃檫B續(xù)兩次故障之間的平均間隔。

⒍性能價格比C/S

C是指存儲器價格：

S是存儲器的總容量。第6頁，共103頁，2023年，2月20日，星期二4.1.4存儲器系統(tǒng)的層次結構存儲大量數(shù)據(jù)的傳統(tǒng)辦法是采用如圖4-3所示的層次存儲結構。圖4-3存儲器層次結構圖第7頁，共103頁，2023年，2月20日，星期二

按層次結構自上而下，有三個關鍵參數(shù)逐漸增大。

Ⅰ首先是訪問時間逐漸增長。寄存器的訪問時間是幾ns；高速緩存的訪問時間是寄存器訪問時間的幾倍；主存儲器的訪問時間是幾十ns；磁盤的訪問時間最少要10ms以上；如果加上介質(zhì)的取出和插入驅(qū)動器的時間，磁帶和光盤的訪問時間就得以秒來計量了。

Ⅱ是存儲容量逐漸增大。

寄存器有128個字節(jié)就很合適；高速緩存可以是幾MB；主存儲器在幾十MB到數(shù)千MB之間；磁盤的容量應該是幾GB到幾十GB；磁帶和光盤一般脫機存放，其容量只受限于用戶的預算。

ⅢC/S即存儲每位的價格逐漸減小。主存的價格應該是每兆(M)字節(jié)幾個美元，磁盤的價格是每兆(M)字節(jié)幾個美分，磁帶的價格是每吉(G)字節(jié)幾個美元或更低一些。

第8頁，共103頁，2023年，2月20日，星期二⑴Cache-M?M層次⑵M?M-A?M層次第9頁，共103頁，2023年，2月20日，星期二4.2半導體存儲器

半導體讀寫存儲器簡稱RWM，也稱為RAM。具有體積小、速度快等到優(yōu)點，按不同的工藝半導體RAM分為雙極型和MOS型RAM兩大類，主要介紹MOS型RAM。11110014.2.1半導體存儲器的分類

1.RAM

由于隨機存取存儲器可讀可寫，有時它們又被稱為可讀寫存儲器。隨機存取存儲器分為三類：靜態(tài)RAM、動態(tài)RAM和非易失性RAM

⑴靜態(tài)RAM(SRAM)

⑵動態(tài)MOS存儲單元

DRAM是利用MOS管的柵極電容來保存信息，在“信息保持”狀態(tài)下，存儲單元中沒有電流流動，因此，大大降低了功耗。第10頁，共103頁，2023年，2月20日，星期二1

⑶非易失性RAM

一般情況下，不論DRAM還是SRAM都是易失性的，即斷電后存儲的信息會丟失掉。而有一類RAM是非易失性的，稱為非易失性RAM(nonvolatileRAM，NV-RAM)。

為了在斷電后保存其中的內(nèi)容，NV-RAM芯片使用了下面的技術：①它使用由CMOS構成的功耗極低的SRAM存儲單元。②內(nèi)部使用鋰電池作為后備電源。③使用一個智能控制電路。第11頁，共103頁，2023年，2月20日，星期二

2．只讀存儲器只讀存儲器的類型多種多樣，如PROM、EPROM、EEROM(E2ROM)、閃爍可擦除可編程ROM和掩膜ROM。⑴可編程ROM

可編程ROM(programmableROM，PROM)是一種提供給用戶，把他們要寫入的信息“燒”入其中的ROM。PROM為一次可編程ROM(onetimeprogrammableROM，OTPROM)。對PROM寫入信息需要用一個叫ROM編程器的特殊設備來實現(xiàn)這個過程。熔斷絲⑵EPROM(erasableprogrammableROM，EPROM)

EPROM一般采用浮柵雪崩注入MOS存儲器FAMOS(Floating-gateAvalancheinjectionMOS)，下圖是N溝道FAMOS存儲元件剖視圖。第12頁，共103頁，2023年，2月20日，星期二N溝道FAMOS存儲元件剖視圖FAMOS存儲電路

+++++-----第13頁，共103頁，2023年，2月20日，星期二

⑶用電實現(xiàn)擦除的PROM(electricallyerasableprogrammableROM。EEPROM)

⑷閃爍可編程可擦除ROM

閃爍可編程可擦除ROM(flashmemoryEPROM)簡稱閃存。⑸掩膜ROM第14頁，共103頁，2023年，2月20日，星期二4.2.2隨機存取存儲器的結構及工作原理

1．半導體存儲器芯片的結構及實例

半導體存儲器芯片的內(nèi)部組織一般有兩種結構：字片式結構和位片式結構。

⑴字片式結構的半導體存儲器芯片

圖4-4是64字×8位的字片式結構的存儲器芯片的內(nèi)部組織圖。一行中所有存儲單元電路的字線連在一起，接到地址譯碼器的對應的輸出端。一個存儲單元電路存儲一位二進制信息。把大量存儲單元電路按一定的形式排列起來，即構成存儲體。存儲體一般都排列成陣列形式，所以又稱做存儲陣列。把存儲體及其外圍電路(包括地址譯碼與驅(qū)動電路、讀/寫放大電路及時序控制電路等)集成在一塊硅片上，稱為存儲器組件。存儲器組件經(jīng)過各種形式的封裝后，通過引腳引出地址線、數(shù)據(jù)線、控制線及電源與地線等，就制成了半導體存儲器芯片。

這種對接收到的存儲單元地址僅進行一個方向譯碼的方式，稱為單譯碼方式或一維譯碼方式。

第15頁，共103頁，2023年，2月20日，星期二圖4-464字×8位字片式結構的RAM芯片

第16頁，共103頁，2023年，2月20日，星期二⑵位片式結構的半導體存儲器芯片

圖4-5所示為4k1位的位片式結構存儲器芯片的內(nèi)部組織。

當選中該芯片工作時，首先給定要訪問的存儲單元的地址，并給出有效的片選信號CS和讀寫信號R/W，通過對行列地址的譯碼，找到被選中的行和被選中的列兩者交叉處的惟一一個存儲單元電路，讀出或?qū)懭胍晃欢M制信息。⑶TMS4116芯片

TMS4116是由單管動態(tài)MOS存儲單元電路構成的隨機存取存儲器芯片，其容量為16K×1位，圖4-6所示為TMS4116芯片的邏輯結構框圖和引腳分配圖?！镌撔酒瑳]有專門設置片選信號，一般用RAS信號兼作片選控制信號，只有RAS有效(低電平)時，芯片才工作。第17頁，共103頁，2023年，2月20日，星期二圖4-54k1位的雙譯碼方式的RAM芯片結構第18頁，共103頁，2023年，2月20日，星期二圖4-6TMS4116芯片的邏輯結構框圖與引腳分配圖。17第19頁，共103頁，2023年，2月20日，星期二

圖4-7TMS4116芯片的存儲陣列結構圖

第20頁，共103頁，2023年，2月20日，星期二

讀出再生放大器的結構形式如圖4-8所示。圖4-8讀出再生放大器電路

10011

表4-1給出了一些典型的RAM芯片及其技術指標。第21頁，共103頁，2023年，2月20日，星期二表4-1典型RAM芯片實例

RAM類型

產(chǎn)品型號

速度(ns)

容量

結構

引腳數(shù)SRAM6116-110016K2K×8246116LP-707016K2K×8246264-10

10064K8K×82862256LP-10100256K32K×828DRAM4116-2020016K16K×1164116-1515016K16K×1164116-1212016K16K×l164416-1212064K16K×4184416-1515064K16K×4184164-1515064K64K×11641464-880256K64K×41841256-15150256K256K×11641256-660256K256K×116414256-101001M256K×420511000P-8801M1M×118514100-7704M4M×120NV-SRAMDSl22010016K1M×124DSl22515064K4M×128DSl23070256K2K×828第22頁，共103頁，2023年，2月20日，星期二⑷動態(tài)存儲器的刷新方式

刷新：DRAM的存儲陣列中所有的存儲電容必須周期性地重新充電，這一過程稱為“刷新”。

設存儲電容為C，其端電壓為u，電荷Q=C?u，則放電電流為：I=△Q/△t=C?△u/△t

若C=0.2pF，△u=1V，I=0.1nA，可求得電荷泄放時間△t=0.210-121/(0.110-9)=210-3s=2ms

常用的刷新的方法有四種：集中刷新、分散刷新、異步刷新和透明刷新。

“刷新”可以采用按行‘‘讀出’’的方法進行。因此只需RAS信號，第23頁，共103頁，2023年，2月20日，星期二（a）集中刷新①集中式刷新方式

刷新時間=存儲體的行數(shù)刷新一行的時間。

例：將128128存儲器矩陣刷新一遍需要128個讀/寫周期的時間。設每個讀/寫周期為0.5s，刷新周期為2ms，則刷新間隔為2ms/(0.510-3)=4000個讀/寫周期。128行集中刷新時需要128個周期，其花費時間=0.5128=64s。因此在2ms中有64s的死區(qū)，即在連續(xù)讀/寫3872次后有連續(xù)128個周期CPU不能訪問M?M。第24頁，共103頁，2023年，2月20日，星期二（b）分散刷新②分散刷新：將每個讀寫周期分為兩段。前一段時間tM為正常讀/寫操作，后一段時間tR為刷新操作。設每個讀/寫周期為0.5s，則分散刷新方法中的讀/寫周期為1s，雖然消除了死區(qū)，但速度降低一倍。2ms內(nèi)只能進行2000次讀/寫操作，同時進行2000次的刷新操作(過于頻繁)，沒有充分利用2ms刷新周期的間隔。讀/寫次數(shù)比集中刷新少了1872次。第25頁，共103頁，2023年，2月20日，星期二③異步刷新是上述兩種方法的結合。還以128128存儲器矩陣為例，設每個讀/寫周期為0.5s，刷新周期為2ms，那么在2ms中對128行的每一行都刷新一次時，相鄰兩行刷新時的時間間隔為2ms/128≈15.5s。前15s用于正常讀/寫，后0.5s用于刷新。效率比前兩種方法高，用得比較多。(c)異步式刷新圖4-9三種刷新方式

④透明刷新☆DRAM控制器

DRAM控制器是CPU與DRAM芯片之間的接口，一方面將CPU的第26頁，共103頁，2023年，2月20日，星期二控制信號變換為適合DRAM芯片的控制信號，另一方面DRAM的刷新需要獨立的硬件電路支持，這也由DRAM控制器完成。下圖為DRAM控制器的結構框圖。

①地址多路開關：②刷新定時器：

③刷新地址計數(shù)器：④仲裁電路：⑤控制信號發(fā)生器：第27頁，共103頁，2023年，2月20日，星期二

2．DRAM芯片的存取模式按照DRAM芯片的存取模式的不同，DRAM芯片可分為四類：標準模式、頁模式、靜態(tài)列模式和半字節(jié)模式的DRAM芯片。

⑴標準模式的DRAM圖4-10標準模式DRAM芯片的時序第28頁，共103頁，2023年，2月20日，星期二表4-2DRAM的訪問時間與存取周期(單位：ns)

型號RAS訪問時間tRAC

存取周期tRC

預充時間tRPMCM44100-606011045MCM44100-707013050MCM44100-808015060☆為了消除DRAM的預充時間所帶來的負面影響，方法之一就是將DRAM芯片交錯地連接起來。將兩個內(nèi)存條安排在一起使用，讓CPU交替地訪問兩個內(nèi)存條。

采用這種方法帶來的好處是，當CPU在訪問一個內(nèi)存條的同時，另一個內(nèi)存條對其存儲單元執(zhí)行預充操作，這樣預充時問就可以隱藏在訪問時間中。圖4-11所示為交錯內(nèi)存的結構。

假設80386SX的工作頻率是20MHz，由此可知CPU要求的訪問存儲器單元的訪問時間是100ns。

若構成內(nèi)存的DRAM芯片的訪問時間是70ns，預充時間是65ns，則DRAM的存取周期時間是135ns，這顯然不能滿足CPU的要求。如果使用交錯內(nèi)存連接方法，則可解決上述時間不匹配的問題。第29頁，共103頁，2023年，2月20日，星期二圖4-11交錯內(nèi)存連接的DRAM結構此時，386-SX先訪問內(nèi)存條A，接著訪問內(nèi)存條B。在CPU訪問內(nèi)存條B時，內(nèi)存條A進行預充。同樣地，當CPU訪問內(nèi)存條A時，內(nèi)存條B又進行預充。此時，CPU訪問1024個DRAM存儲單元電路需要的時問是1024tRAC=1024×70ns=71680ns．

交錯連接內(nèi)存方法的主要缺點是，每次擴充內(nèi)存時，必須同時至少插入兩個內(nèi)存條。第30頁，共103頁，2023年，2月20日，星期二

⑵頁模式DRAM

在采用頁模式的DRAM芯片內(nèi)部，存儲單元電路被安排成N×N的陣列。要讀某個元件時，

之后給出列地址(A0～An-1)，同時CAS有效，將列地址鎖存到列地址譯碼器。

首先要給出行地址(A0～An-1)，同時RAS有效，將行地址鎖存到行地址譯碼器；

在有關DRAM的技術資料中，術語“頁”指的是每行包括的存儲單元電路的個數(shù)，即列數(shù)。

例如1M×1位的DRAM芯片，其存儲陣列為1024×1024，故它共有1024頁，每頁中有1024個存儲位(列)。而4M×1位的DRAM芯片，其存儲陣列為2048×2048，故它有2048頁，每頁中有2048個存儲位(列)。

圖4-12給出了頁模式的訪問時序。

表4-3列出了頁模式DRAM有關時序的參數(shù)。注意，對于頁模式DRAM芯片，它不僅能支持頁模式讀寫，還可以支持標準模式讀寫。第31頁，共103頁，2023年，2月20日，星期二表4-3頁模式DRAM時序參數(shù)(4M×l位，單位：ns)型號RAS訪問時間tRAC

存取周期tRCCAS訪問時間tCAC頁周期時間tPCMCM44100-60601101540MCM44100-70701302045MCM44100-80801502050

例4.1某1M×1位的頁模式DRAM的tRC=165ns,tRAC=85ns,tPC=50ns,則該DRAM芯片有1024頁，每頁有1024位，訪問一頁所需的時間為

tRAC+1023×tPC=85ns+1023×50ns=51235ns

⑶靜態(tài)列模式DRAM第32頁，共103頁，2023年，2月20日，星期二

靜態(tài)列模式DRAM的設計思想是，在存取某一行中的所有列時，不再需要給出CAS信號，從而簡化了存取操作。訪問靜態(tài)列模式DRAM，最開始的訪問時間是標準訪問時間tRAC訪問所在頁內(nèi)的任一存儲單元電路的時間為tAA

，但訪問頁內(nèi)的連續(xù)位中每一位的時間不能少于tSC(靜態(tài)列周期時間)。靜態(tài)列模式的訪問時序參見圖4-12，表4-4所示是時序參數(shù)。

表4-4靜態(tài)列模式DRAM時序參數(shù)(4M×l位，單位：ns)

型號RAS訪問時間tRAC

存取周期tRC列訪問時間tAA靜態(tài)列周期時間tSCMCM54102A-60601103035MCM54102A-70701303540MCM54102A-80801504045第33頁，共103頁，2023年，2月20日，星期二

例4.2某1M×1位的靜態(tài)列模式DRAM的tRC=165ns，tRAC=85ns，tSC=50ns，則訪問一行所需的時間為：tRAC+1023×tSC=85ns+1023×50ns=5l235ns

⑷半字節(jié)模式DRAM

可見半字節(jié)模式DRAM類似于頁模式DRAM，只是頁模式中一次要連續(xù)讀出一行中的所有位，而半字節(jié)模式只是讀出一行中連續(xù)的四位。經(jīng)過最開始的標準讀過程后，列地址計數(shù)器在芯片內(nèi)部自動增量，無需給出列地址即可訪問后續(xù)的三位。半字節(jié)模式的訪問時序如圖4-12所示。

半字節(jié)模式與頁模式和靜態(tài)列模式的不同之處是，半字節(jié)模式不需要設置在芯片外部的列地址計數(shù)器電路。

半字節(jié)模式DRAM芯片在工作時，先給出行地址，并輔以有效的RAS信號，將行地址鎖存，之后再給出列地址，同時CAS信號有效，將第一個列地址鎖存，然后RAS信號保持有效，行地址不再變化，而CAS信號在有效和無效狀態(tài)之間不停地切換，連續(xù)讀出一行的四位。第34頁，共103頁，2023年，2月20日，星期二圖4-12頁模式、靜態(tài)列模式和半字節(jié)模式DRAM時序

在半字節(jié)模式中，第一位是通過標準過程訪問的，需要時間為標準訪問時間tRAC，后續(xù)讀出一位所需的時間只需tNCAC(半字節(jié)模式訪問時間)，但連續(xù)讀出每一位的時間不能少于tNC(半字節(jié)周期時間)，表4-5給出了時序參數(shù)的數(shù)值。表4-5半字節(jié)模式DRAM時序參數(shù)(4M×l位，單位：ns)型號RAS訪問時間tRAC讀周期時間tRC半字節(jié)模式訪問時間tNCAC半周期時間tNCMCM54101A-60601102040MCM54101A-70701302040MCM54101A-80801502040第35頁，共103頁，2023年，2月20日，星期二

例4.3某1M×1位的半字節(jié)模式DRAM芯片的tRAC=85ns，tNC=40ns，tRP=70ns，則訪問連續(xù)4位所需時間為：tRAC+3tNC=85+3×40=205ns

訪問一頁1024位所需的時間為：256×(tRAC+3tNC+tRP)=256×(85+3×40+70)=70400ns

表4-61M×l位85ns的DRAM芯片時序參數(shù)(單位：ns)訪問時間

標準模式頁模式靜態(tài)列模式半字節(jié)模式行訪問時間tRAC85858585列訪問時間tCAC

25

列訪問時間tAA

45列訪問時間tNCAC

20周期時間

讀周期時間tRC165

頁周期時間tPC50靜態(tài)列周期時間tSC

50半字節(jié)周期時間tNC

40

第36頁，共103頁，2023年，2月20日，星期二表4-7各種DRAM操作模式所需訪問時間(單位：ns)標準模式頁模式靜態(tài)列模式半字節(jié)模式讀4位660235235205讀1024位168960512355123570400

下面討論兩種高速DRAM：EDODRAM(extendeddata-outDRAM，擴展數(shù)據(jù)輸出DRAM)和SDRAM(synchronousDRAM，同步DRAM)

⑸EDODRAM

快速頁模式DRAM的局限性圖4-13快速頁模式DRAM和擴展數(shù)據(jù)輸出DRAM存取操作時序第37頁，共103頁，2023年，2月20日，星期二表4-8DRAM的時序參數(shù)表(單位：ns)

FPMEDOFPMEDO速度7070速度6060tRAC7070tRAC6060tRc130130tRc110110tPc4030tPc3525

⑹同步DRAM(SDRAM)

當CPU總線的速度超過75MHz時，即使是EDODRAM也不能滿足CPU速度的需求，所以人們開發(fā)了同步DRAM(SDRAM)。在SDRAM系統(tǒng)中，微處理器與SDRAM間有一個公共時鐘(稱為系統(tǒng)時鐘)信號。在CPU和SDRAM間的所有總線行為(送地址、送數(shù)據(jù)、送控制信號)都與這個公共時鐘信號同步，即公共時鐘是CPU和SDRAM的參考點，任何操作都不會偏離它，因此CPU也就無需等待了。

圖4-14是SDRAM操作時序，圖中有一個公共時鐘，地址、數(shù)據(jù)和控制信號都與之同步，而在EDODRAM和快速頁模式DRAM的時序圖中，是沒有這樣一個公共時鐘信號的。

第38頁，共103頁，2023年，2月20日，星期二圖4-14SDRAM操作時序

突發(fā)模式：即在一個總線操作周期中以數(shù)據(jù)塊傳送方式將數(shù)據(jù)塊從M?M調(diào)入Cache。

例如，若突發(fā)長度為8，則首先要給出第一個單元的完全地址，即先是RAS信號，接著是CAS信號。但后續(xù)的第二、第三??第八個單元的地址無需給出，利用突發(fā)模式以最小延遲直接讀出它們的內(nèi)容，整個讀操作所需時間只受DRAM內(nèi)部電路結構的制約。

第39頁，共103頁，2023年，2月20日，星期二4.2.3只讀存儲器的結構及工作原理圖4-15是用MOS管構成的EPROM存儲陣列結構示意圖。

從圖4-14中可以看出在CAS有效后，數(shù)據(jù)出現(xiàn)在數(shù)據(jù)引腳上所需的時鐘數(shù)是可通過編程控制的。

這個時鐘數(shù)稱為讀延遲(Readlatency)，可以是1、2或3個時鐘。圖4-15EPROM存儲陣列結構示意圖。011011通止

圖4-16示出了Intel2716芯片的內(nèi)部結構圖。第40頁，共103頁，2023年，2月20日，星期二表4-9Intel2716結構圖第41頁，共103頁，2023年，2月20日，星期二表4-92716芯片工作模式選擇工作模式PD／PGMCSVPPVCC數(shù)據(jù)輸出讀低低+5V+5V輸出未選中無關高+5V+5V高阻功耗下降高無關+5V+5V高阻編程由低到高脈沖高+25V+5V輸入4.2.4半導體存儲器的組成存儲芯片與CPU的連接主要有以下三個部分：地址信號線的連接數(shù)據(jù)信號線的連接控制信號線的連接

容量擴展計算方法：組數(shù)每組組成的片數(shù)第42頁，共103頁，2023年，2月20日，星期二⒈位擴展

設計的存儲器的字數(shù)與所用芯片的字數(shù)相同，但芯片的字長少于存儲器規(guī)定的字長，可用位擴展方法。55設用8片40961的芯片構成4KB的存儲器，位擴展時引線接法見圖4.17。⒉字擴展

當芯片的位數(shù)與設計的存儲器的位數(shù)相同，而字數(shù)(單元數(shù))少于設計存儲器的字數(shù)時用字擴展。例用16K8芯片組成64K8的存儲器，連接方法見圖圖4.18。圖4-17存儲器位擴展舉例

圖4-18存儲器字擴展舉例

第43頁，共103頁，2023年，2月20日，星期二組數(shù)=42片/組

例用(16K4)b的芯片組成(64K8)b的存儲器所需芯片數(shù)為：

⒊字位共同擴展

當芯片的字數(shù)和每字的位數(shù)均少于設計存儲器的字數(shù)和每字位數(shù)時用字位共同擴展的方法。(1)確定組成主存儲器需要的芯片總數(shù)。

(2)所有存儲芯片對應的地址線接在一起，與CPU對應的引腳線相接；所有的R/W控制線接在一起，與CPU的讀寫第44頁，共103頁，2023年，2月20日，星期二0組1組2組3組控制信號相接。

(3)所有處于同一地址區(qū)域的芯片的片選信號接在一起，接到片選譯碼器對應的輸輸出端。

(4)所有處于不同地址區(qū)域的同一位芯片的數(shù)據(jù)輸入輸出線對應地接在一起，接到CPU數(shù)據(jù)總線的對應位。第45頁，共103頁，2023年，2月20日，星期二SRAM芯片與CPU連接時要考慮和解決以下幾個方面的問題：①CPU的負載能力：②速度匹配問題：③多片存儲芯片的選通：④R/W控制信號：

4．多種數(shù)據(jù)的傳輸例4.5請用2K×8位的SRAM設計一個8K×16位的存儲器，要求當CPU給出的控制信號B=0時訪問16位數(shù)據(jù)，B=1時訪問8位數(shù)據(jù)。存儲器以字節(jié)為單位編址。

解：該存儲器所需要的芯片總數(shù)為8塊芯片分成兩列，按地址交叉方式編址，即一列為奇地址，一列為偶地址。由于存儲器以字節(jié)為單位編址，總容量為8K×16位，所以：

8K×16=8K×2×8b=214×8b

第46頁，共103頁，2023年，2月20日，星期二表4-10C、D取值真值表BA0CD說明0011訪問16位數(shù)據(jù)0100不訪問1010

訪問偶存儲體1101

訪問奇存儲體由此真值表得下面的邏輯表達式：

C=A0，D=BA0

8K×16位的存儲器需要4個模塊，因此需用2：4譯碼，譯碼器的輸出一般是低電平有效，設經(jīng)過反相后的輸出為Y0、Y1、Y2、Y3，則8塊芯片的片選信號的邏輯表達式為：

CS0=C?Y0，CS2=C?Y1，CS4=C?Y2，CS6=C?Y3，

CS1=D?Y0，CS3=D?Y1，CS5=D?Y2，CS7=D?Y3，

存儲器結構圖及CPU連接的示意圖如圖4-20所示。

第47頁，共103頁，2023年，2月20日，星期二圖4-20存儲器多數(shù)據(jù)傳輸舉例第48頁，共103頁，2023年，2月20日，星期二T0100011101數(shù)據(jù)序列4.3輔助存儲器(A?M)4.3.1磁表面存儲器的基本原理⒈磁表面存儲原理

⑴磁層和磁頭⑵磁表面存儲器的讀寫過程

①信息寫入過程②信息讀出過程4.3.2數(shù)據(jù)記錄格式

⒈歸零制(RZ)

第49頁，共103頁，2023年，2月20日，星期二100011101數(shù)據(jù)序列

⒉不歸零制(NRZ)

⒊不歸零1制(NRZ–1)：見1就翻。

⒋調(diào)相制(PM)

⒌調(diào)頻制(FM)第50頁，共103頁，2023年，2月20日，星期二

⒍改進調(diào)頻制(MFM)100011101數(shù)據(jù)序列

不同的磁記錄方式特點不同，性能各異。

評價一種記錄方式的優(yōu)劣標準主要是編碼效率和自同步能力等。

自同步能力是指從讀出的脈沖信號序列中提取同步時鐘信號的能力。磁表面存儲器為了從讀出信號中分離出數(shù)據(jù)信息，必須要有時間基準信號，稱為同步信號。同步信號可以從專門設置用來記錄同步信號的磁道中取得，這種方法稱為外同步。如果直接從讀出信號中提取同步信號，則稱為內(nèi)同步。第51頁，共103頁，2023年，2月20日，星期二

自同步能力的大小可以用最小磁化翻轉間隔與最大磁化翻轉間隔的比值R來衡量。比值R越大，自同步能力越強。FM記錄方式的最小磁化翻轉間．隔是T/2，最大磁化翻轉間隔是T，其中T為位周期，因此RFM=0.5。

編碼效率又稱記錄效率，是指每次磁層磁化翻轉所存儲信息的位數(shù)。除編碼效率和自同步能力外，還有讀出信號的分辨能力、頻帶寬度、抗干擾能力以及編碼譯碼電路的復雜性等。它們都影響記錄方式的取舍和評價。

成組編碼法是把待寫入的信息序列按4位長度進行分組，然后按某一確定規(guī)則將4位信息編碼為5位碼字，再把編碼字序列按NRZ-1制記錄方式記錄在磁層中。

RLLC(runlengthlimitedcode)碼已廣泛用于高密度磁盤中，它實質(zhì)是把原始數(shù)據(jù)序列變換成0、1受限制的記錄序列，其編碼規(guī)則是：把待輸入的信息序列變換為0游程長度受限碼，即任何兩位相鄰的1之間的0的最大位數(shù)k和最小位數(shù)d均受到限制的新編碼，然后再用NRZ-1進行寫入。正確地設計k、d值，可以獲得優(yōu)良的編碼性能。第52頁，共103頁，2023年，2月20日，星期二4.3.3磁盤存儲器

磁盤存儲器由驅(qū)動器、控制器和盤片三部分組成。

磁盤驅(qū)動器又稱磁盤機或磁盤子系統(tǒng)，它是獨立主機之外的完整裝置。

⒈硬磁盤存儲器磁盤種類很多，根據(jù)盤片的構成和其更換性分類如下：第53頁，共103頁，2023年，2月20日，星期二1)硬盤的結構和信息的讀寫活動頭多盤片硬盤的主要結構如圖4-23所示，由盤片組、讀寫磁頭和定位機構組成。

溫徹斯特磁盤存儲器。磁盤驅(qū)動器內(nèi)部邏輯磁盤地址格式圖4-23活動頭磁盤結構和扇區(qū)第54頁，共103頁，2023年，2月20日，星期二

其邏輯操作可分為三類：尋址磁盤地址格式

根據(jù)主機訪問控制字中的盤地址找出目標磁道和記錄塊位置。

例如，若某盤片組有8個記錄面，每個盤面分成256條磁道，8個扇區(qū)；當主機要訪問其中第5個記錄面上、第65條磁道、第7個扇區(qū)信息時。則主機向磁盤控制器提供的地址信息是：01000001

101

111

如果主機配有幾臺磁盤驅(qū)動器，則還應給出驅(qū)動器編號，用來選擇所需的驅(qū)動器，此時磁盤信息的地址格式為：

柱面號(磁道號)盤面號(磁頭號)扇區(qū)號驅(qū)動器號柱面號(磁道號)盤面號(磁頭號)扇區(qū)號

讀操作

由磁道定位機構把讀寫頭沿磁盤半徑方向移到相應的磁道位置上，這一時間稱為定位時間。第55頁，共103頁，2023年，2月20日，星期二

定位以后尋找所需扇區(qū)的時間稱：為等待時間，或稱旋轉延遲，平均值為磁盤旋轉半圈的時間，可為幾個毫秒。

上述兩個延時之和稱為磁盤的尋址時間。寫操作

2)磁盤的信息記錄格式

圖4-24扇段記錄格式

磁盤的記錄格式有定長和不定長之分。定長記錄格式中，每個記錄塊的字節(jié)數(shù)固定。如IBMPC中每個記錄塊記錄128B，256B或512B。定長記錄格式中每個扇區(qū)記錄一個數(shù)據(jù)塊，每個扇區(qū)有頭空、ID域、間隙、數(shù)據(jù)區(qū)域和尾空。第56頁，共103頁，2023年，2月20日，星期二IBMPC機所用磁盤的記錄格式

頭空ID域數(shù)據(jù)域尾空第57頁，共103頁，2023年，2月20日，星期二

3)磁盤存儲器的主要技術指標

⑴存儲容量-磁表面存儲器所能存儲的二進制信息的總量，

一般用位(b)或字節(jié)(B)表示。對于已格式化了磁盤容量計算公式是C=nTSB

n：盤面數(shù)，為2(盤片數(shù)-1)；

T：每個盤面上的磁道數(shù)(或柱面數(shù))；

S：每條磁道上的扇區(qū)數(shù)；

B：每個扇區(qū)所存儲的字節(jié)數(shù)。

非格式化容量C=n

TLD

n和T同上，L為最內(nèi)層磁道的周長，D為位密度。一般格式化容量是非格式化容量的70%左右。

⑵平均存取時間Ta

指磁頭接到R/W命令，從原來的位置移動到指定位置并完成R/W操作的時間叫存取時間。對于直接存取方式的磁盤存取時間分為兩部分：第58頁，共103頁，2023年，2月20日，星期二①磁頭從原先位置移動到目的磁道所需的時間，稱為定位時間或?qū)さ罆r間—Tt。②磁頭到達目的磁道后，等待所訪問的記錄塊轉到磁頭下方的等待時間—Tw

。

Ta=Tt+Tw=(ttmax+ttmin)/2+(twmax+twmin)/2

⑶記錄密度道密度tpi(或tpcm)

位密度bpi(或bpcm)：以最內(nèi)層磁道的密度為準。

面密度：位密度×道密度

④數(shù)據(jù)傳送速率磁表面存儲器在單位時間內(nèi)向主機傳送數(shù)據(jù)的位數(shù)或字節(jié)數(shù)。單位為b/s或B/s。Dr=Dv

v：為線速，以最內(nèi)層磁道為準?；駾r=SBr

S，B同前，r為磁盤每秒轉速。第59頁，共103頁，2023年，2月20日，星期二

⑸磁盤參數(shù)的計算舉例：

例：設有一磁盤系統(tǒng)有10個盤片，每面有256條磁道，每條磁道劃分成16個扇區(qū)，每個扇區(qū)為512個字節(jié)。磁盤存儲區(qū)域的外徑是14in，內(nèi)徑是10in，道間移動時間為0.2ms，磁盤轉速為3600r/min。試求總容量、道密度、位密度、平均存取時間和傳輸率。解：⑴總容量S=512B16(10-1)2256=36MB

⑵道密度=256/((14-10)/2)=128Tpi⑶位密度=512B168/(10)≈2087bpi⑷平均存儲時間

twmax=60/3600≈16.7ms，twmin

=0ms；

tsmax=0.2255=51.ms，tsmin=0ms。

Ta=(twmax+twmin)/2+(tsmax+tsmin)/2=(16.7+0)/2+(51+0)/2=33.85ms⑸傳輸速率每秒轉速：3600/60=60r/s第60頁，共103頁，2023年，2月20日，星期二

方法①傳輸速率=位密度線速

=2087bpi6010≈3.75Mb/s

方法②傳輸速率=每條磁道存儲容量盤速

=8512B1660=3.75Mb/s

例4.6設某磁盤由8片盤組成，其中最上面和最下面兩面不記錄信息，已知該盤每個記錄面共有1024個磁道，每個磁道有64個扇區(qū)。磁盤轉速為6000轉/分，平均尋道時間為12ms，啟動延遲為1ms；假設磁盤最內(nèi)圈直徑為5cm，最外圈直徑為10cm。計算磁盤的容量、磁盤地址需要多少位、磁盤的數(shù)據(jù)傳輸率、讀寫一個扇區(qū)的數(shù)據(jù)需要的平均訪問時間、該盤的道密度、最小位密度和最大位密度。

解：磁盤的容量(非格式化容量)為：

C=記錄面×磁道數(shù)/面×扇區(qū)數(shù)/道×字節(jié)數(shù)/扇區(qū)

=14×1024×64×512(字節(jié))=448MB

磁盤的地址格式為：柱面號10位二進制盤面號4位二進制扇區(qū)號6位二進制第61頁，共103頁，2023年，2月20日，星期二

所以，磁盤地址需要20位。數(shù)據(jù)傳輸率為：

Dr=64×512×6000/60=3200KB/s

Ta=平均尋道時間+平均旋轉時間+啟動延遲+傳送一個扇區(qū)數(shù)據(jù)所需的時間

=12+1+(60s/6000)/2+512B/(3200KB/s)=18.16mm

磁道密度=1024/[(10-5)/2]=409·6tpcm

最大位密度=8×512×64/(5)=16688.61bpcm或

最大位密度=8×512×64/(5×10)=1669.6bpmm

最小位密度=8×512×64/(10)=8344.3bpcm或

最小位密度=8×512×64/(10×10)=834.43bpmm⒉軟盤存儲器①軟盤結構特點和類型

硬盤存儲器的差別：

硬盤轉速高，磁頭與盤面不接觸；軟盤轉速低，磁頭與盤面接觸。

大多數(shù)硬盤采用固定盤組；軟盤是單片使用。

硬盤系統(tǒng)價格高，存儲容量大，存取速度快；軟盤價廉，存儲量小，存取速度慢。

硬盤盤片不可折卸，一般不能互換；軟盤是可折卸且可互換。第62頁，共103頁，2023年，2月20日，星期二②軟磁盤片和記錄格式軟盤基片是厚度約76m的聚酯薄膜，兩面涂有2.3～3.0pm的磁層。

3.5英寸的盤片結構如圖4-25所示。圖4-253.5英寸軟盤結構圖第63頁，共103頁，2023年，2月20日，星期二

圖4-26所示為IBM37408英寸軟盤一個扇區(qū)的數(shù)據(jù)記錄格式。每個扇區(qū)有188B，其中數(shù)據(jù)只有128B。前13個字節(jié)是地址區(qū)，包括6個字節(jié)的全0同步信息量一個字節(jié)的“FE”地址標志，扇區(qū)地址部分后兩個字節(jié)是整個地址區(qū)的CRC校驗碼，前4字節(jié)內(nèi)容如下：

圖4-26IBM3740分段扇區(qū)的格式

磁道號盤面號扇區(qū)號記錄長度

其中，若記錄長度為00，則表示每個扇區(qū)記錄128個字節(jié)數(shù)據(jù)。目前微機系統(tǒng)常用的3.5英寸雙面雙密度軟盤的容量為：2面×80道/面×18扇區(qū)/道×512字節(jié)/扇區(qū)≈1.44MB第64頁，共103頁，2023年，2月20日，星期二

⒊磁帶存儲器⑴分類①按帶寬分1/4英寸和1/2英寸②按帶長分2400英尺、1200英尺和600英尺③按外形分開盤式和盒式磁帶④按記錄密度分800bpi、1600bpi和6250bpi⑤按帶面并行的磁道數(shù)分9道和16道。磁帶機也有許多種，按走帶速度有高速(45m/s)、中速(23m/s)和低速(2m/s以下)磁帶機。⑵磁帶機的結構①開盤式啟停磁帶機②數(shù)據(jù)流磁帶機數(shù)據(jù)連續(xù)地寫在磁帶上，數(shù)據(jù)塊之間插入記錄間隙，這樣磁帶機在數(shù)據(jù)塊之間不用啟停。此外，采用電子控制代替機械控制，簡化了磁帶機的機構，降低成本，提高了可靠性。數(shù)據(jù)流磁帶機有1/4英寸盒式和1/2英寸開盤式兩種。

1/2英寸9道啟停式磁帶是一種國際通用的標準磁帶，記錄格式見下圖。第65頁，共103頁，2023年，2月20日，星期二1/4英寸盒式數(shù)據(jù)流磁帶也是通用的標準磁帶，其中9道記錄格式見圖4.53。第66頁，共103頁，2023年，2月20日，星期二4.3.3光盤存儲器

⒈光盤存儲器類型

只讀型(compactdiskreadonlymemory，CD-ROM)是最常用的光盤，直徑約12cm，厚度為1.2mm，容量大約為650MB。

一次寫入型CD-R(compactdiscrecordable)驅(qū)動器寫入信息(也稱為刻盤)，寫入的信息CD—ROM光驅(qū)也可以讀出。但CD—R只能寫一次，寫人后不能再修改。

可擦寫型光盤(compactdiscrewritable)類似于磁盤，可以重寫信息。

⒉光盤存儲器的工作原理

1)只讀型光盤的信息存儲機理

2)可擦寫光盤CD-RW的擦寫原理按照這種改變性質(zhì)來實現(xiàn)信息存儲的原理來分，可擦寫光盤的記錄方式可分為兩大類：磁光式擦寫和相變式擦寫。⑴磁光盤存儲器磁光存儲技術采用熱磁光記錄方式來完成寫擦功能，這種方法又稱熱磁寫入，是光學錄制和磁性介質(zhì)可逆性相結合的產(chǎn)物。第67頁，共103頁，2023年，2月20日，星期二圖4-27CD-ROM盤存儲信息原理

(2)相變光盤

相變光盤的讀/寫原理是利用存儲介質(zhì)的晶態(tài)、非晶態(tài)可逆轉換，引起對入射激光束不同強度的反射(或折射)，形成信息一一對應的關系。

3．光盤存儲器的技術指標

1)數(shù)據(jù)傳輸率第68頁，共103頁，2023年，2月20日，星期二

指將數(shù)據(jù)從光盤驅(qū)動器傳送到主存的速率，為單位時間內(nèi)光盤的光道上傳送的數(shù)據(jù)比特數(shù)。這與光盤轉速、存儲密度有關。光盤轉得越快，數(shù)據(jù)從光盤傳送到主機內(nèi)存的速度越快。

單倍速光驅(qū)的數(shù)據(jù)傳輸率是150Kbps。

12倍速(寫為12X)光驅(qū)的數(shù)據(jù)傳輸率是1.8Mbps，其光盤外圈的轉速是2400轉/分鐘(rpm)，內(nèi)圈轉速是6360轉/分鐘。

CD-R驅(qū)動器的寫速度與讀速度是不同的。例如標示為24X/40X的CD-R光驅(qū)，指其讀信息的速度是40X，而寫信息(刻盤)的速度只有24X。

一個CD-RW驅(qū)動器有三個速度，例如標示為24X/12X/40X的CD-RW光驅(qū)，其寫速度是24X，重寫的速度是12X，讀的速度是40X。

2)存儲容量

指所能讀寫的光盤盤片的容量。

光盤容量又分為格式化容量和用戶容量，采用不同的格式和不同驅(qū)動器，光盤格式化后容量不同。如650MB的CD-ROM盤片，螺旋線形的光道被劃分成一個個扇區(qū)，扇區(qū)是最小的信息記錄單位。第69頁，共103頁，2023年，2月20日，星期二

每個扇區(qū)的信息記錄格式如圖4-28所示，可存放2048字節(jié)的有效數(shù)據(jù)。每個扇區(qū)的地址被標記為“分、秒、扇區(qū)”，每秒鐘的數(shù)據(jù)需要75個扇區(qū)存放，一張盤片可存儲74分鐘的數(shù)據(jù)。所以整張盤片的容量為：

74分鐘×60秒/分鐘×75扇區(qū)/秒×2048字節(jié)/扇區(qū)=681984000字節(jié)≈650MB

3)平均存取時間

是在光盤上找到需要讀寫的信息的位置所需要的時間，即指從計算機向光盤驅(qū)動器發(fā)出命令，到光盤驅(qū)動器可以接受讀寫命令為止的時間。

一般取光頭沿半徑移動全程1/3長度所需要的時間為平均尋道時間，盤片旋轉一周的一半時間為平均等待時間，兩者加上讀寫光頭的穩(wěn)定時間就是平均存取時間。

4)接口規(guī)范第70頁，共103頁，2023年，2月20日，星期二

CD-ROM驅(qū)動器與主機的接口方式有IDE和SCSI。

IDE(IntegratedDeviceElectronics)接口采用40針的通信電纜將光驅(qū)與主板連接起來。絕大多數(shù)主板上都固化有IDE控制器，能自動識別CD-ROM驅(qū)動器。若采用SCSI接口規(guī)范，絕大多數(shù)情況下需要購買SCSI適配器，以便將光驅(qū)與主機連接起來。有些主板固化有SCSI接口。SCSI接口的傳輸速度比IDE接口的傳輸速度快。

4．DVDDVD(digitalversatiledisc)盤片的物理規(guī)格與CD盤片是一樣的，直徑約為120mm，厚度為1.2mm。DVD播放機能夠播放CD和VCD盤片。不同的是DVD盤片上光道之間的間距由原來的1.6μm減小到0.74μm，記錄信息的最小凹坑和凸區(qū)的長度由原來的0.83μm減小到0.4μm，這就是單層單面DVD盤片存儲容量提高到4.7GB的原因。

單層雙面的DVD盤片存儲容量為9.4GB，

雙層單面的存儲容量為8.5GB，

雙層雙面的存儲容量為17GB。

第71頁，共103頁，2023年，2月20日，星期二DVD信號的調(diào)制方式和檢錯糾錯方法也做了相應的修正，以適應高密度的需要，它采用效率較高的8位到16位+(EFMPLUS)調(diào)制方式，DVD校驗系統(tǒng)采用更可靠的RS-PC(reedSolomonproductcode)

DVD播放機中使用的激光不同于CD-ROM驅(qū)動器中使用的激光。DVD播放機中的激光必須能聚焦于盤片上不同層。單層DVD只有一層反射面，雙層DVD盤片有兩層記錄面，一層為反射面，其上面一層為半透明的，激光必須能夠區(qū)別這兩層，聚焦在要查找信息所在的層面上。目前，市場上有五種DVD盤片的信息記錄標準：

1)DVD-ROM2)DVD-R3)DVD-RAM4)DVD-RW5)DVD+RW第72頁，共103頁，2023年，2月20日，星期二4.4Cache4.4.1cache在存儲體系中的地位和作用4.4.2工作原理

目前，訪問Cache的時間為訪問M?M時間的1/4~1/10。由于半導體器件成本的下降，Cache已在大、中、小及微型機中普遍采用。目前在絕大多數(shù)有Cache的系統(tǒng)中，Cache的命中率一般能做到高于85％。

Cache的命中率取決于下面三個因素：Cache的大小、cache的組織結構和程序的特性。

就Cache的組織結構而言，有三種類型的Cache：全相連映像方式、直接映像方式和組相連映像方式。

在Cache中，用于存放數(shù)據(jù)或指令的靜態(tài)存儲器(SRAM)稱為內(nèi)容Cache，用于存放數(shù)據(jù)或指令在內(nèi)存中所在單元的地址的靜態(tài)存儲器稱為標識Cache(tagcache)。下面的討論假設主存地址是16位(即主存容量為64K)，主存每個存儲單元是8位。假設內(nèi)容Cache的容量是128字節(jié)，即有128個單元(也稱有128行)，每個單元(每行)的寬度為8位；標識Cache也應該有Cache每個單元(每行)的寬度應為16位。當CPU要訪問內(nèi)存時，它第73頁，共103頁，2023年，2月20日，星期二送出的16位地址先與標識Cache中的128個地址(7位地址線)比較。若所需數(shù)據(jù)或指令的地址在標識Cache中，即命中，則從內(nèi)容Cache與之對應的單元(行)中讀出數(shù)據(jù)或指令送給CPU。若不命中，則從主存中讀出所需的數(shù)據(jù)或指令送給CPU，同時在Cache中存放一份副本，即將數(shù)據(jù)或指令寫入內(nèi)容Cache，并將該數(shù)據(jù)或指令所在的內(nèi)存單元的地址寫入標識Cache。

實際上從送入M?M地址到完成對Cache的讀寫，包括了進行地址變換和真正訪問Cache兩部分工作。這些工作必須在比訪問M?M要短得多的時間內(nèi)完成，否則失去設置Cache的意義。所以地址變換、替換等步驟必須全由硬件來完成。第74頁，共103頁，2023年，2月20日，星期二圖4-29全相連映像方式cache中的內(nèi)容cache、標識cache和主存單元的關系1.全相聯(lián)映象方式圖4-29顯示了全相連映像方式Cache中的內(nèi)容Cache、標識Cache和主存單元的關系。圖中顯示的是地址為F998H的主存單元的內(nèi)容(其內(nèi)容為58H)緩存到Cache的情況。第75頁，共103頁，2023年，2月20日，星期二

全相聯(lián)映象是主存任何一塊(頁)都可以映象到Cache中的任何一塊(頁)上。

例設訪存時，給出的20位地址分為兩部分：高11位為主存塊標記，低9位為塊內(nèi)地址(即512個單元為1塊)。Cache全相聯(lián)映象組織如圖第76頁，共103頁，2023年，2月20日，星期二

主存-Cache全相聯(lián)映象的地址變換過程見圖。

優(yōu)點：映象靈活，Cache的利用率高，沖突率低。

缺點：判別命中率花費時間較長，因而實現(xiàn)較為困難。

2.直接映象法直接映象是主存的一塊(頁)與Cache中的(頁)映象關系是固定的。第77頁，共103頁，2023年，2月20日，星期二

即K=Imod2c

式中：

K：為Cache的塊號；

I：為主存的塊號；

c：為Cache塊號的二進制位數(shù)。第78頁，共103頁，2023年，2月20日，星期二

優(yōu)點：簡單、地址變換速度快。

缺點：不夠靈活、沖突率高且存儲空間利用率不高。

主存-Cache的地址變換過程見圖。第79頁，共103頁，2023年，2月20日，星期二例某計算機主存8MB，分成4096d頁，頁內(nèi)地址11位；Cache和主存分成同樣大小的頁，共有32頁，地址映像采用直接映像方式，畫出該計算機訪存的地址格式。當CPU送出的地址分別為6807FFH、2D07FFH、7F1057H時和地址為000000H時，能否在Cache中訪問到該單元？答：⑴直接映象，是主存頁號與Cache頁的關系是固定的。由題意得地址格式為標記（7位）頁號（5位）頁內(nèi)地址（11位）

標記

頁號頁內(nèi)地址

⑵因為6807FFH=0

1101000

00000

11111111111

可以在Cache的0頁中訪問到；

⑶因為2D07FFH=0

0101101

00000

11111111111

直接映象結果應當在0頁，而標記0101101是在Cache的1#頁面，故不能訪問到。

第80頁，共103頁，2023年，2月20日，星期二

⑷同理7F1057H=0

1111111

00010

00001010111

可以在Cache的2頁中訪問到

⑸同理000000H=0

0000000

0000000000000000直接映象結果應當在0頁，而標記0000000是在Cache的3#頁面，故不能訪問到。

⒊組相聯(lián)映象

Cache空間分成組，每組2S頁(稱為2S路相聯(lián))，Cache有2q組，M?M分2m個區(qū)，每區(qū)有2q頁組。相聯(lián)是M?M與Cache各組之間用直接映象方式，組內(nèi)各頁則是全相聯(lián)映象。M?M某區(qū)中的頁允許映射到Cache固定組中的任意頁。選擇比直接方法靈活，判斷的速度比全相聯(lián)方法快。這是較為常用的映象方法。設Cache的總頁數(shù)為M，分為B組，則每組的頁數(shù)為：S=M/B。若I為M?M的頁號，將其映象到Cache中對應組號K為：K=ImodB

S的選取決定了頁沖突的概率和地址映象的復雜性。S值越大，則每組內(nèi)所含頁數(shù)就越多，產(chǎn)生沖突概率越低，而相聯(lián)的映象表就越大。組相聯(lián)映象方法見圖。

第81頁，共103頁，2023年，2月20日，星期二第82頁，共103頁，2023年，2月20日，星期二

組相連映像Cache是介于全相連映像cache和直接映像cache之間的一種結構。在直接映像Cache中，每個索引在Cache中只能存放一個標識。而在組相連映像中，對應每個索引，在Cache中能存放的標識數(shù)量增加了，從而增加了命中率。例如在2路組相連映像Cache中，每個索引在Cache中能存放兩個標識，即在Cache中可以存放兩個具有相同索引的內(nèi)存單元的內(nèi)容(這兩個內(nèi)存單元地址的低位部分(索引)相同，但高位部分(標識)不同)。類似地，在4路組相連映像Cache中，每個索引在Cache中能存放4個標識。

例4·7CPU請求訪問地址4518H(0100010100011000B)主存單元的內(nèi)容，在2路組相連映像Cache中，與索引0100011000對應的標識可以有2個，Cache電路將2個標識分別與010001比較，若其中有一個匹配，則將索引0100011000所對應的數(shù)據(jù)讀入CPU中。若兩個標識中任何一個都不是010001的話，則未命中。Cache控制器從內(nèi)存中讀入所需內(nèi)容，同時在Cache中備份一份副本。類似地，在4路組相連映像Cache中，假設CPU也要訪問地址為4518H(0100010100011000B)主存單元的內(nèi)容，需要把4個標識與0100010比較。與2路組相連映像Cache比，命中率又提高了50％。第83頁，共103頁，2023年，2月20日，星期二

圖4-31所示的2路組相連映像Cache中，其中一組的標識Cache容量為1K×6位，數(shù)據(jù)cache容量為1K×8位，Cache的總容量=2×(1K×6+1K×8)=28K位。圖4-312路組相連映像cache第84頁，共103頁，2023年，2月20日，星期二

圖4-32所示的4路組相連映像Cache中，其中一組的標識Cache容量為512×7位，內(nèi)容Cache容量為512×8位，Cache總容量為4×(512×7+512×8)=30K位。

圖4-324路組相連映像cache第85頁，共103頁，2023年，2月20日，