數(shù)電實(shí)驗(yàn)課件5-實(shí)驗(yàn)5-例138_第1頁
數(shù)電實(shí)驗(yàn)課件5-實(shí)驗(yàn)5-例138_第2頁
數(shù)電實(shí)驗(yàn)課件5-實(shí)驗(yàn)5-例138_第3頁
數(shù)電實(shí)驗(yàn)課件5-實(shí)驗(yàn)5-例138_第4頁
數(shù)電實(shí)驗(yàn)課件5-實(shí)驗(yàn)5-例138_第5頁
已閱讀5頁，還剩19頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

數(shù)電實(shí)驗(yàn)課件5_實(shí)驗(yàn)5_例138第一頁，共24頁。1、開始新的工程“CreataNewProject(NewProjectWizard)”或“File”→“NewProjectWizard”第二頁，共24頁。NewProjectWizard:Introduction第三頁，共24頁。NewProjectWizard:

Directory,Name,Top_LevelEntity第四頁，共24頁。NewProjectWizard:AddFiles第五頁，共24頁。NewProjectWizard:Family&Devicesettings第六頁，共24頁。NewProjectWizard:EDAToolSettings第七頁，共24頁。NewProjectWizard:Summary第八頁，共24頁。2、使用圖形編輯器進(jìn)行設(shè)計(jì)輸入第九頁，共24頁。2.1、導(dǎo)入邏輯門符號第十頁，共24頁。2.2、導(dǎo)入I/O符號第十一頁，共24頁。2.3、鏈接節(jié)點(diǎn)第十二頁，共24頁。3、編譯設(shè)計(jì)電路“Processing”→“StartCompliation”第十三頁，共24頁。4、對設(shè)計(jì)電路的仿真設(shè)置4.1、打開波形編輯器第十四頁，共24頁。4.2、設(shè)置仿真時(shí)間區(qū)間“Edit”→“EndTime…”第十五頁，共24頁。4.3、將工程的端口信號節(jié)點(diǎn)選入波形編輯器中第十六頁，共24頁。4.4、編輯輸入波形（輸入激勵信號）第十七頁，共24頁。5、進(jìn)行仿真1、仿真器參數(shù)設(shè)置

“Assignment”→“Setting”2、啟動仿真器

“Processing”→“StartSimulation”3、觀察仿真結(jié)果第十八頁，共24頁。6、分配引腳“Assignments”

→“AssignmentEditor”第十九頁，共24頁。仿真結(jié)果第二十頁，共24頁。7、FPGA芯片的編程與配置“Tools”→“Programmer”硬件設(shè)置第二十一頁，共24頁。編程“Start”——開始下載程序第二十二

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論