第3章集成邏輯門電路

第3章集成邏輯門電路第一頁，共150頁。3.1概述3.2半導(dǎo)體二極管門電路3.3TTL集成門電路3.4CMOS門電路3.5各邏輯門的性能比較2第二頁，共150頁。作業(yè)3-53-63-83-113-133-153-163-773第三頁，共150頁。3.1概述用來實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路稱為門電路。常用的門電路有與門、或門、非門、與非門、或非門、與或非門、異或門等。從制造工藝方面來分類，數(shù)字集成電路可分為雙極型、單極型和混合型三類。4第四頁，共150頁。3.2半導(dǎo)體二極管門電路

3.2.1正邏輯與負(fù)邏輯在數(shù)字電路中，用高、低電平來表示二值邏輯的1和0兩種邏輯狀態(tài)。獲得高、低電平的基本原理電路如圖表示。開關(guān)S為半導(dǎo)體二極管或三極管，通過輸入信號控制二極管或三極管工作在截止和導(dǎo)通兩個狀態(tài)，以輸出高低電平。5第五頁，共150頁。若用高電平表示邏輯1，低電平表示邏輯0，則稱這種表示方法為正邏輯；反之，若用高電平表示0，低電平表示1，則稱這種表示方法為負(fù)邏輯。若無特別說明，本書中將采用正邏輯。3.2.1正邏輯與負(fù)邏輯6第六頁，共150頁。由于在實(shí)際工作時只要能區(qū)分出來高、低電平就可以知道它所表示的邏輯狀態(tài)了，所以高、低電平都有一個允許的范圍。正因如此，在數(shù)字電路中無論是對元器件參數(shù)精度的要求還是對供電電源穩(wěn)定度的要求，都比模擬電路要低一些。正邏輯負(fù)邏輯7第七頁，共150頁。3.2.2半導(dǎo)體二極管的開關(guān)特性

1.二極管的符號正極-P極負(fù)極-N極8第八頁，共150頁。2.二極管的伏安特性600400200–0.1––50–100二極管/硅管的伏安特性V/VI/mA正向特性死區(qū)電壓反向特性反向擊穿特性9第九頁，共150頁。二極管（PN結(jié)）的單向?qū)щ娦裕篜N結(jié)外加正偏電壓（P端接電源正極，N端接電源負(fù)極）時，形成較大的正向電流，PN結(jié)呈現(xiàn)較小的正向電阻；外加反偏電壓時，反向電流很小，PN結(jié)呈現(xiàn)很大的反向電阻。2.二極管的伏安特性-二極管的單向?qū)щ娦哉龢O-P極負(fù)極-N極10第十頁，共150頁。3.二極管等效電路圖3-5二極管伏安特性的幾種等效電路11第十一頁，共150頁。導(dǎo)通電壓VON硅管取0.7V鍺管取0.2V結(jié)論：只有當(dāng)外加正向電壓（P極電壓大于N極電壓）大于VON時，二極管才導(dǎo)通。二極管導(dǎo)通后具有電壓箝位作用。12第十二頁，共150頁。4.二極管的動態(tài)特性在動態(tài)情況下，亦即加到二極管兩端的電壓突然反向時，電流的變化過程如圖所示。13第十三頁，共150頁。因?yàn)榘雽?dǎo)體二極管具有單向?qū)щ娦?，即外加正向電壓時導(dǎo)通，外加反向電壓時截止，所以它相當(dāng)于一個受外加電壓極性控制的開關(guān)。5.半導(dǎo)體二極管的開關(guān)特性14第十四頁，共150頁。VCC=5V當(dāng)vI為高電平（取VCC）時，VD截止，vO為高電平。當(dāng)vI為低電平（取0V）時，VD導(dǎo)通，vO=0.7V，為低電平。5.半導(dǎo)體二極管的開關(guān)特性15第十五頁，共150頁。3.2.3二極管與門電路二極管與門電路及邏輯符號與門真值表16第十六頁，共150頁。與門原理分析上圖中A、B是輸入邏輯變量，F(xiàn)是輸出邏輯函數(shù)。當(dāng)A、B中只要有一個為低電平（例如0V）時，相應(yīng)的二極管必然導(dǎo)通，輸出F則為低電平（即為二極管的導(dǎo)通電壓，取0.7V）；只有當(dāng)輸入A、B都同時為高電平（例如VCC）時，兩個二極管都截止，輸出F為高電平（VCC），實(shí)現(xiàn)了邏輯與的功能，即：F=AB。17第十七頁，共150頁。3.2.4二極管或門電路二極管或門電路及邏輯符號或門真值表18第十八頁，共150頁。圖中A、B為輸入邏輯變量，F(xiàn)為輸出邏輯函數(shù)，A、B中只要有一個輸入高電平（例如VCC）時，相應(yīng)的二極管導(dǎo)通，使F輸出高電平（VCC-0.7V），只有當(dāng)A、B都輸入低電平（例如0V）時，由于R接的電源為-VEE，兩個二極管都導(dǎo)通，F(xiàn)輸出為低電平（-0.7V），實(shí)現(xiàn)了邏輯或的功能，即：F=A+B?；蜷T原理分析19第十九頁，共150頁。3.3TTL（Transistor-Transistor-Logic)集成門電路由于TTL集成門電路中采用雙極型三極管作為開關(guān)器件，所以在介紹TTL電路之前，我們首先介紹一下雙極型三極管的開關(guān)特性。20第二十頁，共150頁。3.3.1雙極型三極管的開關(guān)特性1.雙極型三極管的結(jié)構(gòu)一個雙極型三極管含有三個電極，分別為發(fā)射極（e）、基極（b）和集電極（c），分為NPN型和PNP型兩種。由于它們在工作時有電子和空穴兩種極性不同的載流子參與導(dǎo)電，故稱為為雙極型三極管。21第二十一頁，共150頁。

圖3.9雙極型三極管的兩種類型箭頭表示PN結(jié)的正偏方向發(fā)射結(jié)集電結(jié)22第二十二頁，共150頁。2.雙極型三極管的輸入特性和輸出特性

1)輸入特性曲線以NPN管為例，若以發(fā)射極（e）作為輸入回路和輸出回路的公共電極，則稱該電路為共發(fā)射極電路?？梢詼y出表示輸入電壓vBE和輸入電流iB之間的特性曲線。此曲線稱為輸入特性曲線。輸入回路輸出回路23第二十三頁，共150頁。三極管的輸入特性曲線與PN結(jié)（二極管）的伏安特性曲線很相似，分析時可采用PN結(jié)（二極管）的等效模型。24第二十四頁，共150頁。也可測出共發(fā)射極電路在不同iB值下集電極電流iC和集電極電壓vCE之間關(guān)系的曲線，此曲線稱為輸出特性曲線。2)輸出特性曲線iB取不同值時對應(yīng)不同的曲線25第二十五頁，共150頁。三極管輸出特性上的三個工作區(qū)截止區(qū)：發(fā)射結(jié)反偏，集電結(jié)反偏iC/mAuCE/V0放大區(qū)iB=0μA20μA40μA截止區(qū)飽和區(qū)60μA80μA放大區(qū)：發(fā)射結(jié)正偏，集電結(jié)反偏飽和區(qū)：發(fā)射結(jié)正偏，集電結(jié)正偏。26第二十六頁，共150頁。三極管輸出特性上的三個工作區(qū)放大區(qū)：iC=·iB飽和區(qū)：VCES=0.3V截止區(qū)：ICEO≤1μAiC/mAuCE/V0放大區(qū)iB=0μA20μA40μA截止區(qū)飽和區(qū)60μA80μA27第二十七頁，共150頁。3.雙極型三極管的開關(guān)電路用NPN型三極管取代下圖中的開關(guān)S，就得到了三極管開關(guān)電路。28第二十八頁，共150頁。當(dāng)vI為低電平時，三極管工作在截止?fàn)顟B(tài)（截止區(qū)），輸出高電平vOVCC。當(dāng)vI為高電平時，三極管工作在飽和導(dǎo)通狀態(tài)（飽和區(qū)），輸出低電平vO0V（VCES）。3.雙極型三極管的開關(guān)電路三極管相當(dāng)一個受vI控制的開關(guān)29第二十九頁，共150頁。雙極型三極管的開關(guān)等效電路截止?fàn)顟B(tài)飽和導(dǎo)通狀態(tài)30第三十頁，共150頁。4.雙極型三極管的動態(tài)開關(guān)特性在動態(tài)情況下，亦即三極管在截止與飽和導(dǎo)通兩種狀態(tài)間迅速轉(zhuǎn)換時，三極管內(nèi)部電荷的建立和消散都需要一定的時間，因而集電極電流ic的變化將滯后于輸入電壓vI的變化，在接成三極管開關(guān)電路以后，開關(guān)電路的輸出電壓vo的變化也必然滯后于輸入電壓的變化，如圖所示。這種滯后現(xiàn)象是由于三極管的b-e間、c-e間都存在結(jié)電容效應(yīng)的原因。31第三十一頁，共150頁。32第三十二頁，共150頁。4.三極管非門電路由三極管開關(guān)電路組成的最簡單的門電路就是非門電路（反相器）。當(dāng)輸入A為低電平時，三極管截止，F(xiàn)輸出為高電平；當(dāng)輸入A為高電平時，三極管飽和導(dǎo)通，輸出F為低電平。實(shí)現(xiàn)了邏輯非功能。33第三十三頁，共150頁。5.二極管－三極管門電路

(1)與非門電路將二極管與門的輸出與三極管非門的輸入連接，便構(gòu)成了二極管－三極管與非門電路。34第三十四頁，共150頁。（2）或非門電路將二極管或門的輸出與三極管非門的輸入連接，便構(gòu)成了二極管－三極管或非門電路。35第三十五頁，共150頁。3.3.2TTL與非門的電路結(jié)構(gòu)和工作原理1.電路結(jié)構(gòu)輸入級V1、R1倒相級V2、R2、R3輸出級V4、V5、VD3、R4保護(hù)二極管:VD1、VD2圖3-18所示36第三十六頁，共150頁。圖中，輸入端接有用于保護(hù)的二極管VD1和VD2。當(dāng)輸入端加正向電壓時，相應(yīng)二極管處于反向偏置，具有很高的阻抗，相當(dāng)于開路；如果一旦在輸入端出現(xiàn)負(fù)極性的干擾脈沖，VD1和VD2便會導(dǎo)通，使A、B兩端的電位被鉗制在-0.7V左右，以保護(hù)多發(fā)射極晶體管V1不致被損壞。37第三十七頁，共150頁。2.工作原理任意一個輸入端加入低電平，例如A=vI=0.3V，則vB1=0.3+0.7=1VvB1=1VV2、V5截止

V4、VD3導(dǎo)通vo=VCC–VR2–

Vbe4–VVD3

5–0.7–0.7=3.6VF=1(高電平）較小設(shè)PN結(jié)導(dǎo)通電壓為0.7V，三極管飽壓降為0.3V38第三十八頁，共150頁。vB1=2.1Vvo=0.3VvC2=1VV2,V5導(dǎo)通，三個PN結(jié)的箝位作用使vB1=2.1V，V1發(fā)射結(jié)反偏。vC2=vCE2+vBE5=0.3+0.7=1V，不足以使V4、VD3同時導(dǎo)通V5導(dǎo)通，V4、VD3截止，vo=0.3V,F=0低電平2）兩輸入端同時輸入高電平，A=B=vI=3.6V，39第三十九頁，共150頁。3.其它幾個系列與非門的主要區(qū)別（1）CT54H/74H高速系列2輸入門①電路中所有的電阻值都減少了。②輸出級V5管的有源負(fù)載改由V3和V4組成的復(fù)合管，通常叫做達(dá)林頓圖騰柱結(jié)構(gòu)，進(jìn)一步提高了驅(qū)動負(fù)載的能力和工作速度，但其功耗增加了一倍以上，目前，這類產(chǎn)品的生產(chǎn)已經(jīng)很少了。40第四十頁，共150頁。圖3-19CT54H/74H高速系列輸入與非門41第四十一頁，共150頁。2)肖特基系列2輸入與非門。42第四十二頁，共150頁。3.3.3TTL與非門的靜態(tài)特征1.電壓傳輸特性如果將圖3-18所示與非門的輸入A（或B）接高電平3.6V，則輸出電壓隨輸入端B（A）所加電壓的變化而變化的特征曲線，叫做TTL與非門的電壓傳輸特性。43第四十三頁，共150頁。(1)AB段當(dāng)vI<0.6V時，因V1管已處于極深度飽和狀態(tài)，飽和壓降只有0.1V，故使vC1<0.7V，V2和V5管都截止，VD3和V4管導(dǎo)通，輸出為高電平。

故段稱為電壓傳輸特性的截止區(qū)。44第四十四頁，共150頁。(2)BC段當(dāng)0.6V<vI<1.3V時，0.7V<vC1<1.4V，由于V2管的發(fā)射極電阻R3直接接地，故V2管開始導(dǎo)通，并處于放大狀態(tài)，所以其集電極電壓vC2和輸出電壓vO隨輸入電壓的增高而線性地降低，但V5管仍截止，此段稱為線性區(qū)。45第四十五頁，共150頁。(3)CD段當(dāng)1.3V<vI<1.4V時，V2和V5管均處于飽和導(dǎo)通，vC2=vbe5+VCES2=1V，V4管和VD3管均截止，輸出急劇下降為低電平，vO=VCES5=0.3V，故稱此段為轉(zhuǎn)折區(qū)D點(diǎn)對應(yīng)的輸入電壓VTH叫閾值電壓，VTH

1.4V。46第四十六頁，共150頁。DE段當(dāng)vI大于1.4V以后，vb1被鉗位在2.1V，V2和V5管均飽和,vO=VCES5=0.3V，故段稱為飽和區(qū)。47第四十七頁，共150頁。從電壓傳輸特性上可以看與非門的三個主要參數(shù)：輸出高電平VOH=3.6V，輸出低電平VOL=0.3V；閾值電壓VTH=1.4V。48第四十八頁，共150頁。2.TTL與非門的噪聲容限TTL與非門在使用中，其輸入端有時會受到雜散電磁場和其它環(huán)境干擾源的影響，當(dāng)上述噪聲電壓超過一定限度時，就會破壞與非門輸出與輸入之間正常的邏輯關(guān)系，通常將不致影響輸出邏輯狀態(tài)時輸入端所允許的最大噪聲電壓，叫做TTL與非門的噪聲容限。49第四十九頁，共150頁。圖3-24說明直流噪聲容限定義的示意圖50第五十頁，共150頁。高電平的噪聲容限低電平的噪聲容限51第五十一頁，共150頁。顯然，如果在兩個門電路之間的互連線上出現(xiàn)了大于VNH的負(fù)向干擾脈沖時，就會引起被驅(qū)動門的輸出邏輯狀態(tài)出現(xiàn)錯誤。如果在兩個門電路之間的互連線上出現(xiàn)了大于VNL的正向干擾脈沖時，也會引起被驅(qū)動門的輸出邏輯狀態(tài)出現(xiàn)錯誤。52第五十二頁，共150頁。高電平的噪聲容限低電平的噪聲容限CT74通用系列門電路53第五十三頁，共150頁。3.輸入特性和輸出特性為了能正確使用TTL與非門，必須了解其電氣特性，下面將分別討論TTL與非門的輸入特性和輸出特性。54第五十四頁，共150頁。（1）輸入特性約定vI和iI的方向如圖所示。把輸入電流iI與輸入電壓vI之間的關(guān)系曲線，叫做TTL與非門的輸入特性曲線。+-iI55第五十五頁，共150頁。IISIILIIS：輸入短路電流。IIL:輸入低電平電流56第五十六頁，共150頁。VTHIIHIIH：輸入高電平電流（輸入漏電流）,V1為倒置工作狀態(tài)VTH：閾值電壓(1.4V)。57第五十七頁，共150頁。（2）輸出特性輸出電壓vO隨輸出負(fù)載電流的變化而變化的關(guān)系曲線，叫做輸出特性。輸出特性說明了電路帶負(fù)載的能力。由于邏輯門電路輸出可為高電平，也可為低電平，因此，輸出特性也應(yīng)分為輸出高電平時的輸出特性和輸出低電平時的輸出特性兩種情況來討論。58第五十八頁，共150頁。1）輸出高電平時的輸出特性當(dāng)與非門的輸入端中只要有一個為低電平，若vI＝0.3V時，則V2和V5管都截止，V4管和VD3管都導(dǎo)通，輸出為高電平。59第五十九頁，共150頁。其等效電路如圖3-26a所示。負(fù)載電流由V4管的發(fā)射極經(jīng)二極管VD3流入負(fù)載，故稱這類負(fù)載為拉電流負(fù)載。這時的V4管是工作在射極輸出狀態(tài)，電路的輸出電阻很低，在負(fù)載電流較小的情況下，輸出高電平隨負(fù)載電流的增大而變化很小。60第六十頁，共150頁。當(dāng)負(fù)載電流進(jìn)一步增大到某一數(shù)值以后，V4管的集電結(jié)bc4由反向偏置變?yōu)檎蚱?，即由放大狀態(tài)進(jìn)入了飽和狀態(tài)而失去了發(fā)射極跟隨低輸出電阻的功能。輸出高電平將隨著負(fù)載電流的增大而迅速線性下降。在實(shí)際使用時，應(yīng)將這類門電路輸出高電平時的負(fù)載電流限制在400A以內(nèi)。61第六十一頁，共150頁。2）輸出低電平時的輸出特性當(dāng)TTL與非門的輸入端都輸入高電平vI＝3.6V時，V2和V5管都飽和導(dǎo)通，V4管截止，輸出低電平。62第六十二頁，共150頁。由于輸出低電平時負(fù)載電流是由負(fù)載流入V5管，故稱這類負(fù)載為灌電流負(fù)載。63第六十三頁，共150頁?？蛰d時的輸出低電平常小于0.3V，帶有負(fù)載時的輸出低電平與V5管的飽和電阻值有關(guān)，在環(huán)境溫度25C時，V5管的飽和電阻值約為8左右，所以，隨著負(fù)載電流絕對值的增加，輸出低電平會稍有升高，iL通常小于12mA。64第六十四頁，共150頁。4.門電路的扇出系數(shù)扇出系數(shù)NO的定義是：“一個門電路能驅(qū)動與其同類門的個數(shù)”。它標(biāo)志著一個門電路的帶負(fù)載能力。計(jì)算扇出系數(shù)分為輸出高電平時的扇出系數(shù)及輸出低電平時的扇出系數(shù)，并取兩者較小的作為電路的扇出系數(shù)。TTL門電路的扇出系數(shù)一般都大于8。65第六十五頁，共150頁。假定驅(qū)動門電路輸出高電平的最大負(fù)載電流為IOH，輸出低電平的最大負(fù)載電流為IOL；負(fù)載門輸入端數(shù)為m，輸入高電平時的漏電流為IIH，輸入低電平的電流為IIL。則各門電路的扇出系數(shù)計(jì)算方法為：反相器：66第六十六頁，共150頁。與非門或非門67第六十七頁，共150頁。補(bǔ)充：或非門電路68第六十八頁，共150頁。例題：某2輸入與非門能驅(qū)動多少個同樣的與非門？已知與非門：

IIL

-1.6mA，IIH40A，IOL（max)=16mA，IOH（max)=-0.4mA，輸出電阻可忽略。解：已知與非門有2個輸入端，因此m=2。1)當(dāng)驅(qū)動門輸出高電平時，其扇出系數(shù)為：2)當(dāng)驅(qū)動門輸出低電平時，其扇出系數(shù)為：該與非門能驅(qū)動5個同樣的與非門。69第六十九頁，共150頁。例題：某2輸入或非門能驅(qū)動多少個同樣的或非門？已知或非門：

IIL

-1.6mA，IIH40A，IOL（max)=16mA，IOH（max)=-0.4mA，輸出電阻可忽略。解：已知或非門有2個輸入端，因此m=2。1)當(dāng)驅(qū)動門輸出高電平時，其扇出系數(shù)為：2)當(dāng)驅(qū)動門輸出低電平時，其扇出系數(shù)為：該或非門能驅(qū)動5個同樣的或非門。70第七十頁，共150頁。5.輸入負(fù)載特性當(dāng)用TTL與非門來組成一些較復(fù)雜的邏輯電路時，有時需要在信號與輸入端或輸入端與地之間接一電阻。71第七十一頁，共150頁。CT74系列與非門的輸入負(fù)載特性如圖所示。72第七十二頁，共150頁。開門電阻：為保證與非門輸出為額定低電平所允許的RI的最小阻值，定義為開門電阻，用RON表示，該阻值一般可通過實(shí)驗(yàn)測得。一般取RON=2K，當(dāng)RI>>RON時認(rèn)為輸入為高電平，當(dāng)RI<<RON時認(rèn)為輸入為低電平。TTL與非門的輸入端懸空，相當(dāng)于在其輸入端接一個阻值為無窮大的電阻，也就是相當(dāng)于接高電平。73第七十三頁，共150頁。6.門電路多余輸入端的處理TTL門電路的實(shí)際產(chǎn)品在使用時，如果有多余的輸入端不用，一般不應(yīng)懸空，以防干擾信號的串入，引入錯誤邏輯。不同邏輯門電路的多余輸入端有不同的處理方法。74第七十四頁，共150頁。（1）TTL與門及與非門的多余輸入端有以下幾種處理方法1）將其經(jīng)1～3k的電阻接至電源正端。2）接輸入高電平VIH。3）與其它信號輸入端并接使用。75第七十五頁，共150頁。（2）TTL或門及或非門的多余輸入端應(yīng)接低電平或與其他輸入端并接使用。（3）與或非門一般有多個與門，使用時如果有多余的與門不用，其輸入端必須接低電平，否則與或非門的輸出將是低電平；如果某個與門有多個輸入端不用，其處理方法與與門相同。76第七十六頁，共150頁。3.3.4TTL與非門的動態(tài)特性在門電路的實(shí)際應(yīng)用中，輸入端所加的信號總是要不斷地從一個狀態(tài)轉(zhuǎn)換到另一個狀態(tài)，而輸出狀態(tài)是否能跟得上輸入信號狀態(tài)的變化？輸出電壓和輸出電流的變化如何？這是門電路實(shí)際使用中必須關(guān)心的問題。通常將門電路的輸出電壓和輸出電流對輸入信號的響應(yīng)曲線，叫做門電路的動態(tài)特性。77第七十七頁，共150頁。1.傳輸延遲時間如果將理想矩形波的電壓信號加到TTL與非門的輸入端，由于三極管內(nèi)部存儲電荷的積累和消散都需要時間，而且二極管、三極管和電阻等元器件都有寄生電容存在，故輸出電壓的波形不僅要比輸入電壓的波形滯后，而且上升沿和下降沿均變得更斜。78第七十八頁，共150頁。對于反相器來說，將輸入電壓波形上升沿的中點(diǎn)與輸出電壓波形下降沿的中點(diǎn)之間的時間差定義為輸出由高電平到低電平的延遲時間，用tPHL表示；79第七十九頁，共150頁。將輸入電壓波形下降沿的中點(diǎn)與輸出電壓波形上升沿的中點(diǎn)之間的時間差，定義為輸出由低電平到高電平的延遲時間，用tPLH表示。80第八十頁，共150頁。在數(shù)字電路中有時也用平均傳輸延遲時間tPD=(tPHL+tPLH)/2來表示門電路的傳輸延遲時間。TTL門電路的平均傳輸延遲時間一般都小于30ns。81第八十一頁，共150頁。2.電源的動態(tài)尖峰電流各系列TTL集成電路的電源電壓一般采用＋5V，因此，這類集成電路所消耗的功率多用空載電源電流ICC來表示。對CT74系列的邏輯門電路來講，當(dāng)輸出高電平VOH時，V1管飽和，V2和V5管截止，V4管導(dǎo)通，此時的電源電流ICCH=IR1=1mA，當(dāng)輸出低電平VOL時，V1管處于倒置工作狀態(tài)，V2和V5管都飽和導(dǎo)通，V4管截止，此時的電源電流ICCL=IR1+IR2=0.725mA+2.5mA=3.225mA82第八十二頁，共150頁。然而在動態(tài)工作情況下，特別是當(dāng)輸入信號由高電平轉(zhuǎn)換為低電平的過程中，由于V1管處于深度飽和狀態(tài)，為V2管基區(qū)存儲電荷的迅速消散提供了一個低阻回路，使V2管迅速截止、VD3和V4管迅速導(dǎo)通。而V5管因原來處于深度飽和狀態(tài)，且基區(qū)存儲的大量電荷因無低阻消散回路尚不會迅速截止，因而會出現(xiàn)VD3、V4和V5管同時瞬時導(dǎo)通的情況。使電源產(chǎn)生一個很大的峰值電流，從頁使電源的平均電流和平均功耗都增大，信號重復(fù)頻率越高其值就越大，而且在電路內(nèi)部它還會產(chǎn)生干擾。83第八十三頁，共150頁。圖3-31在與非門中電源產(chǎn)生的動態(tài)尖峰電流要減小它的影響，必須降低電源的內(nèi)阻和電路連線的內(nèi)阻，并在電源與地之間加接高頻濾波電路。84第八十四頁，共150頁。3.3.5集電極開路門和三態(tài)門

1.集電極開路門-OC門（OpenCollector）普通門電路是不允許將輸出連接使用，否則當(dāng)一個門的輸出是高電平，而另一個門的輸出低電平時，將產(chǎn)生一個大的輸出電流直接流入輸出低電平邏輯門的V5管，不僅會使導(dǎo)通門輸出低電平嚴(yán)重抬高，出現(xiàn)邏輯錯誤，而且輸出高電平門的V4管也有被燒壞的危險。85第八十五頁，共150頁。為將輸出端連接使用，并增加門電路的驅(qū)動能力，可以將TTL與非門的有源負(fù)載去掉，使驅(qū)動管V5改為集電極開路輸出，稱其為集電極開路門，簡稱OC門。86第八十六頁，共150頁。實(shí)際使用時，OC門的輸出端應(yīng)外接上拉電阻RL至電源VCC。87第八十七頁，共150頁。如果將多個集電極開路門的輸出端并聯(lián)，便具有與輸出功能，因此稱為“線與”。88第八十八頁，共150頁。如果采用負(fù)邏輯約定，可實(shí)現(xiàn)“線或”功能。OC門可用于數(shù)據(jù)總線系統(tǒng)中，還可用于高壓驅(qū)動器、七段譯碼驅(qū)動器等多種邏輯器件的輸出以及電平轉(zhuǎn)換電路。OC門SN7407最大負(fù)載電流40mA，截止時耐壓30V，有較強(qiáng)的驅(qū)動能力。89第八十九頁，共150頁。為了使線與輸出的高、低電平值能滿足所在數(shù)字系統(tǒng)的要求，對RL數(shù)值的選擇應(yīng)進(jìn)行粗略的計(jì)算。RL與并聯(lián)在一起的驅(qū)動門的個數(shù)n、所接負(fù)載門的輸入端數(shù)m、負(fù)載門的個數(shù)M以及線與輸出的邏輯狀態(tài)有關(guān)。計(jì)算時，在保證線與邏輯電路能正常工作的條件下，分別求出線與輸出高電平時負(fù)載電阻值和輸出低電平負(fù)載電阻值，然后選擇一個合適電阻。90第九十頁，共150頁。（1）當(dāng)驅(qū)動門輸出高電平時求負(fù)載電阻的最大值RLmax當(dāng)驅(qū)動門輸出高電平時，應(yīng)使得VOHVOHmin驅(qū)動門個數(shù)負(fù)載門輸入端數(shù)91第九十一頁，共150頁。（2）當(dāng)驅(qū)動門輸出低電平時

考慮電路工作最不利的情況:假定只有一個OC門輸出低電平，此時流入此門V5管的集電極電流為最大求負(fù)載電阻的最大值RLmax當(dāng)某驅(qū)動門輸出低電平時，應(yīng)使得VOLVOLmax負(fù)載門個數(shù)92第九十二頁，共150頁。由以上分析可知，當(dāng)n個OC門做線與連接時，其上拉電阻RL的取值應(yīng)為:

93第九十三頁，共150頁。例3-1由三個集電極開路門組成線與輸出，三個CT74系列與非門作為負(fù)載，其電路連接如圖所示。設(shè)線與輸出的高電平VOHmin=3.0V，每個集電極開路門截止時其輸出管流入的漏電流IOH=2mA；在滿足VOL0.4V的條件下，驅(qū)動管V5飽和導(dǎo)通時所允許的最大灌電流IOLmax=16mA。負(fù)載門的輸入特性如圖所示。試計(jì)算線與輸出時的負(fù)載電阻RL。94第九十四頁，共150頁。解：由圖3-25所示輸入特性可得IIH=40A,IIL=-1.5mA。根據(jù)以上計(jì)算，0.4KRL8.1K，故可選2K95第九十五頁，共150頁。2.三態(tài)輸出門-TSL門（ThreeStateLogic門）在數(shù)字系統(tǒng)中，為了使各邏輯部件在總線上能相互分時傳輸信號，就必須有三態(tài)輸出邏輯門電路，簡稱三態(tài)門。所謂三態(tài)門，即其輸出不僅有高電平和低電平兩種狀態(tài)，還有第三種狀態(tài)—高阻輸出狀態(tài)。96第九十六頁，共150頁。1)三態(tài)與非門電路及邏輯符號使能端高電平有效97第九十七頁，共150頁。EN=1時,附加電路無作用。電路功能同與非門。EN=0時,V4、V5均截止，電路輸出為高阻狀態(tài)98第九十八頁，共150頁。使能端低電平有效在數(shù)字系統(tǒng)中，當(dāng)某一邏輯器件被置于高阻狀態(tài)時，就等于把這個器件從系統(tǒng)中除去，而與系統(tǒng)之間互不產(chǎn)生任何影響。99第九十九頁，共150頁。2)利用三態(tài)門構(gòu)成總線系統(tǒng)100第一百頁，共150頁。

圖3-41三態(tài)輸出四總線緩沖器組成的兩數(shù)據(jù)雙向傳輸電路

101第一百零一頁，共150頁。3.4CMOS門電路3.4.1MOS管的開關(guān)特性

以金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管（MetalOxide-SemiconductorField-EffectTransistor，簡稱CMOS管）作為的開關(guān)器件，在數(shù)字系統(tǒng)中已得到廣泛應(yīng)用。與有觸點(diǎn)的開關(guān)相比，其在速度和可靠性方面都具有優(yōu)越性。102第一百零二頁，共150頁。1.絕緣柵場效應(yīng)管(MOS)開關(guān)特性雙極型三極管為電流控制電流源MOS型三極管為電壓控制電流源1）MOS管的結(jié)構(gòu)及分類N溝道、P溝道增強(qiáng)型絕緣柵場效應(yīng)管DBSGN溝道SGDBP溝道103第一百零三頁，共150頁。圖3-42MOS管開關(guān)電路及其輸出特性曲線2)NMOS管的輸出特性說明圖中的VT應(yīng)換成VTH。104第一百零四頁，共150頁。(1)vI=vGS<VTH,管子截止，

vo≈VDD,(開關(guān)斷開)

(2)vI

>VTH,恒流區(qū),放大

(3)vI

再增加，MOS管的導(dǎo)通電阻Ron下降,

當(dāng)RD>>Ron，VOL≈0,(開關(guān)閉合)

3)

MOS三極管的基本開關(guān)電路105第一百零五頁，共150頁。MOS管相當(dāng)于一個由柵源電壓vGS控制的無觸點(diǎn)開關(guān)，當(dāng)輸入信號為低電平時，MOS管截止，相當(dāng)于開關(guān)“斷開”，輸出為高電平；當(dāng)輸入信號為高電平時，MOS管工作在可變電阻區(qū)，相當(dāng)于開關(guān)“閉合”，輸出為低電平。圖中Ron為MOS管導(dǎo)通時的等效電阻，約為1KΩ。106第一百零六頁，共150頁。圖3-44MOS管的開關(guān)電路4)MOS管開關(guān)電路的動態(tài)特性107第一百零七頁，共150頁。5)三極管、MOS管的比較cbNPN+++edBsgN溝道(增強(qiáng)型)+++sgdBP溝道(增強(qiáng)型)---電流控制電流源電壓控制電流源

cbePNP---108第一百零八頁，共150頁。3.4.2 CMOS反相器的電路結(jié)構(gòu)及工作原理CMOS反相器是組成CMOS數(shù)字集成系統(tǒng)最基本的邏輯單元電路。由NMOS管和PMOS管組合而成。109第一百零九頁，共150頁。當(dāng)vI為高電平時，VN導(dǎo)通，VP截止，vO為低電平。當(dāng)vI為低電平時，VP導(dǎo)通，VN截止，vO為高電平。由于CMOS反相器工作時總是只有一個管子導(dǎo)通，而另一個管子截止，故通常稱之為互補(bǔ)式工作方式，因而把這種電路叫做互補(bǔ)對稱式金屬-氧化物-半導(dǎo)體電路，簡稱CMOS電路。110第一百一十頁，共150頁。3.4.3 COMS反相器的傳輸特性用以描述COMS反相器輸出電量與輸入電量之間關(guān)系的特性曲線，稱為傳輸特性。輸出電壓vO隨輸入電壓vI的變化而變化的關(guān)系曲線，叫做電壓傳輸特性。電源流入反相器的功耗電流IDD與輸入電壓vI之間的關(guān)系曲線，叫做電流傳輸特性。111第一百一十一頁，共150頁。1.CMOS反相器的電壓傳輸特性電壓傳輸特性分為5個工作區(qū)域：AB段，vI<VTN，VN管截止，而|vGSP|=|vI-VDD|>|VTP|，VP管導(dǎo)通，輸出為高電平。112第一百一十二頁，共150頁。BC段，vI>VTN，VN管開始導(dǎo)通，但vO下降不多，而|vGSP|>|VTP|，VP管導(dǎo)通，輸出為高電平。113第一百一十三頁，共150頁。CD段隨著vI的繼續(xù)升高，輸出vO將進(jìn)一步下降，VN和VP管均導(dǎo)通，并工作在飽和區(qū)，所以vO隨vI改變而急劇變化，這一區(qū)段稱為傳輸特性的轉(zhuǎn)折區(qū)或放大區(qū)。轉(zhuǎn)折區(qū)的中點(diǎn)約在vI=1/2VDD,vO=1/2VDD的位置上。114第一百一十四頁，共150頁。

DE段vI繼續(xù)增加時，vO將進(jìn)一步下降，VN管進(jìn)入了低內(nèi)阻的線性區(qū)，VN仍工作在飽和區(qū)，輸出vO趨于低電平。115第一百一十五頁，共150頁。EF段當(dāng)輸入電壓增加到高電平（如VDD）時，VN導(dǎo)通且工作在線性區(qū)，|vGSP|=|vI-VDD|<|VTP|，VP管截止，輸出為低電平，近似為0Ｖ。116第一百一十六頁，共150頁。CMOS器件的電源電壓從3V到18V都能正常工作，當(dāng)電源電壓VDD取不同數(shù)值時，CMOS反相器的電壓傳輸特性如圖所示。由圖可以看出，隨著電源電壓VDD的增加，其噪聲容限VNL和VNH也都相應(yīng)地增大。117第一百一十七頁，共150頁。2.COMS反相器的電流傳輸特性漏極電流iD隨輸入電壓vI的變化而變化的關(guān)系曲線，叫做電流傳輸特性。118第一百一十八頁，共150頁。（1）AB段，VN管截止，VP管導(dǎo)通，電源經(jīng)VN管和VP管到地只有一個微小的漏電流流過，此電流幾乎等于零。（2）BC段和DE段，VN管和VP管都同時導(dǎo)通，所以漏極電流較大，而且在VDD/2附近達(dá)到最大值。（3）EF段，VP管截止，漏極電流近似為0.119第一百一十九頁，共150頁。由以上的分析可知，CMOS反相器在靜態(tài)工作情況下，無論其輸出是低電平或是高電平，其功耗都極小，這是CMOS反相器得以廣泛運(yùn)用的主要原因之一。120第一百二十頁，共150頁。3.4.4CMOS與非門及或非門1. CMOS與非門當(dāng)輸入A、B中只要有一個輸入為低電平時，兩個串聯(lián)的NMOS驅(qū)動管中相應(yīng)的一個截止，兩個并聯(lián)的PMOS負(fù)載管相應(yīng)的一個導(dǎo)通，輸出為高電平121第一百二十一頁，共150頁。只有當(dāng)A、B的輸入同時為高電平時，NMOS管均導(dǎo)通，PMOS管都截止，輸出為低電平。122第一百二十二頁，共150頁。2.CMOS或非門當(dāng)輸入A、B中只要有一個輸入為高電平時，兩個串聯(lián)的PMOS驅(qū)動管中相應(yīng)的一個截止，兩個并聯(lián)的NMOS負(fù)載管相應(yīng)的一個導(dǎo)通，輸出為低電平。只有當(dāng)A、B的輸入同時為低電平時，PMOS管均導(dǎo)通，NMOS管都截止，輸出為高電平。123第一百二十三頁，共150頁。3.4.5CMOS傳輸門和雙向模擬開關(guān)當(dāng)C為低電平時，VN和VP管均截止，輸入與輸出之間為高阻狀態(tài)，相當(dāng)于開關(guān)斷開。124第一百二十四頁，共150頁。當(dāng)C為高電平時，對于0至VDD之間的輸入信號，兩管總有一個導(dǎo)通，所以vI=vO，相當(dāng)于開關(guān)閉合。VN管導(dǎo)通條件：VP管導(dǎo)通條件：125第一百二十五頁，共150頁。由于結(jié)構(gòu)的對稱性，傳輸門可作為雙向傳輸器件使用，即輸入和輸出可以互換。用CMOS傳輸門和反相器可構(gòu)成雙向模擬開關(guān)。采用數(shù)字信號控制，傳輸模擬信號。126第一百二十六頁，共150頁。當(dāng)控制端C加高電壓平時，開關(guān)導(dǎo)通，輸入信號vI便傳輸?shù)捷敵龆?，vI≈vO；當(dāng)控制端C加低電平時，輸入與輸出之間被阻斷，輸出呈高阻狀態(tài)，相當(dāng)于開關(guān)斷開。127第一百二十七頁，共150頁。3.4.6CMOS漏極開路門（OD門）128第一百二十八頁，共150頁。3.4.7CMOS三態(tài)門（TS門）和TTL門電路一樣，CMOS電路三態(tài)輸出門。1.在CMOS反相器的基礎(chǔ)上增加一個附加的N溝道增強(qiáng)型MOS驅(qū)動管VN’和一個附加的P溝道增強(qiáng)型MOS負(fù)載管VP’。129第一百二十九頁，共150頁。三態(tài)門原理分析當(dāng)使能端為低電平時，VN’和VP’管導(dǎo)通，電路實(shí)現(xiàn)反相功能。（低電平有效）當(dāng)使能端為高電平時，VN’和VP’管均截止，電路為高阻狀態(tài)。低電平有效130第一百三十頁，共150頁。2.在CMOS反相器的輸出端串接一個CMOS雙向模擬開關(guān)實(shí)現(xiàn)三態(tài)輸出。當(dāng)使能端為低電平時，TG門導(dǎo)通，電路實(shí)現(xiàn)反相功能。（低電平有效）當(dāng)使能端為高電平時，TG門截止，電路為高阻狀態(tài)。131第一百三十一頁，共150頁。3.增加附加管和門電路組成的CMOS三態(tài)門（1）在CMOS反相器的基礎(chǔ)上附加一個負(fù)載管VP及控制用的或非門。當(dāng)使能端為低電平時，或非門打開，VP管導(dǎo)通，F(xiàn)=A。（低電平有效）當(dāng)使能端為高電平時，或非門封鎖，電路為高阻狀態(tài)。132第一百三十二頁，共150頁。(2)在CMOS反相器的基礎(chǔ)上附加一驅(qū)動管VN’及控制用的與非門，也能組成CMOS三態(tài)門。當(dāng)使能端為高電平時，與非門打開，VN’管導(dǎo)通，F(xiàn)=A。（高電平有效）當(dāng)使能端為低電平時，與非門封鎖，電路為高阻狀態(tài)。高電平有效133第一百三十三頁，共150頁。3.4.8 CMOS門電路的構(gòu)成規(guī)律與使用時的注意事項(xiàng)1.CMOS門電路的構(gòu)成規(guī)律(1)驅(qū)動管串聯(lián)，負(fù)載管并聯(lián)；驅(qū)動管并聯(lián)，負(fù)載管串聯(lián)。(2)驅(qū)動管先串后并，負(fù)載管先并后串；驅(qū)動管先并后串，負(fù)載管先串后并。

驅(qū)動管相串為“與”，相并為“或”，先串后并為先“與”后“或”，先并后串為先“或”后“與”。驅(qū)動管組和負(fù)載管組連接點(diǎn)引出輸出為“取反”。134第一百三十四頁，共150頁。2.使用CMOS集成電路的注意事項(xiàng)由于CMOS輸入端很容易因感應(yīng)靜電而被擊穿。使用時要注意以下幾點(diǎn)：（1） 采用金屬屏蔽盒儲存或金屬紙包裝，防止外來感應(yīng)電壓擊穿器件。（2） 工作臺面不宜用絕緣良好的材料，如塑料、橡皮等，防止積累靜電擊穿器件。135第一百三十五頁，共150頁。(3)不用的輸入端或者多余的門都不能懸空；輸出級所連電容負(fù)載不能大于500pF，否則，輸出級功率過大會損壞電路。(4)焊接時，應(yīng)采用20W或25W內(nèi)熱式電烙鐵，烙鐵要接地良好，烙鐵功率不能過大。(5)調(diào)試時，所用儀器儀表、電路箱、板都應(yīng)良好接地。136第一百三十六頁，共150頁。(6)嚴(yán)禁帶電插、拔器件或拆裝電路板，以免瞬態(tài)電壓損壞CMOS器件。(7)在CMOS門電路與TTL邏輯電路混用時，一般要注意邏輯電平的匹配。13