n第4章 半導(dǎo)體存儲器1

存儲器概述半導(dǎo)體讀寫存儲器只讀存儲器主存儲器的組成與尋址高速緩沖存儲器

8086/8088的主存儲器主要內(nèi)容現(xiàn)在是1頁\一共有96頁\編輯于星期一一、存儲器分類存儲器是計(jì)算機(jī)系統(tǒng)中的存儲信息的部件，用來存儲執(zhí)行的程序和數(shù)據(jù)處理的結(jié)果。存儲位(元)存儲單元存儲器存儲器中的最小存儲單位是一個(gè)二進(jìn)制代碼位，稱為一個(gè)存儲位(元)。由若干個(gè)存儲位（元）組合在一起第一節(jié)存儲器概述多個(gè)存儲單元組成一個(gè)存儲器(芯片)現(xiàn)在是2頁\一共有96頁\編輯于星期一1、按存儲介質(zhì)分類半導(dǎo)體存儲器磁表面存儲器例：磁盤存儲器，磁帶存儲器存儲介質(zhì)應(yīng)該具有兩個(gè)明顯區(qū)別的物理狀態(tài)，表示二進(jìn)制的0和1。存儲器的讀寫速度與兩個(gè)物理狀態(tài)的改變速度相關(guān)?，F(xiàn)在是3頁\一共有96頁\編輯于星期一2、按存取方式分類隨機(jī)存儲器順序存儲器半順序存儲器單元的內(nèi)容能夠隨機(jī)存取，存取時(shí)間與單元的物理位置無關(guān)。例如半導(dǎo)體存儲器單元的內(nèi)容必須按照順序來存取，存取時(shí)間與單元的物理位置相關(guān)。例如磁帶存儲器例如磁盤存儲器分類2現(xiàn)在是4頁\一共有96頁\編輯于星期一4、按信息的可保存性分類永久性存儲器非永久性存儲器斷電后信息能保存的，例如，磁盤存儲器，ROM斷電后信息即消失的，例如，RAM3、按存儲器的讀寫功能分類只讀存儲器（ROM）隨機(jī)存儲器（RAM）內(nèi)容固定，能讀不能寫能讀也能寫現(xiàn)在是5頁\一共有96頁\編輯于星期一5、按串、并行存取方式分類并行存儲器串行存儲器分類3現(xiàn)在是6頁\一共有96頁\編輯于星期一二、存儲器系統(tǒng)的分級結(jié)構(gòu)采用三級存儲結(jié)構(gòu)高速緩存主存儲器外部存儲器即Cache，高速小容量，成本高。。雙極性半導(dǎo)體臨時(shí)存放計(jì)算機(jī)運(yùn)行時(shí)的程序和數(shù)據(jù)。存取速度慢，存儲容量大，成本低。。慢速大容量，輔助存儲器。永久存放程序和數(shù)據(jù)內(nèi)存，是CPU可直接訪問。外存，CPU不能直接訪問。外存中的內(nèi)容必須調(diào)入內(nèi)存才能被CPU訪問?，F(xiàn)在是7頁\一共有96頁\編輯于星期一存儲容量，存取時(shí)間，存儲周期三、主存儲器的技術(shù)指標(biāo)現(xiàn)在是8頁\一共有96頁\編輯于星期一※存儲容量一個(gè)存儲器芯片中可以存儲的二進(jìn)制位數(shù)的總數(shù)，稱為存儲器的存儲容量存儲容量常用位(b)表示，如64Kb，512Kb，10Mb1Kb=210b 1Gb=230b1Mb=220b 1Tb=240b存儲容量反映了存儲器的空間大小技術(shù)指標(biāo)續(xù)現(xiàn)在是9頁\一共有96頁\編輯于星期一存儲器芯片的數(shù)據(jù)線有1位、4位、8位。芯片內(nèi)部是將4位組合為一個(gè)單元；8位組合為一個(gè)單元。存儲單元存儲單元存儲單元存儲器芯片的容量＝單元數(shù)×數(shù)據(jù)線位數(shù)(每個(gè)單元位數(shù))例如1K×4b，8K×8b1個(gè)單元4位1個(gè)單元8位1個(gè)單元1位現(xiàn)在是10頁\一共有96頁\編輯于星期一※存取時(shí)間又稱存儲器訪問時(shí)間，是指CPU給出有效的存儲器地址（物理地址）到存儲器輸出有效數(shù)據(jù)所需要的時(shí)間。存取時(shí)間和存儲周期反映了存儲器的速度指標(biāo)※存儲周期連續(xù)啟動(dòng)兩次獨(dú)立的存儲器操作所需間隔的最小時(shí)間。通常略大于存取時(shí)間，其時(shí)間單位為ns。現(xiàn)在是11頁\一共有96頁\編輯于星期一第二節(jié)半導(dǎo)體讀寫存儲器優(yōu)點(diǎn)：存取速度快，可靠性高，價(jià)格低缺點(diǎn)：斷電時(shí)，讀寫存儲器不能保存信息半導(dǎo)體讀寫存儲器雙極型半導(dǎo)體存儲器MOS半導(dǎo)體存儲器靜態(tài)MOS存儲器(SRAM)動(dòng)態(tài)MOS存儲器(DRAM)非易失MOS存儲器（NVRAM）現(xiàn)在是12頁\一共有96頁\編輯于星期一一、靜態(tài)RAM的基本結(jié)構(gòu)六管基本存儲電路－存儲位（元）雙穩(wěn)態(tài)觸發(fā)器X,Y地址線讀，寫現(xiàn)在是13頁\一共有96頁\編輯于星期一一、基本結(jié)構(gòu)及組成地址譯碼器存儲矩陣

存儲器控制邏輯

三態(tài)雙向緩沖器……………………A0A1AP-1D0D1DW-1……R/WCEOE隨機(jī)讀寫存儲器的結(jié)構(gòu)框圖四部分現(xiàn)在是14頁\一共有96頁\編輯于星期一1.存儲矩陣存儲體：寄存二進(jìn)制信息的基本存儲電路的集合體存儲矩陣：存儲體中的基本存儲電路單元配置成一定的陣列，并進(jìn)行編址，因此存儲體又稱為存儲矩陣。位結(jié)構(gòu)，用于動(dòng)態(tài)存儲器和大容量靜態(tài)RAM存儲陣列的排列方法N×1結(jié)構(gòu)N×4結(jié)構(gòu)N×8結(jié)構(gòu)字結(jié)構(gòu)，用于容量較小的靜態(tài)RAM現(xiàn)在是15頁\一共有96頁\編輯于星期一地址譯碼器接收來自CPU的地址信號，并產(chǎn)生地址譯碼信號（行列譯碼線）。以便選中存儲矩陣中某一個(gè)或某幾個(gè)基本存儲電路單元（存儲位），使其在控制邏輯的控制下進(jìn)行讀寫操作。2.地址譯碼器現(xiàn)在是16頁\一共有96頁\編輯于星期一存儲容量：256×1位存儲矩陣16行×16列行選信號列選信號如地址為00000000譯碼信號X0及Y0有效選中0，0號存儲電路X地址譯碼器A0A1A2A30，015，00，1515，15Y地址譯碼器I/OX0X15……A4A5A6A7DDY0Y15DINDOUT現(xiàn)在是17頁\一共有96頁\編輯于星期一存儲器控制邏輯接收來自CPU或外部電路的控制信號，如讀RD，寫WR等信號。經(jīng)過組合變換后，對存儲矩陣、地址譯碼器以及三態(tài)雙向緩沖器進(jìn)行控制。3.存儲器控制邏輯現(xiàn)在是18頁\一共有96頁\編輯于星期一低電平有效芯片選擇引線端或芯片開放引線端CE輸出禁止引線端輸出開放引線端讀寫控制引線端寫開放引線端選中要訪問的存儲器芯片，使芯片從備用－工作狀態(tài)控制輸入輸出三態(tài)緩沖器控制被選中芯片是進(jìn)行讀操作還是寫操作存儲器控制邏輯——常用控制引線端現(xiàn)在是19頁\一共有96頁\編輯于星期一4.三態(tài)雙向緩沖器半導(dǎo)體RAM的數(shù)據(jù)輸入/輸出控制電路多為三態(tài)雙向緩沖器結(jié)構(gòu)，使系統(tǒng)中多個(gè)存儲器芯片的數(shù)據(jù)輸入/輸出端能方便地掛接到系統(tǒng)數(shù)據(jù)總線上。現(xiàn)在是20頁\一共有96頁\編輯于星期一寫入操作芯片開放信號CE及寫開放信號WE有效地址線選中某個(gè)存儲單元。讀出操作芯片開放信號CE及輸出開放信號OE有效寫開放信號WE無效或R/W為讀態(tài)地址線選中某個(gè)存儲單元。不進(jìn)行讀寫操作芯片開放信號CE和輸出開放信號OE無效高阻地址譯碼器存儲矩陣

存儲器控制邏輯

三態(tài)雙向緩沖器……………………A0A1AP-1D0……R/WCEOEWE現(xiàn)在是21頁\一共有96頁\編輯于星期一典型的SRAM芯片6116、6264、62256等。6116芯片引腳現(xiàn)在是22頁\一共有96頁\編輯于星期一芯片6264引腳現(xiàn)在是23頁\一共有96頁\編輯于星期一2114引腳排列及邏輯符號A0A1A2A3A4A5A6A7A8A9I/O1I/O2I/O3I/O4WECS2114123456789181716151413121110A6A5A4A3A0A1A2CSGNDVCCA7A8A9I/O1I/O2I/O3I/O4WE引腳名現(xiàn)在是24頁\一共有96頁\編輯于星期一1、Intel6116靜態(tài)RAM2K×8位靜態(tài)RAM，2048存儲單元。11根地址線。8位數(shù)據(jù)線，具有三態(tài)控制，所有的輸入輸出端均與TTL電路兼容。7根用于行地址譯碼，譯碼出27＝1284根用于列地址譯碼(24

)，譯碼后每條列線控制8位(23

)；24

23

形成128×128存儲陣列，即16384個(gè)存儲體(位)。二、典型存儲器芯片舉例現(xiàn)在是25頁\一共有96頁\編輯于星期一A0~A1011根地址線D0~D78根數(shù)據(jù)輸入/輸出WE寫允許OE輸出開放CS片選VCC

，GND電源，地現(xiàn)在是26頁\一共有96頁\編輯于星期一行選擇A10....A4存儲矩陣

128×128……VCC地……輸入數(shù)據(jù)控制D7...D0CSWE列I/O電路列選擇A0A1A2A3Intel6116結(jié)構(gòu)框圖1*00高阻與與OE0101讀00010寫0控制邏輯先給出地址現(xiàn)在是27頁\一共有96頁\編輯于星期一Intel6116讀寫操作寫操作：WE，CS，OE低電平有效，輸入三態(tài)門導(dǎo)通，數(shù)據(jù)信息由外部數(shù)據(jù)總線寫入存儲器對應(yīng)位讀操作：CS，OE低電平有效，WE為高電平，輸出三態(tài)門打開，由存儲器讀出的數(shù)據(jù)送至外部數(shù)據(jù)總線高阻：CS高電平無效，WE，OE為任何狀態(tài)，存儲器既不讀出也不寫入，處于和外部數(shù)據(jù)總線斷開狀態(tài)?，F(xiàn)在是28頁\一共有96頁\編輯于星期一SRAM的特點(diǎn)讀寫速度快所用管子數(shù)目多，單個(gè)器件容量小T1、T2總有一個(gè)處于導(dǎo)通狀態(tài)，功耗較大現(xiàn)在是29頁\一共有96頁\編輯于星期一二、動(dòng)態(tài)RAM的存儲單元（DRAM）圖

單管動(dòng)態(tài)存儲電路列選擇信號用電容C存儲信息。有電荷是1，沒有電荷時(shí)是0。電容存在漏電，存儲的信息會(huì)丟失。為了保持存儲數(shù)據(jù)的正確，必須定期的對存儲單元(電容)進(jìn)行充電以恢復(fù)原來的電荷，這一過程稱為刷新?，F(xiàn)在是30頁\一共有96頁\編輯于星期一讀：行選線有效，T1導(dǎo)通，刷新放大器讀取C的電壓值，轉(zhuǎn)換為對應(yīng)的0或1，重寫到C。列選線有效，信息輸出到數(shù)據(jù)線。寫：行選線有效，T1導(dǎo)通，列選線有效，外部信息通過刷新放大器和T1送到C。刷新：行選線有效，T1導(dǎo)通，電容C上的信息送到刷新放大器，刷新放大器對電容立即進(jìn)行重寫。列選線為0，數(shù)據(jù)不會(huì)送到外部數(shù)據(jù)總線上?，F(xiàn)在是31頁\一共有96頁\編輯于星期一從上一次對整個(gè)存儲器刷新結(jié)束到下一次對整個(gè)存儲器全部刷新一遍，所用的時(shí)間間隔稱為刷新周期（或再生周期），一般為2ms。定時(shí)刷新可以由專門的控制邏輯產(chǎn)生刷新地址，逐行循環(huán)進(jìn)行，刷新對于CPU是透明的。現(xiàn)在是32頁\一共有96頁\編輯于星期一2．動(dòng)態(tài)RAM實(shí)例圖2164引腳現(xiàn)在是33頁\一共有96頁\編輯于星期一2、Intel2164A動(dòng)態(tài)RAM2164A的容量為64K×1位，有65536個(gè)存儲單元，每個(gè)單元存儲1位。用8片2164A可構(gòu)成64k×8位的存儲器。尋址65536個(gè)單元，65536＝216，需16根地址線。

2164A

內(nèi)部將16根地址線分為行、列地址線，各8根，且分時(shí)工作，外部引出8根地址線?，F(xiàn)在是34頁\一共有96頁\編輯于星期一Intel2164A引腳說明A0~A7地址輸入CAS列地址選通DIN數(shù)據(jù)輸入DOUT數(shù)據(jù)輸出WE寫開放RAS行地址選通VDD+5VVSS地現(xiàn)在是35頁\一共有96頁\編輯于星期一Intel2164A數(shù)據(jù)的讀出和寫入是分開的，分別是DIN和DOUTWE信號控制讀寫。WE信號為高，讀出；WE信號為低，寫入；無片選信號，由CAS和RAS作片選信號?，F(xiàn)在是36頁\一共有96頁\編輯于星期一Intel2164A結(jié)構(gòu)框圖行地址選通信號CAS有效，把輸入的8位地址送至行地址鎖存器；列地址選通信號RAS有效，把輸入的8位地址送至列地址鎖存器DIN行八位地址鎖存列八位地址鎖存存儲矩陣及譯碼電路IO控制行列時(shí)鐘緩沖RASCASA0A7…WEDOUT現(xiàn)在是37頁\一共有96頁\編輯于星期一圖2164內(nèi)部結(jié)構(gòu)示意圖現(xiàn)在是38頁\一共有96頁\編輯于星期一DRAM的特點(diǎn)所用管子少，芯片位密度高功耗小需要刷新存取速度慢DRAM主要用來做內(nèi)存現(xiàn)在是39頁\一共有96頁\編輯于星期一隨著芯片技術(shù)發(fā)展，存儲器容量不斷提高。3.高集成度DRAM和內(nèi)存條內(nèi)存條：由若干存儲器芯片組裝在線路板上。用戶將內(nèi)存條插到計(jì)算機(jī)的內(nèi)存插槽上即可使用?！，F(xiàn)在是40頁\一共有96頁\編輯于星期一DRAM的種類FPMDRAM

存取時(shí)間80~100nsEDODRAM

存取時(shí)間50~70ns SDRAM

存取時(shí)間6~10ns現(xiàn)在是41頁\一共有96頁\編輯于星期一SIMM——SingleInlineMemoryModule單列直插式內(nèi)存模塊72線：32位數(shù)據(jù)、12位行列公用地址、RAS#、CAS#等在Pentium微型機(jī)中必須成對使用FPM/EDODRAM內(nèi)存條的種類現(xiàn)在是42頁\一共有96頁\編輯于星期一DIMM——DualInlineMemoryModule雙列直插式內(nèi)存模塊168線：64位數(shù)據(jù)、14位行列公用地址、RAS#、CAS#等可單數(shù)使用FPM/EDO/SDRAM現(xiàn)在是43頁\一共有96頁\編輯于星期一例題例

2K×1：

1024K×864M×416K×1分別寫出下列各芯片的地址線與數(shù)據(jù)線的根數(shù)地址線數(shù)據(jù)線判斷一個(gè)芯片的地址線根數(shù)是根據(jù)其存儲單元數(shù)量，數(shù)據(jù)線根數(shù)則根據(jù)每單元的位數(shù)確定。111208264141現(xiàn)在是44頁\一共有96頁\編輯于星期一第三節(jié)只讀存儲器一、只讀存儲器的結(jié)構(gòu)、特點(diǎn)和分類只讀存儲器ROM，也稱固定存儲器或永久存儲器。ROM中信息的寫入通常是在脫機(jī)情況或生產(chǎn)過程用人工方式或電氣方式寫入的。對ROM進(jìn)行信息寫入過程稱為對ROM進(jìn)行編程。工作狀態(tài)下，其中信息是固定。在斷電時(shí)，信息不會(huì)消失?，F(xiàn)在是45頁\一共有96頁\編輯于星期一◎只讀存儲器ROM的分類在生產(chǎn)過程中通過控制基本存儲電路的狀態(tài)，直接將信息存儲到IC芯片，出廠時(shí)信息固定的。價(jià)格便宜，結(jié)構(gòu)簡單，集成度高，容易接口。主要用作微型機(jī)標(biāo)準(zhǔn)程序存儲器，也可用于存儲數(shù)學(xué)用表掩膜(MASK)ROM現(xiàn)在是46頁\一共有96頁\編輯于星期一現(xiàn)場編程ROMOTPROM。產(chǎn)品出廠時(shí)，沒有存儲任何信息，使用時(shí)由用戶根據(jù)需要自行寫入信息。一旦寫入，不可更改。速度高，功耗大，用作高速計(jì)算機(jī)的微程序存儲器基本存儲電路有熔絲型和PN結(jié)擊穿型◎只讀存儲器ROM的分類現(xiàn)在是47頁\一共有96頁\編輯于星期一可改寫的PROM簡稱EPROM，用戶既可以采用某種方法自行將信息寫入到ROM，也可采用某種方法擦去信息，然后重新寫入ROM。紫外線擦洗的EPROM（UVEPROM）電擦洗的EPROM（E2PROM）作為標(biāo)準(zhǔn)程序或?qū)Ｓ贸绦虼鎯ζ骺勺鳛榉且资訰AM使用◎只讀存儲器ROM的分類現(xiàn)在是48頁\一共有96頁\編輯于星期一新一代可編程只讀存儲器FLASH閃速存儲器；閃存，本質(zhì)屬于E2PROM。特點(diǎn)：單電壓芯片?？蓪懭耄部刹脸?；掉電信息不丟失、單一供電、高密度存儲信息、讀取速度快。主要用途：保存系統(tǒng)引導(dǎo)程序、系統(tǒng)參數(shù)、便攜存儲設(shè)備。FlashROM逐漸取代

E2PROM現(xiàn)在是49頁\一共有96頁\編輯于星期一二、掩模ROM電路圖

掩模ROM示意圖4×4位MOSROM，A0A1譯碼后輸出四根選擇線，分別選中四個(gè)單元，每個(gè)單元輸出4位。A0A1=00，第0行是1，選中單元0。相應(yīng)MOS導(dǎo)通，對應(yīng)位線＝0，沒有MOS的位線輸出1。單元0輸出0110.現(xiàn)在是50頁\一共有96頁\編輯于星期一表4-1掩膜ROM的內(nèi)容

單元

位D3D2D1D000110101012101030000現(xiàn)在是51頁\一共有96頁\編輯于星期一ROM結(jié)構(gòu)框圖DW-1地址譯碼器存儲矩陣N×W輸出緩沖器A0A1AP-1D0D1………………三態(tài)門或開路門結(jié)構(gòu)MOS管或單向?qū)ㄟx擇開關(guān)陣列；N×4或N×8結(jié)構(gòu)現(xiàn)在是52頁\一共有96頁\編輯于星期一◎ROM陣列示例16×8位存儲器，采用二極管和單向選擇開關(guān)作－存儲位。存儲矩陣由8個(gè)16×1位的陣列組成。1個(gè)16×1陣列如下圖所示?，F(xiàn)在是53頁\一共有96頁\編輯于星期一低2位地址用于選擇4行中一行高2位選擇4列中1列行譯碼器列譯碼器數(shù)據(jù)輸出片選A0A1A2A3行驅(qū)動(dòng)器列讀出放大器001111現(xiàn)在是54頁\一共有96頁\編輯于星期一三紫外線擦除可編程ROM(EPROM)RPROM可以通過編程器寫入數(shù)據(jù)，并可長久保持。需要修改數(shù)據(jù)時(shí)，可以通過擦除器（紫外線照射）將數(shù)據(jù)擦除，各單元內(nèi)容恢復(fù)為FFH，再重寫數(shù)據(jù)?？煞磸?fù)使用，有幾千次壽命?，F(xiàn)在是55頁\一共有96頁\編輯于星期一常用UVEPROM型號容量結(jié)構(gòu)讀出時(shí)間工藝電源管腳數(shù)270827162732A2764271281K×8bit2K×8bit4K×8bit8K×8bit16K×8bit350~450ns300~450ns200~450ns200~450ns250~450nsNMOSNMOSNMOSNMOSNMOS+5V+5V+5V+5V+5V2424242828現(xiàn)在是56頁\一共有96頁\編輯于星期一Intel2716-EPROM存儲器存儲容量是16K位，即2K×8位?；敬鎯﹄娐贩譃椋河?個(gè)16×128矩陣組成。行地址譯碼：A4～A10列地址譯碼：A0～A3電源電壓為單一+5V。編程電壓VPP在編程時(shí)為25V，其余時(shí)間保持為+5V。現(xiàn)在是57頁\一共有96頁\編輯于星期一2716的引腳排列A0~A10：地址線引腳DO0~DO7：數(shù)據(jù)線引腳OE：輸出允許引腳CE/PGM：片選/編程引腳Vpp：編程電源VDD：電源Vss：地現(xiàn)在是58頁\一共有96頁\編輯于星期一Intel2764-EPROM存儲器（略）存儲容量是64K位，即8K×8位。地址線：13根，A0～A12數(shù)據(jù)線：D0～D7電源電壓Vcc為單一+5V。編程電壓VPP在編程時(shí)為12.5V，其余時(shí)間保持為+5V。片選端CE。輸出允許OE。編程控制端PGM現(xiàn)在是59頁\一共有96頁\編輯于星期一CEOEPGMVPPVCC功能讀0015V5V數(shù)據(jù)輸出輸出禁止0115V5V高阻備用1XX5V5V高阻編程010，45ms12.5V5V數(shù)據(jù)輸入校驗(yàn)00112.5V5V數(shù)據(jù)輸出編程禁止1XX12.5V5V高阻標(biāo)識符Intel2764的工作方式選擇現(xiàn)在是60頁\一共有96頁\編輯于星期一1、用ROM作字符發(fā)生器當(dāng)用ROM作字符發(fā)生器時(shí)，每個(gè)字符在ROM中占有特定的空間，由7×5或7×9的矩陣單元組成，下圖為一個(gè)由7×5矩陣單元組成字符Z。四、只讀存儲器應(yīng)用舉例現(xiàn)在是61頁\一共有96頁\編輯于星期一行譯碼器A0A1A2行驅(qū)動(dòng)器輸出緩沖器Q1Q3Q4Q5Q2000001002003004005006現(xiàn)在是62頁\一共有96頁\編輯于星期一當(dāng)?shù)刂反a選擇一行，該行內(nèi)容就以光點(diǎn)反映在熒光屏上。如地址碼循環(huán)改變，各行內(nèi)容就相繼出現(xiàn)在輸出端。顯示器中配合X和Y掃描，屏幕上就顯示出字母Z的字樣?，F(xiàn)在是63頁\一共有96頁\編輯于星期一存儲64個(gè)字符的ROM結(jié)構(gòu)要顯示n個(gè)字符時(shí)，所需ROM總?cè)萘繎?yīng)為n×7×5位多字符發(fā)生器的ROM，地址碼分兩組。一組是完成逐行掃描的行地址碼，另一組是選擇字符的字特征地址碼，每個(gè)字特征地址碼對應(yīng)一個(gè)字符號?，F(xiàn)在是64頁\一共有96頁\編輯于星期一A8行譯碼器存儲矩陣64×7×5字特征譯碼A0A1A2A3A4…………輸出緩沖器Q1Q3Q4Q5Q2現(xiàn)在是65頁\一共有96頁\編輯于星期一BIOS是BASICINPUT/OUTPUTSYSTEM的縮寫，中文意思為基本輸入/輸出系統(tǒng)。BIOS是一個(gè)初始化程序，是計(jì)算機(jī)系統(tǒng)的一個(gè)核心程序，控制著計(jì)算機(jī)部件（包括板卡，外設(shè)）的運(yùn)作。存于E2PROM或FLASHROM中。2、用于存放BIOS現(xiàn)在是66頁\一共有96頁\編輯于星期一擴(kuò)充方法第四節(jié)主存儲器的組成與尋址一、存儲器芯片的擴(kuò)充及各芯片尋址范圍1、位并聯(lián)法——位數(shù)擴(kuò)展適用于主存儲器的字?jǐn)?shù)（即存儲單元數(shù)）與存儲器芯片的字?jǐn)?shù)（即存儲單元數(shù)）相同，但位數(shù)不夠的情況，即N<8，由M×N芯片→M×8主存儲器。①所需芯片數(shù)為8/N，其中N是芯片每一存儲單元的位數(shù)②擴(kuò)展方法：把所有芯片的地址線、片選線、讀/寫控制線各自并接在一起與CPU的地址線連接；數(shù)據(jù)線分別與CPU的數(shù)據(jù)線連接?，F(xiàn)在是67頁\一共有96頁\編輯于星期一例：用16K×1→16K×8的存儲器…………D0D1D7CPU16K×128CSCSCSA0A13…各芯片地址范圍相同，均為：0000H----3FFFH0000,0000,0000,00000011,1111,1111,1111設(shè)CPU地址線為16根16K×1116K×1如果CS不接地，可以接在CPU的哪根線？CS接A14，尋址范圍是多少？WE現(xiàn)在是68頁\一共有96頁\編輯于星期一擴(kuò)充方法2、字?jǐn)U展法——單元數(shù)量擴(kuò)展存儲器和存儲芯片的位數(shù)相同，單元數(shù)量不夠，在單元數(shù)量上進(jìn)行擴(kuò)充。如：16K×8位存儲器芯片→64K×8主存儲器需4片16K×8芯片片內(nèi)地址線、數(shù)據(jù)線、讀/寫控制線各自并聯(lián)在一起③片選信號線單獨(dú)連接譯碼器的輸出，以區(qū)分各片地址現(xiàn)在是69頁\一共有96頁\編輯于星期一字?jǐn)U展法組成的64K×8位RAM中央處理器CPUA15A14A13A0WED7D0…譯碼器CS16K×8WECS16K×8WECS16K×8WECS16K×8WE000111011011111110101101……………低14位片內(nèi)地址高2位片選地址片內(nèi)地址線、數(shù)據(jù)線、讀寫控制線各自并聯(lián)A15A14譯碼輸出0123000111A15A14＝00，芯片0選中，其他芯片不工作，與數(shù)據(jù)總線斷開現(xiàn)在是70頁\一共有96頁\編輯于星期一芯片各芯片地址范圍片選片內(nèi)地址十六進(jìn)制表示

A15A14A13…A1A0第一片最低地址

0000,0000,0000,00000000H

最高地址

0011,1111,1111,11113FFFH第二片最低地址0100,0000,0000,00004000H

最高地址0111,1111,1111,11117FFFH第三片最低地址1000,0000,0000,00008000H

最高地址1011,1111,1111,1111BFFFH第四片最低地址1100,0000,0000,0000C000H

最高地址1111,1111,1111,1111FFFFH現(xiàn)在是71頁\一共有96頁\編輯于星期一3、字位擴(kuò)展法在字?jǐn)?shù)（單元數(shù)量）上和位數(shù)上均進(jìn)行擴(kuò)展如：存儲容量為M×N位的存儲器，若用L×K位的存儲器芯片組成。共需個(gè)存儲器芯片。例：用2K×4位存儲器芯片組成8K×8位的存儲器擴(kuò)展方法：先在位數(shù)上擴(kuò)展，采用位并聯(lián)法，每兩片為一組，即一頁；兩片2K×4——2K×8然后在字?jǐn)?shù)上擴(kuò)展，采用字?jǐn)U展法，共四組，一組是2K×8

。四組2K×8——8K×8現(xiàn)在是72頁\一共有96頁\編輯于星期一一片存儲芯片容量為2k×4位，片內(nèi)地址線需11根。A10~A0；總存儲容量8K，由地址線高位A12、A11譯碼輸出4根線（片選），分別選中不同的頁（組）。00；第一頁01：第二頁10：第三頁11：第四頁每個(gè)芯片有4位，兩片組成8位，一頁；每根片選線同時(shí)接在兩片芯片的片選端。8K容量，地址線共13根，分成四組現(xiàn)在是73頁\一共有96頁\編輯于星期一中央處理器CPUA12A11A10A0WED7D0…譯碼器CSCSCSCSA12A11111001000111……………CS2K×4WECS2K×4WECS2K×4WECS2K×4WE片內(nèi)地址線11根，A10~A0片選地址線2根，A12，A11每兩片構(gòu)成一組，2K×8奇數(shù)片接數(shù)據(jù)總線D7~D4作為高4位偶數(shù)片接數(shù)據(jù)總線D3~D0作為低4位0組1組2組3組現(xiàn)在是74頁\一共有96頁\編輯于星期一芯片各芯片地址范圍片選片內(nèi)地址十六進(jìn)制表示

A12~A11A10…A1A0第一片最低地址

0,0000,0000,00000000H

最高地址

0,0111,1111,111107FFH第二片最低地址0,1000,0000,00000800H

最高地址0,1111,1111,11110FFFH第三片最低地址1,0000,0000,00001000H

最高地址1,0111,1111,111117FFH第四片最低地址1,1000,0000,00001800H

最高地址1,1111,1111,11111FFFH現(xiàn)在是75頁\一共有96頁\編輯于星期一74LS1383:8譯碼芯片簡介Y0~Y7譯碼輸出端E1、E2、E3選通輸入端A，B，C譯碼輸入端輸入必須同時(shí)為0，0，1時(shí)有效低電平有效不同編碼對應(yīng)于唯一的譯碼輸出端書P9現(xiàn)在是76頁\一共有96頁\編輯于星期一74LS138譯碼器邏輯圖、引腳圖、功能表；P9E3E2E1CBAOUT100000Y0=0,其它1100001Y1=0,其它1100010Y2=0,其它1100011Y3=0,其它1100100Y4=0,其它1100101Y5=0,其它1100110Y6=0,其它1100111Y7=0,其它1現(xiàn)在是77頁\一共有96頁\編輯于星期一二、半導(dǎo)體存儲器與CPU的連接當(dāng)采用多個(gè)半導(dǎo)體存儲器芯片來組成一個(gè)主存儲器時(shí)，需使用一定的控制電路?？刂齐娐分饕ㄗx寫控制信號的產(chǎn)生和譯碼器產(chǎn)生片選信號，它們介于CPU和存儲器之間，成為CPU和存儲器之間的接口電路。1、存儲器與CPU直接相連接1）線選方案線選就是用低位地址線進(jìn)行片內(nèi)的存儲單元尋址（字選），用高位地址線直接作各芯片的片選線CS?？梢詼p少或不用譯碼器等部件現(xiàn)在是78頁\一共有96頁\編輯于星期一中央處理器CPUA11A0WED7D0…CS4K×8WECS4K×8WECS4K×8WECS4K×8WE……………A15A14A13A12例如，用4K×8位的存儲器組成16K×8位的存儲器，采用線選方案的連接方法如圖所示。0組1組2組3組現(xiàn)在是79頁\一共有96頁\編輯于星期一線選例圖地址范圍：設(shè)CPU地址線為16，A15A14A13A12A11A10……A1A0最低地址111000……00最高地址111011……11E000HEFFFH最低地址110100……00最高地址110111……11D000HDFFFH第2組第3組現(xiàn)在是80頁\一共有96頁\編輯于星期一A15A14A13A12A11A10……A1A0最低地址101100……00最高地址101111……11B000HBFFFH用線選方案構(gòu)成的存儲器，地址不連續(xù)，編程較困難。只適用于較小的存儲器系統(tǒng)最低地址011100……00最高地址011111……117000H7FFFH第1組第0組現(xiàn)在是81頁\一共有96頁\編輯于星期一2）采用譯碼器連接方案采用低位地址線對每片內(nèi)的存儲單元進(jìn)行尋址，用高位地址線經(jīng)譯碼器譯碼輸出作每個(gè)芯片的片選線。地址連續(xù)，在各種存儲器系統(tǒng)中被廣泛采用現(xiàn)在是82頁\一共有96頁\編輯于星期一中央處理器CPUA11A0WED7D0…CS4K×8WECS4K×8WECS4K×8WECS4K×8WE……………A15A14A13A1274LS138ACBY7Y6Y5Y4由4K×8位芯片組成一個(gè)16K×8主存儲器。起始地址不從0地址開始的譯碼器連接方案第1組第2組第3組第4組現(xiàn)在是83頁\一共有96頁\編輯于星期一A11~A0

片內(nèi)尋址000H～FFFHA14~A12譯碼100、101、110、111作片選信號A15A14A13A12A11A10……A1A0最低地址010000……00最高地址010011……114000H4FFFH第1組現(xiàn)在是8