第十一章模擬量接口

第十一章模擬量接口第1頁(yè)，共61頁(yè)，2023年，2月20日，星期三第11章模擬量接口教學(xué)重點(diǎn)DAC0832及其與主機(jī)的連接ADC0809及其與主機(jī)的連接第2頁(yè)，共61頁(yè)，2023年，2月20日，星期三模擬量與數(shù)字量模擬量——連續(xù)變化的物理量數(shù)字量——時(shí)間和數(shù)值上都離散的量模擬/數(shù)字轉(zhuǎn)換器ADCDAC數(shù)字/模擬轉(zhuǎn)換器第3頁(yè)，共61頁(yè)，2023年，2月20日，星期三模擬輸入輸出系統(tǒng)數(shù)字信號(hào)模擬信號(hào)現(xiàn)場(chǎng)信號(hào)1現(xiàn)場(chǎng)信號(hào)2現(xiàn)場(chǎng)信號(hào)n微型計(jì)算機(jī)放大器放大器放大器多路開關(guān)低通濾波傳感器低通濾波傳感器低通濾波傳感器A/D轉(zhuǎn)換器采樣保持器數(shù)字信號(hào)受控對(duì)象控制信號(hào)模擬信號(hào)D/A轉(zhuǎn)換器放大驅(qū)動(dòng)電路…傳感器將各種現(xiàn)場(chǎng)的物理量測(cè)量出來(lái)并轉(zhuǎn)換成電信號(hào)（模擬電壓或電流）

放大器把傳感器輸出的信號(hào)放大到ADC所需的量程范圍低通濾波器用于降低噪聲、濾去高頻干擾，以增加信噪比多路開關(guān)把多個(gè)現(xiàn)場(chǎng)信號(hào)分時(shí)地接通到A/D轉(zhuǎn)換器采樣保持器周期性地采樣連續(xù)信號(hào)，并在A/D轉(zhuǎn)換期間保持不變第4頁(yè)，共61頁(yè)，2023年，2月20日，星期三11.1D/A轉(zhuǎn)換器DAC數(shù)字/模擬轉(zhuǎn)換器模擬量數(shù)字量第5頁(yè)，共61頁(yè)，2023年，2月20日，星期三11.1.1D/A轉(zhuǎn)換的基本原理數(shù)字量→按權(quán)相加→模擬量1101B＝1×23＋1×22＋0×21＋1×20＝13第6頁(yè)，共61頁(yè)，2023年，2月20日，星期三D/A轉(zhuǎn)換器的原理圖（1）Iout2Iout1RfbRfbVout+_I1S1D1c2RRI2S2D2b2RRI0S0D0d2R2RRI3S3D3a2RVREF電阻網(wǎng)絡(luò)基準(zhǔn)電壓電子開關(guān)第7頁(yè)，共61頁(yè)，2023年，2月20日，星期三D/A轉(zhuǎn)換器的原理圖（2）Iout2Iout1RfbRfbVout+_I1S1D1c2RRI2S2D2b2RRI0S0D0d2R2RRI3S3D3a2RVREF阻抗＝2R運(yùn)算放大器虛地第8頁(yè)，共61頁(yè)，2023年，2月20日，星期三D/A轉(zhuǎn)換器的原理圖（3）Va＝VREFVb＝VREF/2Vc＝VREF/4Vd＝VREF/8I0＝Va/2R＝VREF/（8×2R）I1＝Vb/2R＝VREF/（4×2R）I2＝Vc/2R＝VREF/（2×2R）I3＝Vd/2R＝VREF/（1×2R）第9頁(yè)，共61頁(yè)，2023年，2月20日，星期三D/A轉(zhuǎn)換器的原理圖（4）Iout1＝I0＋I(xiàn)1＋I(xiàn)2＋I(xiàn)3 ＝VREF/2R×（1/8＋1/4＋1/2＋1）Rfb＝RVout＝－Iout1×Rfb ＝－VREF×[（20＋21＋22＋23）/24]Vout＝－（D/2n）×VREF第10頁(yè)，共61頁(yè)，2023年，2月20日，星期三11.1.3DAC0832芯片DAC0832是典型的8位電流輸出型通用DAC芯片LE2LE1

RfbAGNDDAC0832VccILEVREF輸入寄存器

DGNDDI0～DI7D/A轉(zhuǎn)換器DAC寄存器Iout2Iout1第11頁(yè)，共61頁(yè)，2023年，2月20日，星期三DAC0832的內(nèi)部結(jié)構(gòu)LE2LE1RfbAGNDDAC0832VccILEVREF輸入寄存器DGNDDI0～DI7D/A轉(zhuǎn)換器DAC寄存器Iout2Iout1CSWR1WR2XFER第12頁(yè)，共61頁(yè)，2023年，2月20日，星期三1.DAC0832的數(shù)字接口8位數(shù)字輸入端DI0～DI7（DI0為最低位）輸入寄存器（第1級(jí)鎖存）的控制端ILE、CS*、WR1*DAC寄存器（第2級(jí)鎖存）的控制端XFER*、WR2*第13頁(yè)，共61頁(yè)，2023年，2月20日，星期三直通鎖存器的工作方式兩級(jí)緩沖寄存器都是直通鎖存器LE＝1，直通（輸出等于輸入）LE＝0，鎖存（輸出保持不變）LE2LE1DAC0832輸入寄存器DI0～DI7D/A轉(zhuǎn)換器DAC寄存器Iout1第14頁(yè)，共61頁(yè)，2023年，2月20日，星期三DAC0832的工作方式：直通方式LE1＝LE2＝1輸入的數(shù)字?jǐn)?shù)據(jù)直接進(jìn)入D/A轉(zhuǎn)換器LE2LE1DAC0832輸入寄存器DI0～DI7D/A轉(zhuǎn)換器DAC寄存器Iout1第15頁(yè)，共61頁(yè)，2023年，2月20日，星期三DAC0832的工作方式：?jiǎn)尉彌_方式LE1＝1，或者LE2＝1兩個(gè)寄存器之一始終處于直通狀態(tài)另一個(gè)寄存器處于受控狀態(tài)（緩沖狀態(tài)）LE2LE1DAC0832輸入寄存器DI0～DI7D/A轉(zhuǎn)換器DAC寄存器Iout1第16頁(yè)，共61頁(yè)，2023年，2月20日，星期三DAC0832的工作方式：雙緩沖方式兩個(gè)寄存器都處于受控（緩沖）狀態(tài)能夠?qū)σ粋€(gè)數(shù)據(jù)進(jìn)行D/A轉(zhuǎn)換的同時(shí)；輸入另一個(gè)數(shù)據(jù)LE2LE1DAC0832輸入寄存器DI0～DI7D/A轉(zhuǎn)換器DAC寄存器Iout1第17頁(yè)，共61頁(yè)，2023年，2月20日，星期三2.DAC0832的模擬輸出Iout1、Iout2——電流輸出端Rfb——反饋電阻引出端（電阻在芯片內(nèi)）VREF——參考電壓輸入端＋10V～－10VAGND——模擬信號(hào)地VCC——電源電壓輸入端＋5V～＋15VDGND——數(shù)字信號(hào)地第18頁(yè)，共61頁(yè)，2023年，2月20日，星期三單極性電壓輸出Vout＝－Iout1×Rfb＝－（D/28）×VREFRfbIout2Iout1Vout+_AGNDADIVREF第19頁(yè)，共61頁(yè)，2023年，2月20日，星期三單極性電壓輸出：例子設(shè)VREF＝－5VD＝FFH＝255時(shí)，最大輸出電壓：Vmax＝（255/256）×5V＝4.98VD＝00H時(shí)，最小輸出電壓：Vmin＝（0/256）×5V＝0VD＝01H時(shí)，一個(gè)最低有效位（LSB）電壓：VLSB＝（1/256）×5V＝0.02VVout＝－（D/2n）×VREF第20頁(yè)，共61頁(yè)，2023年，2月20日，星期三雙極性電壓輸出：電路R1（R）R3（2R）R2（2R）RfbIout2Iout1AGNDDIVREFVout1+_A1Vout2+_A2I1I2I1＋I(xiàn)2＝0第21頁(yè)，共61頁(yè)，2023年，2月20日，星期三雙極性電壓輸出：公式取R2＝R3＝2R1得Vout2＝－（2Vout1＋VREF）因Vout1＝－（D/28）×VREF故Vout2＝[（D－27）/27）]×VREF第22頁(yè)，共61頁(yè)，2023年，2月20日，星期三雙極性電壓輸出：例子設(shè)VREF＝5VD＝FFH＝255時(shí)，最大輸出電壓：Vmax＝[（255－128）/128]×5V＝4.96VD＝00H時(shí)，最小輸出電壓：Vmin＝[（0－128）/128]×5V＝－5VD＝81H＝129時(shí)，一個(gè)最低有效位電壓：VLSB＝[（129－128/128]×5V＝0.04VVout＝[（D－27）/27）]×VREF第23頁(yè)，共61頁(yè)，2023年，2月20日，星期三3.輸出精度的調(diào)整RfbIout2Iout1Vout+_AGND調(diào)零電位器調(diào)滿刻度電位器電源5VADI10K1M1KVREF第24頁(yè)，共61頁(yè)，2023年，2月20日，星期三4.地線的連接DGNDAGND模擬電路數(shù)字電路ADCDAC模擬電路數(shù)字電路模擬地?cái)?shù)字地公共接地點(diǎn)第25頁(yè)，共61頁(yè)，2023年，2月20日，星期三DAC芯片與主機(jī)的連接DAC芯片相當(dāng)于一個(gè)“輸出設(shè)備”，至少需要一級(jí)鎖存器作為接口電路考慮到有些DAC芯片的數(shù)據(jù)位數(shù)大于主機(jī)數(shù)據(jù)總線寬度，所以分成兩種情況：1.主機(jī)位數(shù)等于或大于DAC芯片位數(shù)2.主機(jī)位數(shù)小于DAC芯片位數(shù)第26頁(yè)，共61頁(yè)，2023年，2月20日，星期三1.主機(jī)位數(shù)大于或等于DAC芯片的連接moval,bufmovdx,portdoutdx,al譯碼ABD0～D7CLKDACVout+_ALS273IOW第27頁(yè)，共61頁(yè)，2023年，2月20日，星期三DAC0832單緩沖方式WR1CSIOW5V+5VRfbIout2Iout1WR2XFERDGNDAGNDD0～D7DI0～D17VccILEVREFVout+_A譯碼AB第28頁(yè)，共61頁(yè)，2023年，2月20日，星期三2.主機(jī)位數(shù)小于DAC芯片的連接數(shù)字?jǐn)?shù)據(jù)需要多次輸出接口電路也需要多個(gè)（級(jí)）鎖存器保存多次輸出的數(shù)據(jù)并需要同時(shí)將完整的數(shù)字量提供給DAC轉(zhuǎn)換器CPUDAC8位12位第29頁(yè)，共61頁(yè)，2023年，2月20日，星期三兩級(jí)鎖存電路模擬輸出12位DAC第2級(jí)12位鎖存控制第1級(jí)低8位鎖存控制第1級(jí)高4位鎖存控制D0～D74位鎖存器4位鎖存器8位鎖存器8位鎖存器由同一個(gè)信號(hào)控制關(guān)鍵的一級(jí)鎖存無(wú)需輸出數(shù)據(jù)第30頁(yè)，共61頁(yè)，2023年，2月20日，星期三簡(jiǎn)化的兩級(jí)鎖存電路模擬輸出12位DAC第2級(jí)12位鎖存控制第1級(jí)低8位鎖存控制D0～D74位鎖存器8位鎖存器8位鎖存器由同一個(gè)信號(hào)控制關(guān)鍵的一級(jí)鎖存需要輸出高4位數(shù)據(jù)movdx,port1moval,bloutdx,almovdx,port2moval,bhoutdx,al第31頁(yè)，共61頁(yè)，2023年，2月20日，星期三DAC芯片的應(yīng)用 movdx,portd moval,0repeat: outdx,al incal jmprepeat第32頁(yè)，共61頁(yè)，2023年，2月20日，星期三輸出正向鋸齒波2次數(shù)據(jù)輸出的時(shí)間間隔02LSB1LSB255LSB254LSB鋸齒波周期第33頁(yè)，共61頁(yè)，2023年，2月20日，星期三11.2A/D轉(zhuǎn)換器模擬量數(shù)字量模擬/數(shù)字轉(zhuǎn)換器ADC第34頁(yè)，共61頁(yè)，2023年，2月20日，星期三A/D轉(zhuǎn)換的基本原理存在多種A/D轉(zhuǎn)換技術(shù)，各有特點(diǎn)，分別應(yīng)用于不同的場(chǎng)合4種常用的轉(zhuǎn)換技術(shù)計(jì)數(shù)器式逐次逼近式雙積分式并行式第35頁(yè)，共61頁(yè)，2023年，2月20日，星期三1.計(jì)數(shù)器式以最低位為增減量單位的逐步計(jì)數(shù)法時(shí)鐘復(fù)位數(shù)字輸出比較器模擬輸入計(jì)數(shù)器D/A轉(zhuǎn)換器轉(zhuǎn)換結(jié)束第36頁(yè)，共61頁(yè)，2023年，2月20日，星期三2.逐次逼近式從最高位開始的逐位試探法時(shí)鐘復(fù)位數(shù)字輸出轉(zhuǎn)換結(jié)束比較器模擬輸入寄存器D/A轉(zhuǎn)換器第37頁(yè)，共61頁(yè)，2023年，2月20日，星期三3.雙積分式兩個(gè)積分階段實(shí)質(zhì)是電壓/時(shí)間變換IREFIinVinVREF積分器比較器V/IV/I時(shí)鐘啟動(dòng)計(jì)數(shù)計(jì)數(shù)器數(shù)字輸出T2T1Vc固定斜率時(shí)間可變固定時(shí)間斜率可變轉(zhuǎn)換結(jié)束第38頁(yè)，共61頁(yè)，2023年，2月20日，星期三4.并行式速度快成本高直接比較法編碼電路VinVREF數(shù)字輸出比較器RRRRRRR/2R/2第39頁(yè)，共61頁(yè)，2023年，2月20日，星期三11.2.3ADC0809芯片具有A/D轉(zhuǎn)換的基本功能CMOS工藝制作8位逐次逼近式ADC轉(zhuǎn)換時(shí)間為100s包含擴(kuò)展部件多路開關(guān)三態(tài)鎖存緩沖器第40頁(yè)，共61頁(yè)，2023年，2月20日，星期三ADC0809的內(nèi)部結(jié)構(gòu)圖ADC0809地址鎖存和譯碼OE通道選擇開關(guān)ADDAADDBADDC1N0IN1IN2IN3IN4IN5IN6IN78位三態(tài)鎖存緩沖器DACVcc比較器CLOCKSTARTGNDVREF(+)VREF(-)ALE逐次逼近寄存器SAR定時(shí)和控制D0D1D2D3D4D5D6D7EOC第41頁(yè)，共61頁(yè)，2023年，2月20日，星期三1.ADC0809的模擬輸入提供一個(gè)8通道的多路開關(guān)和尋址邏輯IN0～I(xiàn)N7：8個(gè)模擬電壓輸入端ADDA、ADDB、ADDC：3個(gè)地址輸入線ALE：地址鎖存允許信號(hào)ALE的上升沿用于鎖存3個(gè)地址輸入的狀態(tài)，然后由譯碼器從8個(gè)模擬輸入中選擇一個(gè)模擬輸入端進(jìn)行A/D轉(zhuǎn)換第42頁(yè)，共61頁(yè)，2023年，2月20日，星期三2.ADC0809的轉(zhuǎn)換時(shí)序D0～D7OEEOCSTART/ALEADDA/B/CDATA100s2s+8T(最大)200ns(最小)轉(zhuǎn)換啟動(dòng)信號(hào)轉(zhuǎn)換結(jié)束信號(hào)第43頁(yè)，共61頁(yè)，2023年，2月20日，星期三3.ADC0809的數(shù)字輸出ADC0809內(nèi)部鎖存轉(zhuǎn)換后的數(shù)字量具有三態(tài)數(shù)字量輸出端D0～D7配合輸出允許信號(hào)OE當(dāng)輸出允許信號(hào)OE為高電平有效時(shí)，將三態(tài)鎖存緩沖器的數(shù)字量從D0～D7輸出第44頁(yè)，共61頁(yè)，2023年，2月20日，星期三4.ADC0809的轉(zhuǎn)換公式輸入模擬電壓輸出數(shù)字量基準(zhǔn)電壓正極基準(zhǔn)電壓負(fù)極第45頁(yè)，共61頁(yè)，2023年，2月20日，星期三單極性轉(zhuǎn)換示例基準(zhǔn)電壓VREF(+)＝5V，VREF(－)＝0V輸入模擬電壓Vin＝1.5V N＝（1.5－0）÷（5－0）×256 ＝76.8≈77＝4DH第46頁(yè)，共61頁(yè)，2023年，2月20日，星期三雙極性轉(zhuǎn)換示例基準(zhǔn)電壓VREF(+)＝＋5V，VREF(－)＝－5V輸入模擬電壓Vin＝－1.5V N＝（－1.5＋5）÷（5＋5）×256 ＝89.6≈90＝5AH第47頁(yè)，共61頁(yè)，2023年，2月20日，星期三ADC芯片與主機(jī)的連接ADC芯片相當(dāng)于“輸入設(shè)備”，需要接口電路提供數(shù)據(jù)緩沖器主機(jī)需要控制轉(zhuǎn)換的啟動(dòng)主機(jī)還需要及時(shí)獲知轉(zhuǎn)換是否結(jié)束，并進(jìn)行數(shù)據(jù)輸入等處理第48頁(yè)，共61頁(yè)，2023年，2月20日，星期三1.數(shù)據(jù)輸出線的連接與主機(jī)的連接可分成兩種方式直接相連：用于輸出帶有三態(tài)鎖存器的ADC芯片通過(guò)三態(tài)鎖存器相連：適用于不帶三態(tài)鎖存器的ADC芯片，也適用帶有三態(tài)鎖存緩沖器的芯片ADC芯片的數(shù)字輸出位數(shù)大于系統(tǒng)數(shù)據(jù)總線位數(shù)，需把數(shù)據(jù)分多次讀取第49頁(yè)，共61頁(yè)，2023年，2月20日，星期三2.A/D轉(zhuǎn)換的啟動(dòng)（1）啟動(dòng)信號(hào)一般有兩種形式脈沖信號(hào)啟動(dòng)轉(zhuǎn)換電平信號(hào)啟動(dòng)轉(zhuǎn)換轉(zhuǎn)換啟動(dòng)轉(zhuǎn)換結(jié)束第50頁(yè)，共61頁(yè)，2023年，2月20日，星期三2.A/D轉(zhuǎn)換的啟動(dòng)（2）主機(jī)產(chǎn)生啟動(dòng)信號(hào)有兩種方法編程啟動(dòng)軟件上，執(zhí)行一個(gè)輸出指令硬件上，利用輸出指令產(chǎn)生ADC啟動(dòng)脈沖，或產(chǎn)生一個(gè)啟動(dòng)有效電平定時(shí)啟動(dòng)啟動(dòng)信號(hào)來(lái)自定時(shí)器輸出第51頁(yè)，共61頁(yè)，2023年，2月20日，星期三3.轉(zhuǎn)換結(jié)束信號(hào)的處理不同的處理方式對(duì)應(yīng)程序設(shè)計(jì)方法不同①

查詢方式——把結(jié)束信號(hào)作為狀態(tài)信號(hào)②

中斷方式——把結(jié)束信號(hào)作為中斷請(qǐng)求信號(hào)③

延時(shí)方式——不使用轉(zhuǎn)換結(jié)束信號(hào)④

DMA方式——把結(jié)束信號(hào)作為DMA請(qǐng)求信號(hào)第52頁(yè)，共61頁(yè)，2023年，2月20日，星期三ADC芯片的應(yīng)用例2

編程啟動(dòng)、轉(zhuǎn)換結(jié)束中斷處理例3

編程啟動(dòng)、轉(zhuǎn)換結(jié)束查詢處理第53頁(yè)，共61頁(yè)，2023年，2月20日，星期三中斷方式D0～D7220hIRQ2A0～A9譯碼VccD0～D7EOCADDAADDBADDCALE模擬輸入（0～5V）500KHzCLOCKVREF(+)+5VIN0OESTARTGNDVREF(-)IORIOW第54頁(yè)，共61頁(yè)，2023年，2月20日，星期三主程序 ;數(shù)據(jù)段 adtempdb0 ;給定一個(gè)臨時(shí)變量 ;代碼段 …… ;設(shè)置中斷向量等工作 sti ;開中斷

movdx,220h

outdx,al ;啟動(dòng)A/D轉(zhuǎn)換 …… ;其他工作第55頁(yè)，共61頁(yè)，2023年，2月20日，星期三中斷服務(wù)程序 adint proc sti ;開中斷 pushax ;保護(hù)寄存器 pushdx pushds movax,@data ;設(shè)置數(shù)據(jù)段DS movds,ax

movdx,220h

inal,dx ;讀A/D轉(zhuǎn)換的數(shù)字量

movadtemp,al ;送入緩沖區(qū)第56頁(yè)，共61頁(yè)，2023年，2月20日，星期三中斷服務(wù)程序 moval,20h ;發(fā)送EOI命令 out20h,al popds ;恢復(fù)寄存器 popdx popax iret ;中斷返回adint endp第57