數(shù)字電路課件 第6章

第6章:集成DAC和ADC的原理與組成§6-1集成數(shù)模轉(zhuǎn)換器（DAC）§6-2集成模數(shù)轉(zhuǎn)換器（ADC）§6-3應(yīng)用舉例典型的數(shù)字控制系統(tǒng)框圖§6-1集成數(shù)模轉(zhuǎn)換器（DAC）DAC:

把輸入的數(shù)字量變換成與之成一定比例的模擬量。D：n位數(shù)字量K：比例常數(shù)VREF：參考電壓VLSB：最小輸出電壓（D=1時的輸出電壓）§6-1集成數(shù)模轉(zhuǎn)換器（DAC）§6-1-1常用D/A換器技術(shù)§6-1-2集成DAC的組成§6-1-3DAC的主要技術(shù)參數(shù)§6-1-4集成DAC芯片的選擇§6-1-5典型集成DAC應(yīng)用舉例§6-1-1常用D/A轉(zhuǎn)換技術(shù)一、權(quán)電阻網(wǎng)絡(luò)DAC特點(diǎn)：電阻取值太多。二、T型電阻網(wǎng)絡(luò)DAC（1）電流相加型特點(diǎn)：流過開關(guān)的電流變化較大。T型電阻網(wǎng)絡(luò)DAC（2）電壓相加型特點(diǎn)：流過開關(guān)的電流變化較大。三、倒T型電阻網(wǎng)絡(luò)DAC特點(diǎn)：開關(guān)的接觸電阻影響轉(zhuǎn)換精度。四、電流激勵型DAC特點(diǎn)：用恒流源IREF,開關(guān)用差分放大器，速度高。五、雙極性轉(zhuǎn)換DAC1、偏移二進(jìn)制碼2、補(bǔ)碼輸入從0到-1變化時，輸入所有位都變，將會產(chǎn)生最大的毛刺。雙極性轉(zhuǎn)換DAC（2）當(dāng)輸入為10…0時，輸出為0。因此，要注入偏置電流?！?-1-2集成DAC的組成1、 僅集成電阻網(wǎng)絡(luò)和模擬開關(guān)。2、 集成了電阻網(wǎng)絡(luò)、模擬開關(guān)、參考電 源和輸出運(yùn)算放大器。3、 除上之外，還集成了外圍接口電路 ①、帶輸入緩沖器或鎖存器 ②、帶輸入數(shù)據(jù)分配器 ③、帶輸入串－并變換器 ④、帶輸入FIFO§6-1-3DAC的主要技術(shù)指標(biāo)（1）

VLSB：最小輸出電壓，輸入D只有最低位為1時的輸出電壓。VFSR：滿量程輸出電壓，輸入D的各位都為1時的輸出電壓。DAC的主要技術(shù)指標(biāo)（2）二、轉(zhuǎn)換誤差1、絕對誤差：實際值和理想值之間的最大差值。通常用VLSB或LSB表示。如：1/2VLSB等。2、相對誤差：絕對誤差和滿量程的比值。通常用滿量程FSR的百分?jǐn)?shù)表示。如：0.1%FSR。DAC的主要技術(shù)指標(biāo)（3）3、誤差的來源失調(diào)誤差增益誤差非線性誤差

DAC的主要技術(shù)指標(biāo)（4）三、建立時間低速：建立時間≧300μs,

工作速度≦3.3KHz中速：建立時間10～300μs,

工作速度100～3.3kHz高速：建立時間0.01～10μs,

工作速度100MHz～ 100kHz§6-1-4集成DAC芯片的選擇§6-1-5典型集成DAC應(yīng)用舉例DAC0832功能圖

DAC0832內(nèi)的倒T形網(wǎng)絡(luò)雙緩沖工作方式和時序單緩沖工作方式直通工作方式§6-2集成模數(shù)轉(zhuǎn)換器（ADC）§6-2-1A/D轉(zhuǎn)換的一般過程§6-2-2常用A/D轉(zhuǎn)換技術(shù)§6-2-3集成ADC的組成§6-2-4ADC的主要技術(shù)參數(shù)§6-2-5集成ADC芯片的選擇§6-2-6典型集成ADC應(yīng)用舉例ADC：把模擬信號轉(zhuǎn)換為一定格式的數(shù)字量?！?-2-1A/D轉(zhuǎn)換的一般過程一、采樣和保持采樣：以一定的周期讀取輸入信號，在時間上把信號離散化，采樣頻率fs≥2fAmax，其中fAmax為信號的最大頻率分量。保持：使讀取的信號在周期內(nèi)不變，A/D轉(zhuǎn)換時， 輸入信號保持不變。采樣和保持電路VO=VA(t)集成采樣保持器（S-H）二、量化和編碼量化：把取樣電平歸一化到最接近的離散電平上， 在取值上離散化。編碼：用二進(jìn)制碼表示離散電平。四舍五入去零求整量化誤差：§6-2-2常用A/D轉(zhuǎn)換技術(shù)一、并行型A/D轉(zhuǎn)換器二、串/并型A/D轉(zhuǎn)換器三、逐次比較型A/D轉(zhuǎn)換器四、雙積分型A/D轉(zhuǎn)換器五、V-F型A/D轉(zhuǎn)換器六、Σ-Δ型A/D轉(zhuǎn)換器一、并行型A/D轉(zhuǎn)換器并行型ADC輸入電壓和輸出狀態(tài)表并行ADC的編碼器Q8Q7Q6Q5Q4Q3Q2Q1OVD2D1D0000000000000000000010001000000110010000001110011000011110100000111110101001111110110011111110111111111111XXX八位雙極性快速并行型ADC特點(diǎn)：轉(zhuǎn)換速度高（100MHz以上） 器件量過大，精度不高。二、串/并行型A/D轉(zhuǎn)換器特點(diǎn)：兼顧轉(zhuǎn)換速度和器件量。三、逐次比較型A/D轉(zhuǎn)換器特點(diǎn)：轉(zhuǎn)換速度中速（幾十K到幾百KHz）， 成本較低。12位二進(jìn)制ADC電壓2865（量化單位）的比較過程逐次比較型ADC的VF波形圖（VA=2865量化單位）4位十進(jìn)制ADC電壓3495的比較過程四、雙積分型A/D轉(zhuǎn)換器1、開始時，計數(shù)器為零，電容C上電壓為零。2、第一階段：S1接通，S2斷開，積分器對VA積分，G為高，門開，計數(shù)器計數(shù)，直到計滿，計數(shù)器重新回零。3、第二階段：S2接通，S1斷開，積分器對-VREF積分，G為高，門開，計數(shù)器計數(shù)，直到G低，門關(guān)，計數(shù)器停止計數(shù)。雙積分型A/D轉(zhuǎn)換器工作原理3位半BCD碼雙積分型ADC功能圖1、抗干擾能力強(qiáng)。2、電路結(jié)構(gòu)簡單。3、編碼方便。4、轉(zhuǎn)換速度低。雙積分型A/D轉(zhuǎn)換器的特點(diǎn)例：雙積分型ADC雙積分型ADC中計數(shù)器是十進(jìn)制的，其最大容量為N1=(2000)10，時鐘頻率fCP=10kHz，參考電壓VREF=6V，試求：①完成一次轉(zhuǎn)換的最長時間Tmax；②當(dāng)輸出N2=(369)10時，對應(yīng)的輸入電壓VA的大小。五、V-F型A/D轉(zhuǎn)換器（電壓-頻率-數(shù)字）V-F型A/D轉(zhuǎn)換器邏輯圖六、Σ-Δ型A/D轉(zhuǎn)換器

Σ-Δ型ADC在VA=0時的工作波形

Σ-Δ型ADC在VA=8V時的工作波形

Σ-Δ型ADC在VA=8V時的各點(diǎn)電壓或邏輯關(guān)系表一種集成Σ-Δ型ADC原理框圖§6-2-3集成ADC的組成1、 僅集成量化編碼器電路。2、 集成了S-H電路和量化編碼器電路。3、 除上之外，還集成了外圍接口電路。 ①、帶有各種輸出接口 ②、帶有多路輸入通道選擇 ③、帶有內(nèi)部存儲器 ④、帶有輸出分配電路 ⑤、帶有微處理器的可編程ADC

§6-2-4ADC的主要技術(shù)參數(shù)二、轉(zhuǎn)換誤差：絕對誤差：定義為輸出數(shù)字量對應(yīng)的理論模擬值與實際輸入模擬值之間的差值（±1/2LSB,±1LSB)。相對誤差：定義為上述差值與額定最大輸入模擬值的百分?jǐn)?shù)（±0.05%，±0.1%)。三、轉(zhuǎn)換時間：ADC完成一次轉(zhuǎn)換所需的時間。§6-2-5集成ADC的選擇要考慮的因素：一、輸入模擬量的