電信傳輸?shù)?章2

1可編程邏輯器件原理及應用

主講：張家波電話-Mail：zjb_stu@126.comQQ:32900031辦公室：YF302/YF515重慶郵電大學通信與信息學院2主要內(nèi)容課程性質(zhì)課程安排教材及參考資料EDA技術(shù)的相關網(wǎng)址本課程學習方法小議軟件簡單介紹緒論3本課程是電子信息工程、通信工程、電子與科學技術(shù),自動化、應用電子技術(shù),通信技術(shù),樓宇智能化技術(shù)、電子產(chǎn)品設計與工藝等電類本科專業(yè)的技術(shù)專業(yè)課程,技術(shù)基礎應用性課程，也是現(xiàn)代電子設計技術(shù)導論性課程

.該課程與其他技術(shù)基礎課和專業(yè)課銜接緊密，是學生進行大學生電子科技競賽、課程設計、畢業(yè)設計和參加工作所必需的重要技術(shù)基礎，掌握EDA技術(shù)是電子信息類專業(yè)學生所必備的基本能力和技能.

隨著半導體和計算機技術(shù)的不斷發(fā)展，電子工程設計逐步實現(xiàn)了自動化，即電子設計自動化（ElectronicDesignAutomation，簡稱EDA）。在21世紀EDA已經(jīng)是電子設計的必經(jīng)之路，也是電子技術(shù)教學必不可少的內(nèi)容。課程性質(zhì)剖析課程名字，引導應用,EDA4EDA（ElectronicsDesignAutomation）即電子設計自動化技術(shù)，是利用計算機工作平臺，從事電子系統(tǒng)和電路設計的一項技術(shù)。隨著微電子技術(shù)、計算機信息技術(shù)和智能化技術(shù)等多種應用學科的迅速發(fā)展，EDA技術(shù)日益成熟，已滲透到電子系統(tǒng)和集成電路設計的各個環(huán)節(jié)。作為電子技術(shù)的后續(xù)課程，大部分院校相繼開設了EDA課程。開設該課程的目的是使學生了解現(xiàn)代電路設計方法，了解日益發(fā)展的電路設計技術(shù)，跟上時代的步伐。5EDA技術(shù)涉及內(nèi)容很多，既包括可編程模擬器件PAC的模擬電路設計，又包括可編程邏輯器件PLD的數(shù)字電路設計內(nèi)容。由于目前PAC技術(shù)還不十分成熟，基于PAC器件的模擬電路設計應用還處于一個起步階段?？删幊踢壿嬈骷LD正以驚人的速度向著高密度、高速度、低電壓、低功耗的方向發(fā)展。其開發(fā)軟件系統(tǒng)的功能日益完善，基于PLD的數(shù)字電路設計應用十分廣泛?；赑LD的數(shù)字電路設計既包括硬件PLD，又包括相應軟件開發(fā)系統(tǒng)，涉及內(nèi)容很多.自看前言廣義EDA技術(shù)？6本課程作為專業(yè)技術(shù)基礎課，主要討論可編程邏輯器件基本原理、利用可編程邏輯器件進行電子系統(tǒng)設計的方法，掌握可編程邏輯器件的軟硬件開發(fā)工具以及可編程邏輯器件的應用等。通過本課程的學習，使學生對可編程邏輯器件及相關技術(shù)有較為深入的了解；掌握用PLD設計電子系統(tǒng)的設計方法。

課程任務7本課程安排:手機設置為振動或關機學時數(shù):32學時(理論教學24學時+實驗教學16學時)(自己至少上機8時)課程教學內(nèi)容:第一章:概述第二章:FPGA/CPLD結(jié)構(gòu)原理第三章:VHDL設計初步

第四章:Quartus應用向?qū)У谖逭?VHDL設計進階

第六章：宏功能模塊與IP應用第七章：有限狀態(tài)機設計（8，9，10，11實驗中學）教學目的:

了解一類器件,掌握一門語言,熟悉一種設計語言.課程安排看授課計劃,確定（課代表）8教材:

《EDA技術(shù)與VHDL設計》黃沛昱等編著西安電子科技大學出版社；EDA技術(shù)與VHDL設計實驗指導，黃沛昱等編著西安電子科技大學出版社；參考書：1.EDA技術(shù)及應用譚會生等著西安電子科技大學出版社TN702/54

2.EDA技術(shù)與數(shù)字系統(tǒng)設計北京航空航天大學出版社，包明，趙明富等編著TN702/1113.電子設計自動化技術(shù)基礎清華大學出版社馬建國，孟憲元主編TN702/102，4、VHDL入門與應用（主要看的書）人郵陳雪松

5、VHDL數(shù)字控制系統(tǒng)設計范例電子工業(yè)出版社林明權(quán)教材及參考資料9http://

電子科技大學竇衡視頻講座/可編程邏輯器件與EDA技術(shù)網(wǎng)站：/eda

EDA技術(shù)的相關網(wǎng)址10本課程學習方法小議本課程前期基礎課程是數(shù)字電路等課程

這方面掌握不夠理想的請自己重新復習和鞏固，參考數(shù)字電路與邏輯設計補學存儲器和可編程邏輯器件部分。本課程是一門實踐性、應用性很強的學科

努力學好課堂知識的同時，更要培養(yǎng)動手能力。硬件/軟件同樣重要，不可偏廢硬件是基礎，軟件是外表及思想。聽課、查閱資料、上網(wǎng)學習、作業(yè)、實驗環(huán)節(jié)都重要掌握科學的學習方法:多思考，多分析，多總結(jié)。大家看前言11回顧與補充自20世紀60年代以來，數(shù)字集成電路已經(jīng)歷了從SSI、MSI到LSI、VLSI的發(fā)展過程。20世紀70年代初以1K位存儲器為標志的大規(guī)模集成電路（LSI）問世以后，微電子技術(shù)得到迅猛發(fā)展，集成電路的集成規(guī)模幾乎以平均每1～2年翻一番的驚人速度迅速增長。12標準邏輯器件微處理器CPU與微控制器MCU（單片機）目前，有以下三種集成邏輯器件可供選用：包含：TTL74/54系列和CMOS4000/4500/74HC系列的器件。特點：中、小規(guī)模集成電路、速度快、型號系列齊全、廠家

眾多、價格便宜。不足：實現(xiàn)復雜的邏輯功能時，電路龐大、連線增多、可靠

性降低。特點：大規(guī)模、超大規(guī)模集成電路、其性能已不能單憑器件

本身的電路結(jié)構(gòu)評估，需要配備相應的軟件才能形成

一個整體。不足：在某些對工作速度有特別要求的場合，此類器件的弱

點就表現(xiàn)出來。13專用集成電路ASIC—ApplicationSpecificIntegreatedCircuit)ASIC是面向用戶實用目的而專門設計的一種集成電路，其宗旨在于優(yōu)化電路的性能，提高電路的集成度，增強電路芯片的接口能力，同時，其設計周期和開發(fā)成本又為用戶能接受。通常電路邏輯功能復雜。包括：1.標準單元2.宏單元3.門陣列4.可編程邏輯器件PLD14數(shù)字電路中由18片IC組成的數(shù)

字鐘15數(shù)字電路中由18片IC組成的數(shù)

字鐘16單片IC（單片機）電子鐘17單片IC（FPGA）電子鐘18三類器件的主要性能指標比較很好很好較差

開發(fā)工具支持較大較小較小

庫存風險較難不難容易

使用難易程度長較短短

制造時間一般較好差

樣品仿真能力較長不長短

開發(fā)時間較貴一般便宜

價格很好較好差

集成度一般較好很好

速度專用集成ASIC微控制器標準邏輯器件類型指標19FPGA測試工程師山東量子科學技術(shù)研究院有限公司公司規(guī)模：100-499人公司性質(zhì)：私營．民營企業(yè)公司行業(yè)：計算機軟件,通信(設備·運營·增值服務),電子·微電子職位性質(zhì)：全職發(fā)布日期：2011-9-27工作經(jīng)驗：1-2年學歷要求：本科以上招聘人數(shù)：2人語言能力：不限簡歷語言：中文工作地點：濟南市

工作職責：

1)負責我司數(shù)據(jù)通信產(chǎn)品的FPGA電路的設計、驗證和測試工作；

2)負責測試策劃及相關測試文檔編寫；

3)負責測試用例的編寫，執(zhí)行測試；

4)負責提交問題并跟蹤問題狀態(tài)；

5)測試范圍涉及軟硬結(jié)合項目。

任職資格：

1)電子工程、通信工程、自動化等相關專業(yè)；

2)良好的數(shù)字電路基礎，較強的電路設計、調(diào)試能力；

3)熟悉Verilog和VHDL語言；

4)熟悉Altera或XilinxFPGA的架構(gòu)/設計流程及開發(fā)工具；

5)掌握基本的驗證和調(diào)試的方法和技術(shù)；

6)良好的英文閱讀能力，溝通交流能力強，良好的團隊合作精神，工作積極主動。

7)一年以上FPGA驗證經(jīng)驗或開發(fā)經(jīng)驗。20FPGA測試工程師

中興通訊股份有限公司

職位職能:

硬件工程師

測試工程師職位描述:

主要職責：

1.從事大規(guī)模FPGA基線版本的測試實施（包括代碼走查，仿真驗證，板級測試等）；

2.進行測試方案、測試用例的編寫和評審；

3.從事FPGA測試工具研究；完成對FPGA驗證及測試方法的創(chuàng)新和改進；

4.部門安排的其它相關工作；

任職資格：

1.計算機/電子/通信/控制/計算數(shù)學相關專業(yè)；本科三年或碩士一年相關工作經(jīng)驗；

2.具有良好的硬件理論基礎，熟悉FPGA基本原理和設計流程，有一定的數(shù)字電路設計或測試的經(jīng)驗。

3.熟悉Xilinx或AlteraFPGA器件，熟悉Verilog語言，熟練使用Modelsim等仿真驗證工具。

4.有大型FPGA相關開發(fā)或測試經(jīng)驗優(yōu)先。

簡歷請投遞至：30103334@21年薪:人民幣80000-100000

FPGA、DSP工程師最新相關招聘在704所測控通信研發(fā)部工作，主要從事FPGA和DSP的設計工作:

*負責某項目GPS接收機的基帶部分，完成了擴頻信號捕獲跟蹤、數(shù)據(jù)信息解調(diào)的設計

*負責USB通用衛(wèi)星測控模擬器中遙測、遙控分系統(tǒng)，完成了ASK、FSK、BPSK解調(diào)，以及ＢPSK、QPSK、FM、PM調(diào)制的設計

*負責某項目擴頻應答機的基帶部分，完成了擴頻信號調(diào)制解調(diào)的設計

*負責一中高速軟件無線電（SoftwareRadio）平臺設計，在這一平臺上完成了通用擴頻系統(tǒng)、通用遙測遙控系統(tǒng)的設計。

個人技能:

熟悉擴頻原理，熟悉擴頻信號的調(diào)制解調(diào)

熟悉軟件無線電（SoftwareRadio）的原理

熟練掌握C語言和匯編語言，特別熟悉TI的C6000系列芯片和設計工具CCS

熟悉verilogHDL，熟悉Quartus、Modelsim等FPGA設計工具，熟悉ALTERA的FPGA、CPLD芯片第一章概述可編程邏輯器件原理及應用

23EDA技術(shù)概述

信息社會的發(fā)展離不開集成電路，現(xiàn)代電子產(chǎn)品在性能提高、復雜度增大的同時，價格卻一直呈下降趨勢，而且產(chǎn)品更新?lián)Q代的步伐也越來越快。當前集成電路正朝著速度快、容量大、體積小、功耗低的方向發(fā)展。241.1EDA技術(shù)及其發(fā)展

EDA技術(shù)的實現(xiàn)目標硬件描述語言VHDL綜合基于VHDL的自頂向下設計方法EDA技術(shù)的發(fā)展趨勢

EDA與傳統(tǒng)電子設計方法的比較第一章概述1.8ASIC及其設計流程

1.9常用EDA工具

§1.1EDA技術(shù)及其發(fā)展微電子技術(shù)的發(fā)展—體現(xiàn)在半導體工藝技術(shù)的發(fā)展（線寬可達90nm）。電子設計技術(shù)的發(fā)展—體現(xiàn)在EDA技術(shù)的發(fā)展。ElectronicDesignAutomation261.1.1EDA技術(shù)及其發(fā)展1.什么是EDA?ElectronicDesignAutomation—電子設計自動化2.EDA技術(shù)的發(fā)展過程EDA技術(shù)的發(fā)展的三個階段1)、早期電子CAD階段20世紀70年代，屬EDA技術(shù)發(fā)展初期。利用計算機、二維圖形編輯與分析的CAD工具，完成布圖布線等高度重復性的繁雜工作。典型設計軟件如Tango布線軟件。著名的摩爾定律:每18個月單片集成電路晶體管的數(shù)目就會翻一番!27EDA技術(shù)的發(fā)展的三個階段2)計算機輔助工程(CAE)階段80年代為計算機輔助工程(CAE)階段。與CAD相比，CAE除了有純粹的圖形繪制功能外，又增加了電路功能分析和結(jié)構(gòu)設計，并且通過電氣連接網(wǎng)絡表將兩者結(jié)合在一起，實現(xiàn)了工程設計這就是計算機輔助工程的概念。CAE的主要功能是：原理圖輸入、邏輯仿真、電路綜合、電路時延后仿真、自動布局布線及PCB后分析等。相應的EDA開發(fā)工具主要解決電路設計沒有完成之前的功能檢測等問題。80年代后期，EDA工具已經(jīng)可以進行初級的設計描述、綜合、優(yōu)化和設計結(jié)果驗證。

28

20世紀90年代，可編程邏輯器件迅速發(fā)展，出現(xiàn)功能強大的全線EDA工具。具有較強抽象描述能力的硬件描述語言(VHDL、VerilogHDL)及高性能綜合工具的使用，使過去單功能電子產(chǎn)品開發(fā)轉(zhuǎn)向系統(tǒng)級電子產(chǎn)品開發(fā)（即SOC_SystemOnaChip：單片系統(tǒng)、或片上系統(tǒng)集成）。

3、電子設計自動化(EDA)階段29EDA技術(shù)的發(fā)展的三個階段4)電子系統(tǒng)設計自動化(ESDA)階段九十年代為ESDA階段，盡管CAD/CAE技術(shù)取得了巨大的成功，但并沒有把人從繁重的設計工作中徹底解放出來。在整個設計過程中，自動化和智能化程度還不高，各種EDA軟件界面千差萬別，學習使用困難，并且互不兼容，直接影響到設計環(huán)節(jié)間的銜接?；谝陨喜蛔悖藗冮_始追求：貫徹整個設計過程的自動化，這就是ESDA即電子系統(tǒng)設計自動化。

30EDA技術(shù)發(fā)展階段1.1.1EDA技術(shù)及其發(fā)展歷程

CAD階段CAE階段

設計自動化階段

31EDA廣義定義包括半導體工藝設計自動化；可編程器件設計自動化；電子系統(tǒng)設計自動化；印刷電路板設計自動化；仿真與測試，故障診斷自動化；形式驗證自動化；統(tǒng)稱EDA工程32

以大規(guī)?？删幊踢壿嬈骷樵O計載體，以硬件描述語言為系統(tǒng)邏輯描述的主要表達方式，以計算機、大規(guī)?？删幊唐骷拈_發(fā)軟件及實驗開發(fā)系統(tǒng)為設計工具，自動完成用軟件方式描述的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合及優(yōu)化、布局布線、邏輯仿真，直至完成對于特定目標芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T多學科融合的新技術(shù)。

EDA技術(shù)的狹義定義多學科？33硬件實現(xiàn)方面---大規(guī)模集成電路制造技術(shù)；IC版圖設計技術(shù)，ASIC測試與封裝技術(shù)，F(xiàn)PGA和CPLD編程下載技術(shù)，自動測試技術(shù)等；計算機輔助工程方面---計算機輔助設計，計算機輔助制造，計算機輔助測試，計算機輔助工程，多種計算機語言的設計概念；現(xiàn)代電子學方面—電子線路設計理論，數(shù)字信號處理技術(shù)，嵌入式系統(tǒng)，計算機技術(shù)，數(shù)字系統(tǒng)建模和優(yōu)化技術(shù)與微波技術(shù)等；34

EDA技術(shù)的主要內(nèi)容實現(xiàn)載體：大規(guī)?？删幊踢壿嬈骷≒LD:ProgrammableLogicDevice）描述方式：硬件描述語言（HDL:HarddescripationLauguage)VHDL、VerlogHDL等設計工具：開發(fā)軟件、開發(fā)系統(tǒng)硬件驗證：實驗開發(fā)系統(tǒng)35FPGA：FieldProgrammableGatesArrayCPLD：ComplexProgrammableLogicDevice主流公司：Xilinx、Altera、LatticeFPGA/CPLD顯著優(yōu)點：開發(fā)周期短、投資風險小、產(chǎn)品上市速度快、市場適應能力強、硬件修改升級方便。一、大規(guī)模可編程邏輯器件36VHDL：IEEE標準，系統(tǒng)級抽象描述能力較強。Verilog:IEEE標準，門級開關電路描述能力較強。ABEL:系統(tǒng)級抽象描述能力差，適合于門級電路描述。二、硬件描述語言

（HDL__HardwareDescriptionLanguage）P6637EDA開發(fā)工具分為：集成化的開發(fā)系統(tǒng):特定功能的開發(fā)軟件：綜合軟件仿真軟件三、軟件開發(fā)工具38Altera公司：QuartusⅡ、MaxplusⅡ系列Xilinx公司：ISE、Foundation、Aillance系列Lattice公司：ispDesignEXPERT系列集成化的開發(fā)系統(tǒng)39綜合類：Synplicity公司的Synplify/SynplifyProSynopsys公司的FPGAexpress、FPGAcompilerⅡMentor公司的LeonardoSpectrum仿真類：ModelTech公司的ModelsimAldec公司的ActiveHDLCadence公司的NC-Verilog、NC-VHDL、NC-SIM特定功能的開發(fā)軟件40

四、實驗開發(fā)系統(tǒng)41BBU+RRU系統(tǒng)概述B328硬件系統(tǒng)結(jié)構(gòu)機柜單板內(nèi)部通信技術(shù)指標R04硬件系統(tǒng)結(jié)構(gòu)B328、R04配置與組網(wǎng)例如:移動通信42TBPA單板

TBPA單板主要由CPU、DSP、FPGA等組成，實現(xiàn)3載波8天線業(yè)務數(shù)據(jù)處理。上行方向，背板進來的IQ數(shù)據(jù)經(jīng)過FPGA分組交換成幀，其中數(shù)據(jù)部分按載波為單位交由DSP處理，DSP處理完的數(shù)據(jù)傳送給CPU，而信令部分通過LOCALBUS傳給CPU，CPU最后把整合之后的信息通過以太網(wǎng)送IIA板處理。下行方向，CPU通過以太網(wǎng)從IIA板得到信息，分離出的數(shù)據(jù)交給DSP處理。FPGA從DSP得到處理后的數(shù)據(jù)，從CPU口讀取配置和信令，進行載波交換，最后通過IQ輸出給背板。B328硬件系統(tǒng)結(jié)構(gòu)-單板4344二、EDA工具的發(fā)展趨勢

1、輸入工具發(fā)展趨勢是以硬件描述語言（HDL）為主。2、混合信號處理能力數(shù)/?；旌闲盘柕奶幚頂?shù)字信號的描述：VHDL、VerilogHDL模擬信號的描述：AHDL微波信號的描述：MHDL453、仿真工具仿真分為：功能仿真：又稱前仿真、系統(tǒng)級仿真或行為仿真，用于驗證系統(tǒng)的功能。時序仿真：又稱后仿真、電路級仿真，用于驗證系統(tǒng)的時序特性、系統(tǒng)性能。仿真是系統(tǒng)驗證的主要手段，是整個電子設計過程中花費時間最多的環(huán)節(jié)。4、綜合工具綜合：由高層次描述自動轉(zhuǎn)換為低層次描述的過程。是EDA技術(shù)的核心。46(1)用軟件的方式設計硬件;(2)用軟件方式設計的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關的開發(fā)軟件完成;(3)設計過程中可用有關的軟件進行仿真；(4)系統(tǒng)可現(xiàn)場編程,在線升級;(5)整個系統(tǒng)可集成在一個芯片上,體積小,功耗低,可靠性高.利用EDA技術(shù)進行電子系統(tǒng)的設計,具有以下幾個特點因此,EDA技術(shù)是現(xiàn)代電子技術(shù)的發(fā)展技術(shù).47EDA技術(shù)的最新發(fā)展（1）電子技術(shù)各個領域全方位融入EDA技術(shù)，傳統(tǒng)的電路系統(tǒng)設計建模理念發(fā)生了重大的變化。（2）IP核的在電子行業(yè)得到了廣泛應用。（3）在FPGA實現(xiàn)DSP應用成為可能，用純數(shù)字邏輯進行DSP模塊的設計，使得高速DSP實現(xiàn)成為現(xiàn)實，并有力推動軟件無線電的實用化和發(fā)展。基于FPGA的DSP計數(shù)，為告訴數(shù)字信號處理算法提供了實現(xiàn)途徑。（4）SOPC技術(shù)步入了大規(guī)模應用階段。（5）各種EDA工具的推出，使得電子系統(tǒng)設計和驗證趨于簡單。（6）EDA技術(shù)使得電子領域各學科的界限更加模糊，如模擬與數(shù)字，軟件與硬件，系統(tǒng)與器件，ASIC與FPGA,行為與結(jié)構(gòu)等，更加相互包容和滲透。48第一次作業(yè)網(wǎng)查相關EDA網(wǎng)站，技術(shù)論壇，安裝軟件交電子文檔：EDA技術(shù)的定義（廣義與俠義，）發(fā)展與應用—下周五下午3點之前，學習委員打包發(fā)給我3.http://

網(wǎng)站上瀏覽下下一次課：提問？§1.2EDA技術(shù)實現(xiàn)目標50

一般地說，利用EDA技術(shù)進行電子系統(tǒng)設計，歸納起來主要有以下4個應用領域：

印刷電路板（PCB）設計；

集成電路（IC或ASIC）設計；

可編程邏輯器件（FPGA/CPLD）設計；

混合電路設計。專用集成電路ASIC的設計與實現(xiàn)EDA技術(shù)實現(xiàn)目標EDA技術(shù)實現(xiàn)目標EDA技術(shù)ASIC設計FPGA/CPLD可編程ASIC設計門陣列（MPGA）、標準單元（CBIC）掩模ASIC設計混合ASIC設計半定制全定制ASIC設計的三種途徑ASIC-ApplicationSpecificIntegratedCircuits§1.3硬件描述語言VHDL53

硬件描述語言（HDL）就是可以描述硬件電路的功能、信號連接關系及定時（時序）關系的語言，也是一種用形式化方法來描述數(shù)字電路和設計數(shù)字系統(tǒng)的。硬件描述語言的發(fā)展至今已有二十多年的歷史，它是EDA技術(shù)的重要組成部分，也是EDA技術(shù)發(fā)展到高級階段的一個重要標志。常用的硬件描述語言有ABEL、AHDL、VHDL、VerilogHDL、System-Verilog和SystemC等等。而VHDL和VerilogHDL是當前最流行的并已成為IEEE的工業(yè)標準硬件描述語言，得到了眾多EDA公司的支持。

54VHDL、VerilogHDL、ABEL、AHDL、SystemVerilog、SystemC等HDLVHDL--VHSIC(VeryHigh

SpeedIntegrated

Circuit)HardwareDescriptionLanguage

VHDL語言具有很強的電路描述和建模能力，能從多個層次對數(shù)字系統(tǒng)進行建模和描述，從而大大簡化了硬件設計任務，提高了設計效率和可靠性。VHDL具有與具體硬件電路無關和與設計平臺無關的特性，并且具有良好的電路行為描述和系統(tǒng)描述的能力，并在語言易讀性和層次化結(jié)構(gòu)化設計方面，表現(xiàn)了強大的生命力和應用潛力。

55VHDLVHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。

VerilogHDLVerilogHDL是在C語言的基礎上發(fā)展而來的硬件描述語言，具有簡潔、高效、易用的特點。不同層次的描述方式比較：設計層次行為描述結(jié)構(gòu)描述系統(tǒng)級系統(tǒng)算法系統(tǒng)邏輯框圖RTL級數(shù)據(jù)流圖、真值表、狀態(tài)機寄存器、ALU、ROM等分模塊描述門級布爾方程、真值表邏輯門、觸發(fā)器、鎖存器構(gòu)成的邏輯圖版圖級幾何圖形圖形連接關系56EDA設計的描述層次：行為級描述寄存器傳輸級描述（RTL）門級描述版圖級描述設計前端設計后端輸入輸出clrupdnclkqd~qa1xx001計數(shù)器+100計數(shù)器-1LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYupdncount8ISPORT(clk,clr,updn:INSTD_LOGIC; q:OUTSTD_LOGIC_VECTOR(7DOWNTO0););ENDupdncount8;ARCHITECTURErtlOFupdncount8ISSIGNALcount_8:STD_LOGIC_VECTOR(7DOWNTO0);BEGINq<=count_8;PROCESS(clk,clr)BEGINIFclr=‘1’THENcount_8<=“00000000”;ELSIFclk’EVENTANDclk=‘1’

THENIFupdn=‘1’THEN count_8<=count_8+1; ELSE count_8<=count_8-1;ENDIF;ENDIF;ENDPROCESS;ENDrtl;8位二進制可逆計數(shù)器案例1：58LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYupdncount8ISPORT(clk,clr,updn:INSTD_LOGIC; q:OUTSTD_LOGIC_VECTOR(7DOWNTO0) );ENDupdncount8;ARCHITECTURErtlOFupdncount8ISSIGNALcount_8:STD_LOGIC_VECTOR(7DOWNTO0);

BEGINq<=count_8;PROCESS(clk,clr)BEGINIFclr='1'THENcount_8<="00000000";ELSIFclk'EVENTANDclk='1'THENIFupdn='1'THEN count_8<=count_8+1; ELSE count_8<=count_8-1;ENDIF;ENDIF;ENDPROCESS;ENDrtl;591.2基于HDL自頂向下設計方法60

一、傳統(tǒng)設計方法：自下而上（Bottom-up)的設計方法，是以固定功能元件為基礎，基于電路板的設計方法。固定功能元件電路板設計完整系統(tǒng)構(gòu)成系統(tǒng)調(diào)試、測試與性能分析系統(tǒng)功能需求引入：傳統(tǒng)設計方法和EDA方法的區(qū)別：輸入輸出61

1.設計依賴于設計師的經(jīng)驗。2.設計依賴于現(xiàn)有的通用元器件。3.設計后期的仿真不易實現(xiàn)和調(diào)試復雜。4.自下而上設計思想的局限。5.設計實現(xiàn)周期長，靈活性差，耗時耗力，效率低下。傳統(tǒng)設計方法的缺點：62

二、

EDA方法：自上而下（Top-Down)的設計方法。其方案驗證與設計、系統(tǒng)邏輯綜合、布局布線、性能仿真、器件編程等均由EDA工具一體化完成。設計思想不同：自上而下（Top-Down)的設計方法。

自上而下是指將數(shù)字系統(tǒng)的整體逐步分解為各個子系統(tǒng)和模塊，若子系統(tǒng)規(guī)模較大，則還需將子系統(tǒng)進一步分解為更小的子系統(tǒng)和?？欤瑢訉臃纸?，直至整個系統(tǒng)中各個子系統(tǒng)關系合理，并便于邏輯電路級的設計和實現(xiàn)為止。自上而下設計中可逐層描述，逐層仿真，保證滿足系統(tǒng)指標。63系統(tǒng)規(guī)格設計功能級描述功能級仿真邏輯綜合、優(yōu)化、布局布線定時仿真、定時檢查輸出門級網(wǎng)表ASIC芯片投片、PLD器件編程、測試ASIC:ApplicationSpecificIntegratedCircuits,PLD:ProgrammableLogicDevices6465三、傳統(tǒng)方法與EDA方法比較：

傳統(tǒng)方法1.從下至上2.通用的邏輯元、器件3.系統(tǒng)硬件設計的后期進行仿真和調(diào)試4.主要設計文件是電原理圖EDA方法1.自上至下2.可編程邏輯器件3.系統(tǒng)設計的早期進行仿真和修改4.多種設計文件，發(fā)展趨勢以HDL描述文件為主5.降低硬件電路設計難度EDA技術(shù)極大地降低硬件電路設計難度，提高設計效率，是電子系統(tǒng)設計方法的質(zhì)的飛躍。66描述方法不同：傳統(tǒng)設計方法采用電路圖為主；

EDA設計方法采用硬件描述語言HDL為主；設計手段不同：傳統(tǒng)設計方法以手工設計為主；

EDA設計方法為自動實現(xiàn)，其方案驗證與設計系統(tǒng)邏輯綜合、布局布線、性能仿真、器件編程等均由EDA工具一體化完成。67

以()為設計載體，以()為系統(tǒng)邏輯描述的主要表達方式，以()為設計工具，自動完成用軟件方式描述的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合及優(yōu)化、布局布線、邏輯仿真，直至完成對于特定目標芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T多學科融合的新技術(shù)。

A大規(guī)?？删幊踢壿嬈骷?B硬件描述語言;C計算機、大規(guī)模可編程器件的開發(fā)軟件及實驗開發(fā)系統(tǒng)EDA技術(shù)的狹義定義68

EDA技術(shù)的主要內(nèi)容實現(xiàn)載體：?描述方式：?設計工具：?硬件驗證：?1、設計說明書2、建立VHDL行為模型3、VHDL行為仿真4、VHDL-RTL級建模5、前端功能仿真6、邏輯綜合9、結(jié)構(gòu)綜合7、測試向量生成8、功能仿真10、門級時序仿真11、硬件測試12、設計完成§1.4基于HDL的自頂向下的設計流程

提出設計說明書，用自然語言表達系統(tǒng)的功能特點和技術(shù)參數(shù)。將設計說明書轉(zhuǎn)化為VHDL行為模型，以便對整個系統(tǒng)進行行為仿真和性能評估。對系統(tǒng)功能行為進行考察，以便于修改完善。將VHDL行為模型表達為可綜合的，VHDL的行為代碼。

根據(jù)目標硬件環(huán)境進行標準單元調(diào)用、布局、布線和滿足約束條件的結(jié)構(gòu)優(yōu)化配置。

將VHDL行為級描述轉(zhuǎn)化為結(jié)構(gòu)化的門級電路。與硬件無關的功能仿真。

生成針對ASIC設計的測試的文檔。

利用獲得的測試向量對ASIC的設計系統(tǒng)進行功能測試。

根據(jù)結(jié)構(gòu)綜合后生成的時序仿真文件，進行門級的時序仿真。以便在計算機上了解更接近目標器件的功能時序。

對最后完成的硬件系統(tǒng)進行檢查。70§1.5VHDL綜合71CPU指令/數(shù)據(jù)代碼：0100101000101100軟件程序編譯器COMPILERC、ASM...程序軟件語言設計目標流程硬件描述語言綜合器SYNTHESIZERVHDL/VERILOG.程序為ASIC設計提供的電路網(wǎng)表文件硬件語言設計目標流程編譯與綜合綜合：自動地將一種表示形式向另一種表示形式轉(zhuǎn)換。軟件控制硬件:單片機直接設計出硬件72VHDL綜合器VHDL程序約束網(wǎng)表工藝庫設計規(guī)則時間面積VHDL的綜合流程§1.6EDA技術(shù)優(yōu)勢EDA與傳統(tǒng)電子設計方法的比較1、可用HDL作為輸入。2、庫的引入。3、強大的系統(tǒng)建模與仿真功能。4、具有自主知識產(chǎn)權(quán)。5、開發(fā)技術(shù)的標準化、規(guī)?；癐P核的可利用性。6、適用于高效率大規(guī)模系統(tǒng)設計的自頂向下設計方案。7、全方位地利用計算機自動設計、仿真和測試。8、對設計者的硬件知識和經(jīng)驗要求低。9、與CPU為主的電路相比高速性能好。10、與CPU為主的電路相比，純硬件系統(tǒng)的高可靠性。FPGA與DSP芯片速度對比8位FIR濾波器階數(shù)FPGA處理速度（MSPS）達到相當速度所需DSP指令執(zhí)行速度（MIPS）8104832161011616241032472321053360下表，表明用FPGA實現(xiàn)的8階8位FIR濾波器的處理速度可達104MSPS，而用DSP芯片實現(xiàn)的濾波器要達到相當速度，則需要指令執(zhí)行速度為832MIPS的DSP芯片。遺憾的是目前還沒有指令執(zhí)行速度在100MIPS以上的DSP芯片，除非有十多個DSP芯片一起工作。mspsMSPS--MillionSamplesperSecond轉(zhuǎn)換速率（ConversionRate）是指完成一次從模擬轉(zhuǎn)換到數(shù)字的AD轉(zhuǎn)換所需的時間的倒數(shù)。Msps，表示每秒采樣千/百萬次（kilo/MillionSamplesperSecond）。1msps=1000ksps實現(xiàn)數(shù)字濾波器相對成本對比使用器件相對成本133-MHz的專用集成CPU3.050-MHz的DSP芯片2.0EPF8820A-21.0多途徑實現(xiàn)FIR濾波器綜合性能比較相對性能1.7EDA設計流程及其工具原理圖/VHDL文本編輯綜合FPGA/CPLD適配FPGA/CPLD編程下載FPGA/CPLD器件和電路系統(tǒng)時序與功能門級仿真1、功能仿真2、時序仿真邏輯綜合器結(jié)構(gòu)綜合器1、ISP方式下載2、JTAG方式下載3、針對SRAM結(jié)構(gòu)的配置4、OTP器件編程

功能仿真§1.7FPGA/CPLD設計流程根據(jù)給定的硬件結(jié)構(gòu)組件和約束控制條件，進行編譯、優(yōu)化、轉(zhuǎn)換和綜合，最終獲得門級甚至更低層的電路描述網(wǎng)表文件。將網(wǎng)表文件配置于指定的目標器件中，從而產(chǎn)生最終的下載文件。

FPGA-

FieldProgrammableGateArray

CPLD-

ComplexProgrammableLogicDevice

80EDA工程設計流程811.7面向FPGA的EDA開發(fā)流程1.5.1設計輸入1.圖形輸入狀態(tài)圖輸入

波形圖輸入

原理圖輸入

2.硬件描述語言文本輸入

將使用了某種硬件描述語言(HDL)的電路設計文本，如VHDL或Verilog的源程序，進行編輯輸入。821.7面向FPGA的EDA開發(fā)流程1.7.2綜合將用行為和功能層次表達的電子系統(tǒng)轉(zhuǎn)換為低層次的便于具體實現(xiàn)的模塊組合裝配而成的過程。自然語言綜合

自然語言表述VHDL語言算法表述行為綜合算法表述寄存器傳輸級表述邏輯綜合RTL級表述邏輯門(觸發(fā)器)表述結(jié)構(gòu)綜合

FPGA的配置網(wǎng)表文件

版圖綜合邏輯門表述版圖表述(ASIC設計)831.7面向FPGA的EDA開發(fā)流程1.7.3適配（布線布局）

適配器也稱結(jié)構(gòu)綜合器，它的功能是將由綜合器產(chǎn)生的網(wǎng)表文件配置于指定的目標器件中，使之產(chǎn)生最終的下載文件，如JEDEC、Jam格式的文件。適配所選定的目標器件必須屬于原綜合器指定的目標器件系列。

1.7.4仿真在編程下載前必須利用EDA工具對適配生成的結(jié)果進行模擬測試仿真時序仿真功能仿真

ASIC分類模擬ASIC設計EDA技術(shù)數(shù)字ASIC設計的兩種實現(xiàn)方法：混合ASIC設計標準單元設計門陣列設計FPGA/CPLD設計半定制集成電路設計全定制集成電路設計FULL-CUSTOMIC§1.8

ASIC及設計流程是一種晶體管級的手工設計版圖的方法。需要人工參與大量工作，設計周期長。器件面積利用率高，性能好，功耗低，有利于降低成本，提高速度。是一種約束性設計方式，約束的目的是簡化設計，縮短周期，降低成本，提高正確率。分門陣列法，標準單元法與可編程邏輯器件法。ASIC分類可編程邏輯器件法可編程邏輯器件法是由用戶自己定制的數(shù)字電路系統(tǒng)?？删幊踢壿嬈骷且环N半定制的邏輯芯片。片內(nèi)硬件資源和連線資源是由廠家預先定制好的，用戶可以方便地通過編程下載獲得重新配置。ASIC設計流程系統(tǒng)規(guī)范說明系統(tǒng)劃分邏輯設計與綜合版圖驗證版圖設計綜合后仿真參數(shù)提取與后仿真制版、流片芯片測試87第3節(jié)課前5分鐘找同學回答問題：上一節(jié)課內(nèi)容和自我復習和學習的內(nèi)容問題1：EDA技術(shù)的發(fā)展的三個階段?問題2：VHDL具有與具體（）無關和與（）無關的特性.問題3：自上而下的方法是怎樣的？問題4：傳統(tǒng)方法與EDA方法有哪些不同？1、ALTERA：MAX+PLUSII、QUARTUSII2、LATTICE：ispEXPERTSYSTEM、ispSynarioispDesignExpertSYSTEMispCOMPILER、PAC-DESIGNER3、XILINX：FOUNDATION、ISE4、FPGACompiler、FPGAExpress、Synplify、LeonardoSpectrum...

EDA公司：

CADENCE、EXEMPLAR、MENTORGRAPHICS、OrCAD、SYNOPSYS、SYNPLICITY、VIEWLOGIC、...§1.9EDA工具軟件891.10QuartusII

圖1-9QuartusII設計流程

頂層設計編譯器可以直接讀取某些頂層設計EDIF網(wǎng)表文件VHDL網(wǎng)表文件Xilinx網(wǎng)表文件使用圖形編輯器將OrCAD編輯的原理圖保存為.gdf文件子設計(下層模塊)EDIF格式、VHDL文件、OrCAD原理圖和Xilinx文件創(chuàng)建符號或者嵌入文件在圖形編輯器里嵌入符號或者在文本編輯器里嵌入文件其他的知識產(chǎn)權(quán)文件JEDEC文件、ABEL文件和PALASM文件轉(zhuǎn)換工具在Altera公司的ftp服務器上支持層次化設計§1.11IP-IntellectualProperty半導體產(chǎn)業(yè)的IP，是指用于ASIC中的預先設計好的電路功能模塊。IP分為：軟IP、固IP、硬IP軟IP：是用HDL描述的功能模塊。固IP：是完成了綜合的，以網(wǎng)表文件形式提交使用的功能模塊。硬IP：是提供設計的最終階段的產(chǎn)品-掩膜。即將一些功能出廠時固化在芯片中。-----------IP應用ICFoundry，…Fabless精心設計與驗證的IP嵌入用戶系統(tǒng)，完成自己的設計。提高效率、減少設計風險。工藝流片擴大營業(yè)8051、ARM7、PowerPC、320C30、MPEGII、….Core