2023學(xué)年完整公開課版中職RS觸發(fā)器cdf

回顧：組合邏輯電路與時序邏輯電路的區(qū)別組合邏輯電路一、定義

組合邏輯電路:若邏輯電路在任何時刻產(chǎn)生的穩(wěn)定輸出值僅僅取決于該時刻各輸入值的組合，而與過去的輸入值無關(guān)，則稱為組合邏輯電路。二、結(jié)構(gòu)

組合邏輯電路X1X2XnF1F2Fm輸入信號輸出信號三、特點1、由邏輯門電路組成，不包含任何記憶元件；2、信號是單向傳輸?shù)?，不存在反饋回路。時序邏輯電路一、定義

時序邏輯電路:若邏輯電路在任何時刻產(chǎn)生的穩(wěn)定輸出信號不僅與電路該時刻的輸入信號有關(guān)，還與電路過去的輸入信號有關(guān)，則稱為時序邏輯電路。二、結(jié)構(gòu)三、特點1、電路由組合電路和存儲電路組成，具

有對過去輸入進(jìn)行記憶的功能；2、電路中包含反饋回路，通過反饋使電

路功能與“時序”相關(guān)；3、電路的輸出由電路當(dāng)時的輸入狀態(tài)和

過去的輸入共同決定。RSQQ信號輸出端：Q=0、Q=1的狀態(tài)稱0狀態(tài)，的狀態(tài)稱1狀態(tài)。兩個輸入端&a&b反饋兩個輸出端反饋基本RS觸發(fā)器注意：正是由于引入反饋，才使電路具有記憶功能!

電路結(jié)構(gòu):由門電路組成的，它與組合邏輯電路的根本區(qū)別在于，電路中有反饋線，即門電路的輸入、輸出端交叉耦合。輸入RD=0,SD=1時若原狀態(tài)：11001010輸出仍保持：&a&b若原狀態(tài)：01111010輸出變?yōu)椋褐谩?”！&a&b結(jié)論:無論原狀態(tài)如何,只要R=0,S=1,輸出均為工作原理輸入RD=1,SD=0時若原狀態(tài)：10101001輸出變?yōu)椋?a&b若原狀態(tài)：00110101輸出保持：&a&b置“1”！結(jié)論:無論原狀態(tài)如何,只要R=0,S=1,輸出均為輸入RD=1,SD=1時若原狀態(tài)：10111001輸出保持原狀態(tài)：若原狀態(tài)：01110110輸出保持原狀態(tài)：&a&b&a&b保持！輸入RD=0,SD=0時0011輸出：全是1注意：當(dāng)RD、SD同時由0變?yōu)?時，翻轉(zhuǎn)快的門輸出變?yōu)?，另一個不得翻轉(zhuǎn)。因此，該狀態(tài)為不定狀態(tài)。&a&b基本SR觸發(fā)器的功能表RDSDQ11011000保持原狀態(tài)0110不定狀態(tài)復(fù)位端置位端邏輯符號SRQ波形圖反映觸發(fā)器輸入信號取值和狀態(tài)之間對應(yīng)關(guān)系的圖形稱為波形圖RSQ

Q置1置0置1置1置1保持不允許基本RS觸發(fā)器的特點（1）觸發(fā)器的次態(tài)不僅與輸入信號狀態(tài)有關(guān)，而且與觸發(fā)器的現(xiàn)態(tài)有關(guān)。（2）電路具有兩個穩(wěn)定狀態(tài)，在無外來觸發(fā)信號作用時，電路將保持原狀態(tài)不變。（3）在外加觸發(fā)信號有效時，電路可以觸發(fā)翻轉(zhuǎn)，實現(xiàn)置0或置1。（4）在穩(wěn)定狀態(tài)下兩個輸出端的狀態(tài)和必須是互補關(guān)系，即有約束條件。在數(shù)字電路中，凡根據(jù)輸入信號R、S情況的不同，具有置0、置1和保持功能的電路，都稱為RS觸發(fā)器?；綬S觸發(fā)器的特點。小結(jié)本節(jié)課我們主要學(xué)習(xí)了以下內(nèi)容：基本RS觸發(fā)器的組成；基本RS觸發(fā)器的工作原理；基本RS觸發(fā)器的功能；基本RS觸發(fā)器的波形圖畫法；思考1、基本RS觸發(fā)器的約