計算機組成原理清華

清華大學出版社計算機組成原理黃穎等主編

計算機組成原理第三章數(shù)字電路和邏輯電路基礎邏輯布爾代數(shù)布爾代數(shù)如何表示？如何運算？A基本的布爾操作布爾操作ANDORNOT

當A=1,B=0,D=0,C=0,E=1,F=?電路模塊ABCx3.1布爾代數(shù)定理證明（自學）

P4.Propiedaddistributiva:x(y+z)=xy+xz

T3.x+1=1

P5.x.1=x

P5.Identidades:x.1=x

P4.Propiedaddistributiva:x+y.z=(x+y)(x+z)

P5.Identidades:x+1=x

P4.Propiedaddistributiva:x+y.z=(x+y)(x+z)

3.2邏輯函數(shù)的化簡3.2.1代數(shù)化簡法[例1]化簡真值表，布爾表達式，邏輯表達式

轉換關系表達式真值表數(shù)字電路設計過程f=p’hc’+ph’c’+phc’p’hc’ph’c’phc’表達式真值表f=p’hc’+ph’c’+phc’f=phc’+p’hc’+ph’c’ f=hc’(p+p’)+ph’c’ f=hc’(1)+ph’c’

f=hc’+ph’c’

等價關系3.2.2卡諾圖化簡法最小項與最大項0011140513021716ABC0001101101卡諾圖化簡0011140513021716ABC00011011010113100217051614CAB0001101101AB’C’AB’CA’B’C’ABC’[例2]化簡3.3組合邏輯電路3.3.1加法器3.3.2譯碼器3:8譯碼器BCD譯碼器譯碼器的應用編碼器和譯碼器編碼器譯碼器

CodificadorO0O1O2

ON-1A0A1A2

AM-1anyO0O1O2

OM-1A0A1A2

AN-1decodificadorM>NN>M3.3.3算術邏輯單元輸入輸出hS2hS1hS0CinF0000A0001A+10010A+B0011A+B+10100A-B-10101A-B0110A-10111A100XA+B101XA

?

B110XA·B111XA’3.3.4數(shù)據(jù)選擇器（多路復用器）復用器和去復用器Multiplexor…Muxn:1Sellog2(n)in0in1in2in3in4in5in6in7in8innOut…Demuxn:1Sellog2(n)out0out1out2out3out4out5out6out7out8outnInDemultiplexor3.4時序邏輯電路組合邏輯電路的輸出僅與門電路有關，與電路的原狀態(tài)沒有關系，也就是網(wǎng)絡中沒有記憶特性。時序邏輯電路的特點是任意時刻的輸出不僅取決于該時刻的輸入，而且和電路的原狀態(tài)有關。時序邏輯電路邏輯功能上的特點決定了時序邏輯電路在結構上的特點是：（1）電路上包含存儲元件，通常由觸發(fā)器構成；（2）存儲元件的輸出和電路的輸入之間存在反饋連接。問題：設計電路滿足下列要求。如何分析？3.4.1觸發(fā)器3.4.2寄存器和移位寄存器1、數(shù)碼寄存器2、移位寄存器3.4.3計數(shù)器3.5陣列邏輯電路ROM只能讀取數(shù)據(jù)，而不能寫入信息。ROM的特點就是具有非易失性，即在一定條件下將二值數(shù)據(jù)寫入ROM后，這些數(shù)據(jù)不會因為芯片掉電而損失，所以在計算機的BIOS中就使用ROM來存儲相關函數(shù)。只讀存儲器按照編程方式可以劃分為掩模式ROM，PROM，EPROM，E2PROM和FlashMemory等。RAM可以根據(jù)需要隨時向存儲器里寫入數(shù)據(jù)或者從中讀取數(shù)據(jù)，根據(jù)所采用的存儲單元工作原理的不同，可以將隨機存儲器分為靜態(tài)隨機存儲器（SRAM）和動態(tài)隨機存儲器（DRAM）。3.5.1只讀存儲器ROM1、掩模式ROM掩模式ROM所存儲的數(shù)據(jù)是在ROM芯片制造過程中固化到芯片內部的，芯片出廠后是無法更改的。這種芯片具有結構簡單，價格低廉和可靠性高等特點，適合批量生產(chǎn)。生產(chǎn)廠家可以根據(jù)用戶要求生產(chǎn)專用的掩模式ROM。掩模式ROM一般包括地址譯碼矩陣，存儲單元矩陣和輸出緩沖區(qū)3個組成部分。2、可編程只讀存儲器（PROM）3、可擦除可編程只讀存儲器（EPROM）可擦除可編程ROM可以分為兩種，一種為EPROM，一種為E2PROM。4、快閃存儲器（FlashMemory）Flashmemory是近年來應用廣泛的一種新型存儲器，可歸屬于E2PROM。其特點是在不加電的情況下能長期保持存儲的信息。它既有ROM的特點，又有高速的存取性能，擦除改寫比較方便，功耗也比較低。一些新型的主板上也使用Flashmemory技術，使BIOS升級變得更為方便。目前主要有基于NOR技術和NAND技術的FlashMemory。3.5.2隨機存取儲存器（RAM）RAM可以分為SRAM和DRAM。SRAM內部使用的是類似D觸發(fā)器的電路，只要不對它斷電，存放在里面的數(shù)據(jù)就可以長久保存，而且它的速度很快，所以SRAM廣泛應用于Cache中。而DRAM則使用由晶體管和小電容組成的存儲單元構成的陣列來存放數(shù)據(jù)，通過電容的充電和放電來存放0和1。由于電容的放電現(xiàn)象，需要外部電路不斷的進行刷新。3.5.3可編程邏輯器件（PLD）FPGA主要有四個組成部分：（1）可配置邏輯塊（ConfigurableLogicBlock，CLB）（2）可編程輸入輸出塊（Input/OutputBlock，IOB）（3）可編程內部連線（ProgrammableInterconnect，PI）（4）重構邏輯的程序存儲器。3.6VHDL硬件描述語言3.6.1VHDL語法一個VHDL程序可由實體（Entity），結構體（Architecture），程序包（Package），庫（library）和配置（Configuration）5個部分組成。例1：二選一電路的VHDL描述LIBRARYIEEE；USEIEEE.STD_LOGIC_1164.ALL；--ENTITYDECLARATIONENTITYmux21ISPORT(d0，d1，sel：INSTD_LOGIC；q：OUTSTD_LOGIC)；ENDmux21；--ARCHITECTUREBODYARCHITECTUREbehavOFmux21ISSIGNALtmp：STD_LOGIC；

BEGIN PROCESS(d0，d1，sel) BEGINtmp<=(d0ANDsel)OR(d1AND(NOTsel))； q<=tmp； ENDPROCESS；ENDbehav；圖3.29二選一器件的邏輯電路圖（對應上述VHDL代碼）實體ENTITY實體名IS

【類屬參數(shù)說明】；

【端口說明】；END實體名；結構體ARCHITECTURE結構體名OF實體名IS[定義語句]內部信號，常數(shù)，數(shù)據(jù)類型，函數(shù)等的定義；BEGIN [并行處理語句]；END結構體名；子結構(1)BLOCK語句結構(2)PROCESS語句結構(3)SUBPROGRAMS結構庫和包集合庫（Library）是經(jīng)編譯后的數(shù)據(jù)的集合，存放包集合定義、實體定義以及結構體定義。在VHDL語言中，庫的說明總是放在設計單元的最前面：Library＜庫名＞Use＜庫名＞．＜包名＞．a(chǎn)11；Package＜包名＞IS

［外部子程序說明］

［外部常量說明］

［外部元件模板］

［外部類型說明］

［屬性說明］

［屬性指定］

end［＜包名＞］

Packagebody

＜包名＞IS

［外部子程序體］［內部子程序說明］［內部子程序體］［內部常量說明］［內部類型說明］end［＜包名＞］數(shù)據(jù)類型、運算操作符類別含義說明場合信號全局量ARCHITECTURE、PACKAGE、ENTITY變量局部量PROCESS、FUNCTION、PROCEDURE常量全局量以上兩種場合均可數(shù)據(jù)類型含義整數(shù)整數(shù)32位實數(shù)浮點數(shù)位邏輯“0”或“1”位矢量一組位數(shù)據(jù)布爾量邏輯“假”和“真”字符ASCII字符時間時間單位fs