數(shù)字邏輯 第一章 作業(yè)答案

數(shù)字邏輯基礎(chǔ)作業(yè)及參考答案（.9.25）P431-11已知邏輯函數(shù)，試用真值表、卡諾圖和邏輯圖表示該函數(shù)。解：（1）真值表表示以下：輸入輸出ABCF00000011010101111001101111011110ABCABC000111100010111111 由卡諾圖可得＝（3）邏輯圖表示以下：1-12用與非門和或非門實現(xiàn)以下函數(shù)，并畫出邏輯圖。解：（1）（2）題1-12(1)題1-12(2)1-14利用公式法化簡以下函數(shù)為最簡與或式。解：（2）解（3）解（5）P441-15利用卡諾圖化簡以下函數(shù)為最簡與或式。解：（3）方法1：ABCDABCD00011110001101011110110111101111卡諾圖ABCD方法2：ABCD00011110000010010001111000100000卡諾圖解（5） ABABCD00011110001001010101111011101001 1-16（1）解：畫出函數(shù)F卡諾圖以下： ABABCD0001111000×××10110011101×11001×0 經(jīng)化簡可得1-16（3）解：畫出函數(shù)F卡諾圖以下：ABABCD00011110001×××010000110111100×××經(jīng)化簡可得1-18（1）解：畫出函數(shù)Y、Z卡諾圖以下：ABCABC000111100001由卡諾圖可知：0由卡諾圖可知：10111Y卡諾圖AABC000111100110111000 Z卡諾圖 1-18（2） 解：ABABCD00011110000010010010111111100010由卡諾圖可知：Y卡諾圖由卡諾圖可知： ABABCD00011110000010010010111111100010 Z卡諾圖1-19已知A、B、C、D是一個十進(jìn)制數(shù)X8421BCD碼，當(dāng)X為奇數(shù)時，輸出Y為1，不然Y為0。請列出該命題真值表，并寫出輸出邏輯函數(shù)表示式。（1）不考慮無關(guān)項情況下，輸出邏輯函數(shù)表示式為：（2）考慮無關(guān)項情況下，輸出邏輯函數(shù)表示式為：（1）不考慮無關(guān)項情況下，輸出邏輯函數(shù)表示式為：（2）考慮無關(guān)項情況下，輸出邏輯函數(shù)表示式為：＝D函數(shù)卡諾圖以下：0001111000011010011011××××1001××輸入輸出ABCDF000000001100100001110100001011011000111110000100111010×1011×1100×1101×1110×1111×1-20已知以下邏輯函數(shù)，試用卡諾圖分別求出Y1+Y2和Y1·Y2，并寫出邏輯函數(shù)表示式。（1）解：分別畫出Y1、Y2卡諾圖以下：ABCABC000111100100111000Y1卡諾圖ABCABC000111100110010110Y2卡諾圖 將Y1、Y2卡諾圖中對應(yīng)最小項相或，得到Y(jié)1+Y2卡諾圖以下：ABCABC000111100110111110Y1+Y2卡諾圖由此可得。 將Y1、Y2卡諾圖中對應(yīng)最小項相與，得到Y(jié)1·Y2卡諾圖以下：ABCABC000111100100010000Y1·Y2卡諾圖由此可得到（2）解：分別畫出Y1、Y2卡諾圖以下： ABABCD00011110001000011110110110100000Y1卡諾圖ABABCD00011110000000010110110110101001Y2卡諾圖 將Y1、Y2卡諾圖中對應(yīng)最小項相或，得到Y(jié)1+Y2卡諾圖以下：ABABCD00011110001000011110110110101001Y1+Y2卡諾圖由此可得到將Y1、Y2卡諾圖中對應(yīng)最小項相與，得到Y(jié)1·Y2卡諾圖以下：ABABCD00011110000000010110110110100000Y1·Y2卡諾圖由此可得到邏輯門電路作業(yè)及參考答案2-5圖2-74所表示邏輯門均為CMOS門電路，二極管均為硅管。試分析各電路邏輯功效，寫出輸出F1~F4邏輯表示式。（a）（b）（C）（D）解：（a）（b）（c）（d）P93：2-6上題中使用擴展功效方法能否用于TTL門電路？試說明理由。答：（a）不能夠。假如VDD改為5V即可。（b）不能夠。100kΩ大于開門電阻RON，所以當(dāng)CDE均為低電平時，或非門最下方輸入端依然為高電平。 （c）能夠，F(xiàn)3輸出高電平電壓為3.6V-0.7V=2.9V。 （d）不能夠。假如VDD改為5V即可。2-8依照圖2-76（a）所表示TTL與非門電壓傳輸特征、輸入特征、輸出特征和輸入端敷在特征，求出圖2-76（b）中輸出電壓v01～v07大小。解：P94：2-10用OC與非門實現(xiàn)電路如圖2-78所表示，分析邏輯功效，寫出邏輯表示式。圖2-78解：P95：2-13已知門電路及其輸入A、B波形如圖2-81所表示，試分別寫出輸出F1~F5邏輯函數(shù)表示式，并畫出它們波形圖。解：分別列出F1~F5函數(shù)表示式以下：然后畫出F1~F5波形圖以下：AABFF1FF2F3F3F4F4F5F52-16由TTL門和CMOS門組成電路如圖2-84所表示，試分別寫出邏輯表示式或邏輯值。解：P96：2-17已知發(fā)光二極管導(dǎo)通時電壓降約為2.0V，正常發(fā)光時需要約5mA電流。當(dāng)發(fā)光二極管如圖2-85那樣連接時，試確定上拉電阻R電阻值。解：（忽略門電路輸出低電平VOL）邏輯門電路作業(yè)及參考答案（.10.15、16）P151：3-3試說明圖3-36所表示兩個邏輯電路圖邏輯功效相同嗎？（a）（b）解：（a） （b） 依照（a）（b）兩式表明兩個邏輯電路圖邏輯功效相同P151：3-4試分析圖3-64所表示電路邏輯功效。圖中G1、G0為控制端。A、B為輸入端。要求寫出G1、G0四種取值下F表示式。解：解：當(dāng)G1＝0、G0＝0時：當(dāng)G1＝0、G0＝1時：當(dāng)G1＝1、G0＝0時：當(dāng)G1＝1、G0＝1時：3-8使用與非門設(shè)計一個數(shù)據(jù)選擇電路。S1、S0選擇端，A、B為數(shù)據(jù)輸入端。數(shù)據(jù)選擇電路功效見表3-29。數(shù)據(jù)選擇電路能夠反變量輸入。表3-29功效表S1S0F00F1=AB01F2=A+B10F3=11F4=解：(1)依照題意列出真值表以下S1S0ABF1F2F3F4S1S0ABF1F2F3F400000000100000100001000010010000001000001010001000111000101100000100000011000000010101001101000101100100111000010111010011110000(2)依照真值表列出F邏輯表示式： (3)依照邏輯表示式畫出邏輯電路以下列圖所表示：P153:3-11現(xiàn)有四臺設(shè)備，每臺設(shè)備用電均為10kW。若這四臺設(shè)備用F1、F2兩臺發(fā)電機供電，其中F1功率為10kW，F(xiàn)2功率為20kW。而四臺設(shè)備工作情況是：四臺設(shè)備不可能同時工作，但最少有一臺工作。設(shè)計一個供電控制電路，已達(dá)成節(jié)電之目標(biāo)。解：四臺設(shè)備分別用A、B、C、D表示，設(shè)備工作表示為“1”，不然表示為“0”；兩臺兩臺發(fā)電機用F1、F2表示，工作表示為“1”，不然表示為“0”。(1)依照題意列出真值表以下ABCDF1F2ABCDF1F20000××1000100001101001010010101010010011011011110100101100010101011101110110011110110111111111××0001111000×0100001111000×0100101111111×11001112卡諾圖0001111000×1010110101101×11010101卡諾圖ABCDABCD（3）由卡諾圖得：(4)依照邏輯表示式設(shè)計邏輯電路圖以下。方法1：用與或門實現(xiàn)以下：方法1：用與或門實現(xiàn)方法2：用譯碼器和與非門實現(xiàn)P153：3-12試用低電平有效74LS138譯碼器和邏輯門設(shè)計一組合邏輯電路。該電路輸入X和輸出F均為3位二進(jìn)制數(shù)。二者之間關(guān)系以下：2≤X≤5時F=X+2X＜2時F=1X＞5時F=0解：（1）依照上述兩數(shù)關(guān)系可得真值表以下：X2X1X0F2F1F0000001001001010100011101100110101111110000111000（2）由真值表得到邏輯函數(shù)表示式： （3）依照邏輯表示式設(shè)計邏輯電路圖以下：P154:3-24試用8選1數(shù)據(jù)選擇器CD4512和必要門電路設(shè)計一個4位二進(jìn)制碼偶校驗校驗碼產(chǎn)生電路。解：（1）4位二進(jìn)制碼偶校驗校驗碼產(chǎn)生電路真值表以下：ABCDFABCDF00000100010001110010001011010000110101110100111000010101101101100111010111111110（2）其邏輯函數(shù)表示式：（3）將變量A、B、C分別與CD4512S2、S1、S0連接，作為校驗碼產(chǎn)生電路輸入變量高3位，最低位變量D依照函數(shù)表示式使用CD45128個輸入端I0～I(xiàn)7，并用一個非門取得D反變量，取得邏輯電路圖以下。P165：3-26用與非門設(shè)計一個多功效運算電路。功效如表3-31所表示。SSSF0001001A+B010011100101AB1101110解：（1）列出F各函數(shù)與或表示式以下表：A+BA+BABAB （2）列真值表S2S1S0ABF000XX1001000011101111010001011101110011000011101110100001010100111101000010100111110001010100110111XX0（3）列邏輯表示式（4）用與非門設(shè)計邏輯電路圖以下：用8選1數(shù)據(jù)選擇器和門電路設(shè)計邏輯電路圖以下P155：3-27試分析圖3-69電路中當(dāng)A、B、C、D單獨一個改變狀態(tài)時是否存在競爭-冒險現(xiàn)象，那么發(fā)生在其它變量為何值情況？解：依照圖3-69電路可知Y邏輯表示式為：當(dāng)所以，上述8種情況都有可能產(chǎn)生競爭-冒險現(xiàn)象。附加題：應(yīng)增加哪些冗余項才能消除競爭冒險現(xiàn)象？ 將圖3-69電路邏輯關(guān)系用卡諾圖表示，從卡諾圖中也可看出4個卡諾圈共有8處相切地方以下列圖（a）所表示。為了消除競爭冒險現(xiàn)象，可增加圖（b）中3個藍(lán)色卡諾圈，其邏輯表示式改為000111100000011110000011011111111101100111(b)加上冗余項后Y卡諾圖00011110000011011111111101100111（a）Y卡諾圖ABCDABABCD修改后邏輯電路圖以下：第四章4-5圖4-105所表示是用CMOS邊緣觸發(fā)器和或非門組成脈沖分頻器。試畫出在一系列CP脈沖作用下Q1、Q2和F輸出電壓波形。設(shè)觸發(fā)器初始狀態(tài)皆為0。2同時電路（b）異步電路圖4-105習(xí)題4-5圖解：(a)(b)CP1Q1CP1Q1F2Q2CP2CP1Q1CP1Q1F1Q24-7試分析圖4-106所表示時序邏輯電路邏輯功效，寫出電路驅(qū)動方程，狀態(tài)方程和輸出方程，畫出電路狀態(tài)轉(zhuǎn)換圖，說明電路能否自開啟。圖4-106解：（1）電路驅(qū)動方程：（2）電路狀態(tài)方程：（3）電路輸出方程：（4）列出狀態(tài)轉(zhuǎn)換真值表輸入現(xiàn)態(tài)驅(qū)動次態(tài)輸出XQ2Q1D2D1Q2n+1Q1n+1F0000000000100000010000000110000010001010101111101101010111110100（5）畫出狀態(tài)轉(zhuǎn)換圖00000111101/11/01/00/0（6）由狀態(tài)轉(zhuǎn)換圖可知，該電路可實現(xiàn)自開啟功效。P2234-10已知時序電路4-109所表示。試分析該電路在C=1和C=0時電路邏輯功效。解：（1）由圖5-27列出驅(qū)動方程和狀態(tài)方程C=1時，實現(xiàn)加法計數(shù)：C=0時，實現(xiàn)減法計數(shù)：（2）依照狀態(tài)列狀態(tài)轉(zhuǎn)換表以下CC1111111100000101001110010111011100101001110010111011100000000000000001010011100101110111111110101100011010001000（3）分析邏輯功效由狀態(tài)轉(zhuǎn)換表可知，該電路為同時二進(jìn)制可逆計數(shù)器。C＝1時，實現(xiàn)加法計數(shù)器；C=0時，實現(xiàn)減法計數(shù)器。依照上述公式計算得加法計數(shù)狀態(tài)（C＝1）和減法計算狀態(tài)（C＝0）轉(zhuǎn)換表，如表2所表示。P2244-13用D觸發(fā)器和門電路設(shè)計1個同時十一進(jìn)制加法計數(shù)器，并檢驗設(shè)計電路能否自開啟。解：（1）依照同時11進(jìn)制計數(shù)器需選4個D觸發(fā)器，其狀態(tài)轉(zhuǎn)換圖如圖4所表示：圖4（2）依照狀態(tài)轉(zhuǎn)換圖列出次態(tài)卡諾圖：00011110000001/00010/00100/00011/0010101/00110/01000/00111/011xxxx/0xxxx/0xxxx/0xxxx/0101001/01010/0xxxx/00000/1由Q3由Q3卡諾圖得：由Q1卡諾圖得：0001111000000001001011xxxx1011x0由Q4卡諾圖得：0001111000010101010111xxxx1001x0由Q2卡諾圖得：0001111000000001000011xxxx1000x1由F卡諾圖得：（4）依照D觸發(fā)器特征方程得出驅(qū)動方程：，，，（5）依照驅(qū)動方程畫出邏輯電路如圖5所表示。圖5十一進(jìn)制計數(shù)器電路圖（6）驗證設(shè)計正確性：將0000作為初狀態(tài)，代入狀態(tài)方程中依次計算次態(tài)值以下表所列。CPF123456789101100000001001000