數(shù)據(jù)域測量技術(shù)

數(shù)據(jù)域測量技術(shù)第一頁，共四十五頁，編輯于2023年，星期六當(dāng)今信息社會，數(shù)字集成電路和計算機技術(shù)日益普及和發(fā)展，系統(tǒng)越來越龐大和復(fù)雜，為確保數(shù)字電路和系統(tǒng)的性能和可靠性，前面討論的時域、頻域及調(diào)制域的測量，對于復(fù)雜的數(shù)字電路和集成電路，前述測量方法無法達到測量目的，所以就要求對數(shù)字電路和系統(tǒng)中的數(shù)據(jù)信息進行測量，這種測試技術(shù)統(tǒng)稱為數(shù)據(jù)域測試技術(shù)。本章主要講述數(shù)據(jù)域的基本概念、數(shù)據(jù)域測試系統(tǒng)和測量儀器、重點掌握邏輯分析儀的原理、使用及數(shù)據(jù)域測試技術(shù)的具體應(yīng)用。第二頁，共四十五頁，編輯于2023年，星期六9．1．1數(shù)據(jù)域測試的基本概念1、數(shù)據(jù)信息—數(shù)據(jù)流首先要明確所測數(shù)字信號的種類：①信息：只有兩種邏輯狀態(tài)的二進制符號（1/0或高低電平）。②數(shù)據(jù)字：多位二進制信息組合構(gòu)成的一個數(shù)據(jù)。③數(shù)據(jù)流：大量數(shù)據(jù)字有序的集合。數(shù)據(jù)信息除了用離散的時間作為自變量外，還可以用事件序列作為自變量。在數(shù)據(jù)域分析中，通常關(guān)注的不是每條信號線上的電壓的確切數(shù)值，而只需要知道處于低電平還是高電平以及各信號互相配合在整體上表示什么意義。通常認(rèn)為數(shù)據(jù)域分析是研究數(shù)據(jù)流、數(shù)據(jù)格式、設(shè)備結(jié)構(gòu)和用狀態(tài)空間概念表征的數(shù)字系統(tǒng)的特征。9.1概述第三頁，共四十五頁，編輯于2023年，星期六2、數(shù)字系統(tǒng)的特點：①數(shù)字信號通常按時序傳遞。②信號幾乎都是多位傳輸?shù)?。③信息的傳輸方式多種多樣。④數(shù)字信號的速度變化范圍很寬。⑤信號往往是單次的或非周期性的。⑥數(shù)字系統(tǒng)故障判別與模擬系統(tǒng)不同。3．?dāng)?shù)據(jù)域測試特點①，數(shù)字系統(tǒng)的響應(yīng)與激勵之間不是簡單的線性關(guān)系。②，隨著數(shù)字集成電路集成度增長，常常不得不依靠少數(shù)外部測試點上所得到的有限測試結(jié)果去推斷電路內(nèi)部所發(fā)生的復(fù)雜過程。第四頁，共四十五頁，編輯于2023年，星期六③，在微機化數(shù)字系統(tǒng)中，除了由于硬件故障引起外部信息錯亂外，還可能由于軟件問題而導(dǎo)致異常輸出。④，在一個數(shù)字系統(tǒng)的某一點上所發(fā)生的事件，往往經(jīng)過若干個內(nèi)部工作循環(huán)以后，才會在另一點或輸出端有所表現(xiàn)，甚至可能毫無表現(xiàn)。⑤，由于數(shù)字信息幾乎都是多位傳輸?shù)?，且?shù)據(jù)流往往很長，許多信號僅發(fā)生一次，而其中可能只有一位，甚至只在某一瞬時出錯，造成故障和出錯不易辨認(rèn)和捕獲。第五頁，共四十五頁，編輯于2023年，星期六9.1.2數(shù)據(jù)域測試的任務(wù)與故障類型1、數(shù)據(jù)域測試的任務(wù)及相關(guān)術(shù)語：1）對數(shù)字電路或系統(tǒng)的故障診斷：一是故障偵查或稱故障檢測，判斷被測系統(tǒng)或電路中是否存在故障。二是故障定位，查明故障原因，性質(zhì)和產(chǎn)生的位置。缺陷：是指物質(zhì)上的不完善性。故障：缺陷引起電路異常操作稱為故障，故障是缺陷的邏輯表現(xiàn)。物理故障：被測件因構(gòu)造特性的改變而產(chǎn)生一個缺陷，稱為物理故障。第六頁，共四十五頁，編輯于2023年，星期六失效：由于焊點開路，接線開路或短路等缺陷導(dǎo)致系統(tǒng)或電路產(chǎn)生錯誤的運作，稱為失效。缺陷和故障兩者之間不是一一對應(yīng)的，有時一個缺陷可等效于多個故障。出錯或錯誤：因故障而導(dǎo)致電路輸出不正常，稱出錯或錯誤。電路中的故障或錯誤不一定立即引起錯誤，如電路中某引線發(fā)生固定為1的故障，而該引線的正確邏輯也為1，則電路雖發(fā)生故障，卻未表現(xiàn)錯誤。第七頁，共四十五頁，編輯于2023年，星期六2）對數(shù)字電路和或系統(tǒng)的性能測試分兩類:一類是參數(shù)測試:對表征被測器件性能的靜態(tài)（直流）、動態(tài)（交流）參數(shù)的測試；二類是功能測試:對表征被子測器件性能的邏輯功能的測試。對被測電路或系統(tǒng)的測試頻率維持在被測系統(tǒng)或電路的功能性操作頻率水平，這種測試稱為“真速測試”(AtSpeedTesting)。第八頁，共四十五頁，編輯于2023年，星期六可由測試器直接驅(qū)動的輸入稱為主輸入(PrimaryInput)，可以由測試器直接檢測的輸出稱為主輸出(PrimaryOutput)。如果在被測對象的主輸入處同時施加一組數(shù)據(jù)偵查或診斷出了故障α，則稱這組數(shù)據(jù)是故障α的測試圖形（TestPattern）或測試矢量（TestVector），或簡稱為一個測試。借助一定算法或工具，獲得電路測試矢量的過程叫做測試生成。常將一個測試所偵查的故障數(shù)與電路總故障數(shù)之比定為故障覆蓋率。第九頁，共四十五頁，編輯于2023年，星期六2、故障模型為了便于研究故障，須對故障進行分類，歸納出典型的故障，這個過程叫做故障的模型化。模型化故障是代表一類對電路或系統(tǒng)有類似影響的典型故障。（1）固定型故障固定型故障(StuckFaults)模型主要反映電路或系統(tǒng)中某一信號線的不可控性，即在系統(tǒng)運行過程中總是固定在某一邏輯值上。如果該線（或該點）固定在邏輯高電平上，則稱之為固定1故障(stuck-at-1)，簡記為s-a-1；如果該線固定在邏輯低電平上，則稱之為固定0故障(stuck-at-0)，簡記為s-a-0。第十頁，共四十五頁，編輯于2023年，星期六（2）延遲故障所謂延遲故障，這就是指因電路延遲超過允許值而引起的故障。時延測試需要驗證電路中任何通路的傳輸延遲，均不能超過系統(tǒng)時鐘周期。（3）橋接故障橋接故障可以表達兩根或多根信號線之間的短接故障，這是一種MOS工藝中常出現(xiàn)的缺陷。按橋接故障發(fā)生的物理位置分為兩大類，一類是元件輸入端間的橋接故障，另一類是元件輸入端和輸出端之間的橋接故障，后者常稱為反饋式橋接故障。第十一頁，共四十五頁，編輯于2023年，星期六（4）暫態(tài)故障暫態(tài)故障(temporaryfaults)是相對固定型故障而言。它有兩種類型，即瞬態(tài)故障(TransientFault)和間歇性故障(IntermittentFaults)。瞬態(tài)故障往往是由電源干擾和α粒子的輻射等原因造成的，這一類故障無法人為地復(fù)現(xiàn)。但一般說來，這一類故障不屬于故障診斷的范疇，但在研究系統(tǒng)的可靠性時應(yīng)予充分考慮。間歇性故障是可復(fù)現(xiàn)的非固定型故障。產(chǎn)生這類故障的原因有：元件參數(shù)的變化，接插件的不可靠，焊點的虛焊和松動以及溫度、濕度和機械振動等其它環(huán)境原因等。第十二頁，共四十五頁，編輯于2023年，星期六3、被測對象與測試方法對數(shù)字系統(tǒng)進行測試的基本做法是：從輸入端加激勵信號，觀察由此產(chǎn)生的輸出響應(yīng)，并與預(yù)期的正確結(jié)果進行比較，一致則表示系統(tǒng)正常；不一致表示系統(tǒng)有故障。數(shù)據(jù)域測試按被測對象不同可分為：①組合電路測試，通常有敏化通路法、D算法、布爾差分法等；②時序電路測試，通常采用迭接陣列、測試序列（同步、引導(dǎo)和區(qū)分序列）等方法；③數(shù)字系統(tǒng)測試，如大規(guī)模集成電路，常用隨機測試技術(shù)窮舉測試技術(shù)等。以上不展開具體討論，同學(xué)們可查閱相關(guān)書籍。第十三頁，共四十五頁，編輯于2023年，星期六9.1.3數(shù)據(jù)域測試系統(tǒng)與儀器1、系統(tǒng)組成（組成框圖見教材P356）一個被測的數(shù)字系統(tǒng)可以用它的輸入和輸出特性及時序關(guān)系描述，它的輸入特性可用數(shù)字信號源產(chǎn)生的多通道時序信號激勵，而它的輸出特性可用邏輯分析儀測試，獲得對應(yīng)通道的時序響應(yīng)，從而得到被測數(shù)字系統(tǒng)的特性。依測試的內(nèi)容不同，可采用不同的測試方法和測試設(shè)備。如果需要測試被測系統(tǒng)信號的時域參數(shù)，如數(shù)字信號（脈沖）的上升時間、下降時間及信號電平等，則可在被測系統(tǒng)的輸出端接上一臺數(shù)字存儲示波器。這樣既可以測試數(shù)字系統(tǒng)的時序特性，又可以測試時域參數(shù)。為了使用的方便，出現(xiàn)了邏輯示波器，它同時具有邏輯分析和數(shù)字存儲示波器的功能。若要測試系統(tǒng)中是否存在故障（功能性測試），或?qū)Ρ粶y數(shù)字系統(tǒng)進行故障診斷，此時采用特征分析是一有效方法。第十四頁，共四十五頁，編輯于2023年，星期六2、數(shù)據(jù)域測試儀器（介紹幾種常用的）數(shù)據(jù)域測試的主要設(shè)備有：數(shù)字信號源、邏輯筆和邏輯夾、邏輯分析儀、特征分析儀、激勵儀器、微機及數(shù)字系統(tǒng)故障診斷儀、在線仿真儀、數(shù)據(jù)圖形產(chǎn)生器、微型計算機開發(fā)系統(tǒng)、印制電路板測試系統(tǒng)等。1）邏輯筆：邏輯筆算不上儀器，但卻是數(shù)字域檢測中方便的工具，它像一支電工用的試電筆，能方便地探測數(shù)字電路中各點的邏輯狀態(tài)，例如筆上紅色指示燈亮為高電平，綠燈亮為低電平，紅燈綠燈輪流閃爍表示該點是時鐘信號。邏輯筆具有記憶功能，如測試點為高電平時，紅燈亮，此時，即使將邏輯筆離開測試點，該燈仍繼續(xù)亮，以便記錄被測狀態(tài)。當(dāng)不需記錄此狀態(tài)時，可扳動邏輯筆的復(fù)位開關(guān)使其復(fù)位。第十五頁，共四十五頁，編輯于2023年，星期六2）數(shù)字信號源（原理框圖見P357）數(shù)字信號源又稱為數(shù)字信號發(fā)生器，是數(shù)據(jù)域測試中的一種重要儀器，它可產(chǎn)生圖形寬度可編程的并行和串行數(shù)據(jù)圖形，也可產(chǎn)生輸出電平和數(shù)據(jù)速率可編程的任意波形，以及一個可由選通信號和時鐘信號來控制的預(yù)先規(guī)定的數(shù)據(jù)流。目前數(shù)字信號源多采用模塊式儀器結(jié)構(gòu)，即由主機和多個模塊組成。主機包括機箱、中央處理單元、電源、信號處理單元和入機接口。模塊包含序列和數(shù)據(jù)產(chǎn)生部件及通道放大器。一臺儀器由多個數(shù)據(jù)模塊組成，而每個模塊又具有多個數(shù)據(jù)通道。用戶可根據(jù)實際需要的通道數(shù)目購買，若需增加還可擴充。第十六頁，共四十五頁，編輯于2023年，星期六數(shù)字信號源具有一個由壓控振蕩器（VCO）控制的中央時鐘發(fā)生器來作為內(nèi)部標(biāo)準(zhǔn)時鐘源，它通過可編程的二進制分頻器產(chǎn)生低頻數(shù)字信號，在高性能的數(shù)字信號源中，還使用鎖相環(huán)來控制壓控振蕩器，以獲得穩(wěn)定性和精確度高的時鐘。許多數(shù)字信號源還提供一個外部時鐘輸入端，以便用被測系統(tǒng)的時鐘來驅(qū)動。時鐘分離電路可提供多個不同的時鐘，分別送到各數(shù)據(jù)模塊的時鐘輸入端。為減小抖動和降低噪聲，可用同軸電纜或微帶線來傳輸時鐘信號，信號處理單元為各時鐘同時提供一個啟動/停止信號。該信號使數(shù)字信號源各模塊的工作同步地啟動或同步地停止。通常，簡單的數(shù)字信號發(fā)生器就用時鐘的開和關(guān)來啟動和停止各數(shù)據(jù)通道。第十七頁，共四十五頁，編輯于2023年，星期六3）特征分析儀由于內(nèi)測試的廣泛使用，對每一測試激勵下的響應(yīng)逐一分析不僅是不必要的，有時甚至是難以實現(xiàn)的。因此，出現(xiàn)了特征分析技術(shù)，它是從被測電路的測試響應(yīng)中提取出“特征”（Signature），通過對無故障特征和實際特征的比較進行故障的偵查和定位。但要通達事前的模擬建立好特征故障字典，才能用于故障診斷，這樣就限制了它的使用范圍。4）規(guī)約分析儀規(guī)約分析儀是常用的數(shù)字通信測試儀器。規(guī)約是描述沒器件之間相互進行數(shù)據(jù)通信的規(guī)則和過程。規(guī)約分析儀可仔細地檢查器件之間通信過程中所發(fā)生的一切事件，同是對其是否符合通信規(guī)約做出測試。規(guī)約分析儀不僅可用于監(jiān)測，而且還能發(fā)送信息。第十八頁，共四十五頁，編輯于2023年，星期六5）誤碼率測試儀誤碼率測試儀更是常用的數(shù)字測試儀器，其原理與應(yīng)用將在最后一節(jié)專門介紹。6）邏輯分析儀若數(shù)字系統(tǒng)測試中關(guān)心的是多個信號之間的邏輯關(guān)系及時間關(guān)系，傳統(tǒng)的通用測試設(shè)備如示波器等由于受通道數(shù)較少等因數(shù)的限制，已無法滿足數(shù)字系統(tǒng)的測試要求，邏輯分析儀有效地解決了復(fù)雜數(shù)字系統(tǒng)的檢測和故障診斷。下面專門討論。第十九頁，共四十五頁，編輯于2023年，星期六9.2邏輯分析儀要求：

1.了解邏輯分析儀主要特點、類型及主要技術(shù)指標(biāo)。

2．了解邏輯分析儀的基本結(jié)構(gòu)和組成原理。

3．掌握邏輯分析儀的觸發(fā)與跟蹤方式，基本顯示方式。

4．掌握邏輯分析儀在軟硬件測試中的應(yīng)用方法。9．2．1概述隨著數(shù)字系統(tǒng)復(fù)雜程度的增加，尤其是微處理器的高速發(fā)展，采用簡單的邏輯電平設(shè)備測試已經(jīng)不能滿足測試要求了。邏輯分析儀對于數(shù)據(jù)有很強的選擇能力和跟蹤能力，能滿足數(shù)字域測試的各種要求，成為數(shù)字系統(tǒng)進行邏輯分析的重要工具。第二十頁，共四十五頁，編輯于2023年，星期六1．邏輯分析儀的主要特點（1）以熒光屏顯示的方式表示出數(shù)字系統(tǒng)的運行情況，便于觀察。（2）有足夠多的輸入通道?？赏瑫r檢查32、64路甚至更多路信號。（3）具有多種靈活的觸發(fā)方式，確保對被觀察數(shù)據(jù)流的準(zhǔn)確定位。（4）具有記憶功能，可以觀測單次及非周期性數(shù)據(jù)信息，并可診斷隨機故障。（5）具有限定功能，可對數(shù)據(jù)進行挑選，刪除無關(guān)數(shù)據(jù)。（6）具有多種顯示方式。如可用字符、助記符、匯編語言顯示程序；用二進制、八進制、十進制、ASCⅡ碼等顯示數(shù)據(jù)；用定時圖顯示信息之間的時序。（7）具有可靠的毛刺檢測能力。第二十一頁，共四十五頁，編輯于2023年，星期六2．邏輯分析儀的分類1）邏輯分析儀按其工作特點，可分為邏輯狀態(tài)分析儀和邏輯定時分析儀兩大類。這兩類分析儀的基本結(jié)構(gòu)是相同的，二者的主要區(qū)別在于顯示方式和定時方式不同。邏輯狀態(tài)分析儀主要用于系統(tǒng)的軟件測試。邏輯定時分析儀主要用于數(shù)字系統(tǒng)的硬件測試。2）按照結(jié)構(gòu)特點分類：臺式、便攜式、卡式、外接式等。第二十二頁，共四十五頁，編輯于2023年，星期六9．2．2邏輯分析儀的基本組成邏輯分析儀主要包括數(shù)據(jù)捕獲和數(shù)據(jù)顯示兩大部分。數(shù)據(jù)捕獲部分：信號輸入、采樣、數(shù)據(jù)存儲、觸發(fā)產(chǎn)生和時鐘電路等。數(shù)據(jù)顯示部分：以適當(dāng)方式（波形或字符列表等）將捕獲的數(shù)據(jù)顯示出來。

第二十三頁，共四十五頁，編輯于2023年，星期六第二十四頁，共四十五頁，編輯于2023年，星期六9．2．3邏輯分析儀的觸發(fā)方式數(shù)據(jù)觀察窗口的定位是通過觸發(fā)與跟蹤來實現(xiàn)。觸發(fā)：由一個事件來控制數(shù)據(jù)獲取，即選擇觀察窗口的位置。這個事件可以是數(shù)據(jù)流中出現(xiàn)一個數(shù)據(jù)字、數(shù)據(jù)字序列或其組合、某一個通道信號出現(xiàn)的某種狀態(tài)、毛刺等。1．組合觸發(fā)邏輯分析儀具有多通道信號組合觸發(fā)（即“字識別”觸發(fā)）功能。當(dāng)輸入數(shù)據(jù)與設(shè)定觸發(fā)字一致時，產(chǎn)生觸發(fā)脈沖。每一個輸入通道都有一個觸發(fā)字選擇設(shè)置開關(guān)，每個開關(guān)有三種觸發(fā)條件：1、0、x。1表示高電平，0表示低電平，X表示任意值。采集并顯示數(shù)據(jù)的一次過程稱為一次跟蹤。最基本的觸發(fā)跟蹤方式有觸發(fā)起始跟蹤和觸發(fā)終止跟蹤，觸發(fā)起始跟蹤是當(dāng)觸發(fā)時才開始采集和存儲數(shù)據(jù)直到存儲器滿，觸發(fā)終止跟蹤是啟動即采集并存儲數(shù)據(jù)，一旦觸發(fā)即停止數(shù)據(jù)采集。第二十五頁，共四十五頁，編輯于2023年，星期六2．延遲觸發(fā)延遲觸發(fā)是在數(shù)據(jù)流中搜索到觸發(fā)字時，并不立即跟蹤，而是延遲一定數(shù)量的數(shù)據(jù)后才開始或停止存儲數(shù)據(jù)，它可以改變觸發(fā)字與數(shù)據(jù)窗口的相對位置。3．序列觸發(fā)序列觸發(fā)的觸發(fā)條件是多個觸發(fā)字的序列，它是當(dāng)數(shù)據(jù)流中按順序出現(xiàn)各個觸發(fā)字時才觸發(fā)。4．手動觸發(fā)手動觸發(fā)是一種人工強制觸發(fā)。只要設(shè)置分析開始，即進行觸發(fā)并顯示數(shù)據(jù)。5．限定觸發(fā)限定觸發(fā)是對設(shè)置的觸發(fā)字再加限定條件的觸發(fā)方式。第二十六頁，共四十五頁，編輯于2023年，星期六9．2．4邏輯分析儀的數(shù)據(jù)捕獲和存儲1、輸入探頭：邏輯分析儀的探頭將若干個探極集中起來，其觸針細小，以便于探測高密度集成電路。各通道輸入探頭電路完全相同。探頭一般設(shè)計為高速和高輸入阻抗的有源探頭。輸入的數(shù)據(jù)信號通過比較電路與閾值電平比較，若高于閾值值則輸出為邏輯1，反之為邏輯0。2、數(shù)據(jù)捕獲：從數(shù)據(jù)探頭得到的信號，經(jīng)電平轉(zhuǎn)換延遲變?yōu)門TL電平之后，在采樣時鐘的作用下，經(jīng)采樣電路存入高速存儲器，這種將被測信號進行采樣并存入存儲器的過程就稱為數(shù)據(jù)的捕獲。第二十七頁，共四十五頁，編輯于2023年，星期六9．2．5邏輯分析儀的顯示方式常見的顯示方式有：波形、字符列表、圖解及反匯編等。1．波形顯示。波形顯示是定時分析最基本的顯示方式，它將各通道采集的數(shù)據(jù)按通道以偽方波形式顯示出來，每個通道的信號用一個波形顯示，多個通道的波形可以同時顯示。2．?dāng)?shù)據(jù)列表顯示。它常用于狀態(tài)分析時的數(shù)據(jù)顯示，它是將數(shù)據(jù)以列表方式顯示出來，數(shù)據(jù)可以顯示為二進制、八進制、十六進制、十進制以及ASCII碼等形式。3．反匯編顯示。將采集到的總線數(shù)據(jù)（指令的機器碼）按照被測的微處理器系統(tǒng)的指令系統(tǒng)進行反匯編，然后將匯編程序顯示出來，觀察指令流，分析程序運行情況。第二十八頁，共四十五頁，編輯于2023年，星期六4．圖解顯示。圖解顯示是將屏幕X，Y方向分別作為時間軸和數(shù)據(jù)軸進行顯示的一種方式。它將要顯示的數(shù)據(jù)通過D/A轉(zhuǎn)換器變?yōu)槟M量，按照采集順序?qū)⑥D(zhuǎn)換所得的模擬量顯示在屏幕上，形成一個圖像的點陣。下圖是一個BCD碼十進制計數(shù)器的輸出數(shù)據(jù)的圖解波形顯示。第二十九頁，共四十五頁，編輯于2023年，星期六9．2．6邏輯分析儀主要技術(shù)指標(biāo)及發(fā)展趨勢1．邏輯分析儀的主要技術(shù)指標(biāo)邏輯分析儀的技術(shù)指標(biāo)主要有：①定時分析最大速率。②狀態(tài)分析最大速率。③通道數(shù)。④存儲深度。⑤觸發(fā)方式。一般有：隨機觸發(fā)、通道觸發(fā)、毛刺觸發(fā)、字觸發(fā)等基本方式，有的還有一些觸發(fā)附加功能，如：延遲觸發(fā)、限定觸發(fā)、組合觸發(fā)、序列觸發(fā)等。⑥輸入信號最小幅度。⑦輸入門限變化范圍。⑧毛刺捕捉能力。還有存儲方式、采樣方式、顯示方式、延遲數(shù)、建立保持時間等技術(shù)指標(biāo)。2．邏輯分析儀的發(fā)展趨勢①分析速率、通道數(shù)、存儲深度等技術(shù)指標(biāo)也在不斷提高

。②功能不斷加強③與時域測試儀器示波器的結(jié)合，提高混合信號分析能力。④向邏輯分析系統(tǒng)（LogicAnalyzeSystem）方向發(fā)展。

第三十頁，共四十五頁，編輯于2023年，星期六9．2．7邏輯分析儀的基本應(yīng)用1．邏輯分析儀在硬件測試及故障診斷中的應(yīng)用：邏輯定時分析儀和狀態(tài)分析儀均可用于硬件電路的測試及故障診斷。給一數(shù)字系統(tǒng)加入激勵信號，用邏輯分析儀檢測其輸出或內(nèi)部各部分電路的狀態(tài)，即可測試其功能。2．邏輯分析儀在軟件測試中的應(yīng)用：邏輯分析儀也可用于軟件的跟蹤調(diào)試，發(fā)現(xiàn)軟硬件故障，而且通過對軟件各模塊的監(jiān)測與效率分析還有助與軟件的改進。在軟件測試中必須正確地跟蹤指令流，邏輯分析儀一般采用狀態(tài)分析方式來跟蹤軟件運行。3．測試數(shù)字集成電路：將數(shù)字集成電路接入邏輯分析儀中，通過選擇適當(dāng)?shù)娘@示方式，得到具有一定規(guī)律得圖形。如果顯示不正常，可以通過顯示過程中不正確的圖形，找出邏輯錯誤的位置。4．?dāng)?shù)字系統(tǒng)故障診斷：要查找并確定數(shù)字系統(tǒng)產(chǎn)生錯誤的原因，可選擇能生成多路測試數(shù)據(jù)的儀器，把該測試數(shù)據(jù)加到被測電路中并由邏輯分析儀測量其響應(yīng)。第三十一頁，共四十五頁，編輯于2023年，星期六9．3可測性設(shè)計9．3．1概述在進行系統(tǒng)設(shè)計時就要同時考慮到測試的需求，以提高系統(tǒng)的可測試性，這就是可測性設(shè)計。研究的主要內(nèi)容包括：什么樣的結(jié)構(gòu)容易做故障診斷；什么樣的系統(tǒng)，測試時所用的測試矢量既數(shù)量少，產(chǎn)生起來又較方便；測試點和激勵點設(shè)置在什么地方，設(shè)置多少，才能使測試比較方便而開銷又比較少等等。下面介紹掃描設(shè)計技術(shù)、內(nèi)建自測試技術(shù)及邊緣掃描測試技術(shù)，這些技術(shù)均屬于結(jié)構(gòu)可測性設(shè)計方法。9．3．2掃描設(shè)計技術(shù)掃描設(shè)計(ScanDesign)技術(shù)是解決存貯元件可測性的有效方法，它不僅使時序電路的測試得到簡化，而且還可使電路能夠自檢，從而顯著提高系統(tǒng)的可測性。第三十二頁，共四十五頁，編輯于2023年，星期六1．掃描通路法掃描設(shè)計技術(shù)的基本原理是把一個集成電路內(nèi)所有狀態(tài)存儲器件串接起來組成一個移位寄存器，使得從外部能容易地控制并直接觀察這些狀態(tài)存儲器件中的內(nèi)容。2．電平靈敏掃描設(shè)計一個邏輯子系統(tǒng)，如穩(wěn)定狀態(tài)對任何輸入狀態(tài)改變的響應(yīng)與子系統(tǒng)中電路的延遲無關(guān)，并且，如有兩個以上輸入改變，輸出響應(yīng)與輸入改變的先后順序也無關(guān)，子系統(tǒng)的穩(wěn)定狀態(tài)只取決于各輸入變化的最終穩(wěn)定電平，則稱這樣的邏輯子系統(tǒng)為電平靈敏的。由此可見，電平靈敏設(shè)計的目的是保證對電路中器件的延遲、上升和下降時間等參量對電路工作無影響，關(guān)鍵是時序邏輯中的基本存貯元件必須是電平靈敏的。第三十三頁，共四十五頁，編輯于2023年，星期六9．3．3內(nèi)建自測試技術(shù)1．概述內(nèi)建自測試(Built-InSelfTest,簡稱BIST)的基本思想是將測試激勵生成和測試響應(yīng)分析集成入被測電路或系統(tǒng)中。在BIST中通常使用特征分析將大量的測試響應(yīng)壓縮成少許幾位構(gòu)成的特征。在測試結(jié)束后，通過比較被測電路的實際特征和預(yù)先計算或模擬獲得的無故障電路特征，以決定被測電路是否存在故障。特征分析方法對組合電路使用起來較方便，但它直接對具有反饋回路的時序電路使用上有所不便，為此在BIST中，經(jīng)常同時采用另一種可測性設(shè)計方法——掃描設(shè)計來解決時序元件的測試問題，這便是基于掃描的內(nèi)建自測試方法。大多數(shù)基于掃描的BIST方法可分為兩類：每時鐘一次測試(TestperClock)和每掃描一次測試(TestperScan)。第三十四頁，共四十五頁，編輯于2023年，星期六2．每掃描一次測試的BIST在每掃描一次測試的BIST中，測試生成器提供的測試樣式只有填滿所有掃描寄存器才能向被測電路加載測試樣式。依掃描鏈數(shù)目的不同，每掃描一次測試的BIST又可分為單掃描鏈BIST和多掃描鏈BIST。3．每時鐘一次測試的BIST在每時鐘一次測試的BIST中，每一個時鐘周期完成一次測試矢量的施加和測試響應(yīng)的捕獲，通常采用偽隨機序列發(fā)生器，如LFSR作為測試樣式生成器，以及用一個MISR作為測試響應(yīng)的特征分析器。被測電路的所有輸出和觀測點并行和MISR相連，每個時鐘周期皆有測試響應(yīng)送入MISR分析。4．內(nèi)建邏輯塊觀察及在自測試中的應(yīng)用內(nèi)建邏輯塊觀察設(shè)計，簡稱BILBO設(shè)計，是一種內(nèi)測試設(shè)計方法。它是在復(fù)雜大規(guī)模集成電路中，設(shè)計一種多功能邏輯塊。它既可以作一般的寄存器，又可以作為線性反饋移位寄存器和多輸入特征分析器，并具有掃描通路，從而實現(xiàn)內(nèi)測試。第三十五頁，共四十五頁，編輯于2023年，星期六9．3．3邊界掃描測試技術(shù)對復(fù)雜的數(shù)字VLSI進行在線測試復(fù)雜、昂貴，已嚴(yán)重影響了PCB板的生產(chǎn)成本。為此，基于掃描設(shè)計的方案，從1985年以來Philips公司與隨后加入的幾家歐洲和北美的公司成立了聯(lián)合測試行動小組(JointTestActionGroup,JTAG),開展了可測性設(shè)計工業(yè)標(biāo)準(zhǔn)的研究，并提出和完善了邊界掃描測試的概念和結(jié)構(gòu)框架，1990年初，IEEE正式承認(rèn)了JTAG標(biāo)準(zhǔn)，并定為IEEE1149.1—90。邊界掃描測試技術(shù)不僅可以測試IC之間或PCB之間的連接是否正確，還可測試芯片或PCB的邏輯功能，因此已成為數(shù)字系統(tǒng)可測性設(shè)計的主流。第三十六頁，共四十五頁，編輯于2023年，星期六1．原理邊界掃描測試的基本思想是在靠近器件的每一輸入/輸出（I/O）引腳處增加一個移位寄存器單元。在測試期間，這些寄存器單元用于控制輸入引腳的狀態(tài)（高或低），并讀出輸出引腳的狀態(tài)，可測試電路板中器件的好壞及相互連接的正確性。在功能性操作期間，這些附加的移位寄存器單元是“透明的”，不影響電路的正常工作。2．邊界掃描測試標(biāo)準(zhǔn)設(shè)計的硬件應(yīng)包括測試存取通道（TAP），TAP控制器、指令寄存器（IR）、測試數(shù)據(jù)寄存組（TDR）四個部分，有時還包括一個或幾個專用的寄存器，這里就不作詳細介紹。第三十七頁，共四十五頁，編輯于2023年，星期六了解誤碼率的定義和測試方法。了解嵌入式微處理器的可測性設(shè)計總體方案，通過應(yīng)用實例進一步理解BIST(內(nèi)建自測試)、BILBO（內(nèi)部邏輯快觀察）、邊界掃描測試等概念。9.4.1誤碼率測試在數(shù)字通信系統(tǒng)中，誤碼率是一個非常重要的指標(biāo)。1．誤碼率概念誤碼率定義:二進制比特流經(jīng)過系統(tǒng)傳輸后發(fā)生差錯的概率。測量方法：從系統(tǒng)的輸入端輸入某種形式的比特流，用輸出與輸入碼流比較，檢測出發(fā)生差錯的位數(shù)m，差錯位數(shù)m和傳輸?shù)目偽粩?shù)n之比為誤碼率。即。而實際上測得的誤碼率是理論誤碼率的估計值，又稱為比特誤碼率（BER），測量精度取決于測試時間或傳輸?shù)谋忍財?shù)。9．4數(shù)據(jù)域測試的應(yīng)用第三十八頁，共四十五頁，編輯于2023年，星期六2．誤碼測試原理誤碼的測試原理如下圖所示。誤碼儀由發(fā)送和接收兩部分組成，發(fā)送部分的測試圖形發(fā)生器產(chǎn)生一個已知的測試數(shù)字序列，編碼后送入被測系統(tǒng)的輸入端，經(jīng)過被測系統(tǒng)傳輸后輸出，進入誤碼儀的接收部分解碼并從接收信號中得到同步時鐘。接收部分的測試圖形發(fā)生器產(chǎn)生與發(fā)送部分相同的并且同步的數(shù)字序列，與接收到的信號進行比較，如果不一致，便是誤碼，用計數(shù)器對誤碼的位數(shù)進行計數(shù)，然后記錄存儲，分析后顯示測試結(jié)果。發(fā)生差錯的位數(shù)和傳輸?shù)目偽粩?shù)之比即是誤碼率。下面討論誤碼儀中幾個重要組成部分。（1）測試圖形一般測試圖形選用偽隨機二進制序列來模擬數(shù)據(jù)的傳輸，或用特殊的字符圖形來檢查圖形的相關(guān)性。第三十九頁，共四十五頁，編輯于2023年，星期六（2）誤碼檢測：基本的誤碼檢測電路是異或門，使用異或門將被測數(shù)據(jù)流與參考圖形進行比較，當(dāng)兩個數(shù)據(jù)圖形完全相同且同步時，異或門輸出為0；當(dāng)兩個圖形存在差異時，即在接收的數(shù)據(jù)流中某位出現(xiàn)錯誤時，異或門輸出為1。（3）誤碼分析：誤碼儀除檢測出誤碼，并計算出誤碼率外，還應(yīng)對測量數(shù)據(jù)進行分析，如根據(jù)不同誤碼率占總測量時間的百分比，確定被測系統(tǒng)的工作狀況。（4）數(shù)據(jù)記錄：為了進行測試結(jié)果的分析，誤碼檢測儀必須記錄大量的測量數(shù)據(jù)和誤碼事件，誤碼性能的測量可能需要運行幾個小時或者幾天，以積累有意義的統(tǒng)計結(jié)果。測試儀在絕大數(shù)時間是無人看管而自動工作的。所以數(shù)據(jù)記錄常采用非易失性存儲器存儲。在線誤碼率測試方法：：在正常工作傳輸?shù)碾S機數(shù)據(jù)碼中，間隔插入少量的固定禎結(jié)構(gòu)碼，利用這些禎結(jié)構(gòu)碼，發(fā)送測試誤碼率所需的數(shù)據(jù)序列，接收端從收到的數(shù)據(jù)流中分離出這些測試序列，然后檢測出誤碼率。 第四十頁，共四十五頁，編輯于2023年，星期六9.4.2嵌入式系統(tǒng)測試嵌入式系統(tǒng)是嵌入宿主設(shè)備之中的微處理器，其軟硬件配置根據(jù)宿主設(shè)備的要求進行剪裁，以適用于對功能、可靠性、成本、體積、功耗等綜合性要求?？蓽y性設(shè)計在嵌入式系統(tǒng)測試中有重要意義。因為嵌入式微處理器要求體積和功耗盡量小，所以它的硬件和軟件都應(yīng)進行高效率設(shè)計。可測性設(shè)計應(yīng)盡量達到故障覆蓋率高，測試速度快，附加門少等要求。第四十一頁，共四十五頁，編輯于2023年，星期六1．嵌入式微處理器的可測性總體設(shè)計（384頁圖）嵌入式微處理器內(nèi)部結(jié)構(gòu)及可測性設(shè)計總體結(jié)構(gòu)主要包括CPU核、數(shù)據(jù)及指令緩存（各4K字節(jié)）、啟動ROM（512字節(jié)）、DMA控制器、I/O控制器、存儲控制器等部件。CPU核：主要是一個4級的流水線結(jié)構(gòu)，每兩站之間有站寄存器，用來存儲從上一站傳到下一站的數(shù)據(jù)，采用BILBO（內(nèi)部邏輯快觀察）測試。存儲器：指令和數(shù)據(jù)緩存分別用4K的RAM實現(xiàn)，另外還有512Byte的啟動ROM，都是普通的存儲器結(jié)構(gòu)，因此采用通用的BIST測試方法。DMA控制器、內(nèi)部總線、I/O控制器、存儲控制器和CPU核中不包括在流水線內(nèi)的邏輯是普通的邏輯電路，采用部分掃描測試方法。嵌入式微處理器符合邊界掃描測試標(biāo)準(zhǔn)IEEE1149.1，芯片的每一個I/O口都附加有一個掃描單元TAP控制器成為整個芯片的測試控制中心。第四十二頁，共四十五頁，編輯于2023年，星期六2．RAM和ROM的