基于LVDS的某武器遙測(cè)系統(tǒng)數(shù)據(jù)記錄儀研制

中北大學(xué)學(xué)位論文基于LVDS的某武器遙測(cè)系統(tǒng)數(shù)據(jù)記錄儀研制摘要信息通信產(chǎn)業(yè)日新月異，對(duì)數(shù)據(jù)的存儲(chǔ)速度、容量、功耗、可靠性等要求越來(lái)越高，這就需要一套穩(wěn)定可靠的數(shù)據(jù)存儲(chǔ)系統(tǒng)。本設(shè)計(jì)結(jié)合國(guó)內(nèi)外研究現(xiàn)狀和課題要求，設(shè)計(jì)和研發(fā)了基于LVDS的某武器遙測(cè)系統(tǒng)數(shù)據(jù)記錄儀研制。該系統(tǒng)搭建了以FPGA為基礎(chǔ)的硬件平臺(tái)，通過(guò)總線型LVDS接收數(shù)字信號(hào)，經(jīng)緩存后，以TTL電平形式存儲(chǔ)到大容量FLASH存儲(chǔ)器中。本設(shè)計(jì)利用FPGA開(kāi)發(fā)周期短、可重構(gòu)性強(qiáng)和VHDL硬件語(yǔ)言的高靈活性等優(yōu)勢(shì)，實(shí)現(xiàn)了系統(tǒng)工作模式的控制，完成了接口設(shè)計(jì)和時(shí)序邏輯設(shè)計(jì)；采用多點(diǎn)到多點(diǎn)總線型架構(gòu)的LVDS接收器來(lái)接收采編裝置的大量數(shù)據(jù)，其特點(diǎn)為速度快，性能可靠性高。應(yīng)用FPGA內(nèi)部FIFO進(jìn)行數(shù)據(jù)緩存，減小了體積簡(jiǎn)化了電路設(shè)計(jì)，實(shí)現(xiàn)了數(shù)據(jù)緩存和跨時(shí)鐘域的速度匹配。采用大容量閃存做存儲(chǔ)器使系統(tǒng)具有了存儲(chǔ)數(shù)據(jù)量大以及掉電數(shù)據(jù)不丟失的特點(diǎn)。同時(shí)采用光電隔離對(duì)干擾進(jìn)行了有效的控制?？傮w設(shè)計(jì)，既節(jié)省了開(kāi)發(fā)成本，又縮短了開(kāi)發(fā)周期，同時(shí)具有體積小、可靠性高等特點(diǎn)。本文對(duì)LVDS高速總線傳輸技術(shù)和大容量存儲(chǔ)技術(shù)等關(guān)鍵技術(shù)在本系統(tǒng)中的應(yīng)用進(jìn)行了具體的敘述；并對(duì)系統(tǒng)總體方案設(shè)計(jì)、各功能模塊的具體實(shí)現(xiàn)原理以及設(shè)計(jì)過(guò)程中的各種問(wèn)題與解決方法給出了詳細(xì)的說(shuō)明和研究。用模擬信號(hào)源的方法驗(yàn)證了系統(tǒng)的可實(shí)現(xiàn)性與可靠性。最終通過(guò)與實(shí)測(cè)結(jié)果的比對(duì)，得出本系統(tǒng)的可行性、可靠性、有效性。關(guān)鍵詞：LVDS，F(xiàn)PGA，存儲(chǔ)測(cè)試，F(xiàn)LASHResearchandProduceofcertainweapontelemetrysystemDataloggerBasedonLVDSAbstractTherapiddevelopmentofinformationandcommunicationindustry,moreandmorespecificationsofdatastoragedevicesarerequired,suchasstoragespeed,capacity,powerconsumptionandreliability,whichrequiresareliabledatastoringsystem.thisthesiscombinesresearchstatusandrequirementsofthesubject,wedesignedaweapontelemetrysystemDataloggerbasedonLVDStocompletethedatastoringtasks.ThesystemisbuiltbasedonaFPGAhardwareplatform，whichreceivesthedigitalsignalsthroughLVDSbusandaftercachestored,thedataisstoredintothelargecapacityFLASHmemoryintheformofTTLlevel.ThedesignusestheadvantagesofFPGA’sshortdevelopmentcycleandstrongreconstructingability,togetherwiththehighflexibilityofhardwaredescriptivelanguageVHDL,toachievethecontrolofthesystemworkingmode,completedthedesignofinterfaceandsequentiallogicdesign.WithMultipointtomultipointbusarchitectureLVDSreceivertoreceivelargeamountsofdataeditingdevice,whichischaracterizedbyhighspeed,performanceandreliability.ApplicationofFPGAinternalFIFOdatacache,toreducethevolume,simplifiesthecircuitdesign,hasrealizedthedatacacheandclockdomaincrossingspeedmatching.Usinglargecapacityflashmemorytodosystemhasalargeamountofstoreddataandthecharacteristicsofthedataisnotlost.Atthesametimeadoptphotoelectricisolationforeffectivecontrolofinterference.Thiskindofdesignsavesdevelopmentcost,shortensthedevelopmentcycle，andprovidesalotofadvantages,suchassmallsize，strongflexibilityandhighreliability.Inthisthesis，weintroducestheapplicationofLVDSbasedhigh-speedbustransmissiontechnologyandlarge-capacitystoragetechnology,discussesrelatedfunctionalmodulesandsomespecificdesignprinciples，andexplainsseveralproblemsencounteredinthedesignandgivesoutthecorrespondingmeasures.Asetoftestingisappliedonthesystemtoverifyeachmodule，andthetestingresultsprovethefeasibility，reliabilityandversatilityofthisdesign.Keywords:LVDS,FPGA,Storagetest,FLASH中北大學(xué)學(xué)位論文PAGEIII目錄TOC\o"1-3"\h\u169171緒論 1109271.1選題的研究背景及意義 1176831.2國(guó)內(nèi)外研究現(xiàn)狀 2327671.2.1LVDS技術(shù)的現(xiàn)狀與發(fā)展 2237741.2.2存儲(chǔ)技術(shù)的現(xiàn)狀及發(fā)展 3229261.3課題研究?jī)?nèi)容 5135782LVDS理論及電路設(shè)計(jì)關(guān)鍵技術(shù) 7193612.1LVDS技術(shù) 7296042.1.1LVDS簡(jiǎn)述 7172652.1.2LVDS的通信模式 969092.2BLVDS技術(shù) 1092682.3LVDS/BLVDS數(shù)據(jù)傳輸?shù)年P(guān)鍵技術(shù) 12273732.4低壓差分技術(shù)的應(yīng)用 13311942.5本章小結(jié) 13177173系統(tǒng)方案設(shè)計(jì) 15221233.1性能要求 15301813.2方案設(shè)計(jì)分析 15223533.3系統(tǒng)總體方案 1620303.4系統(tǒng)方案中各器件的選擇 17312693.4.1BLVDS接口芯片 17202973.4.2存儲(chǔ)器芯片的選擇 18257813.4.3主控芯片的選擇 20238993.4.4電源芯片的選擇 2187923.4.5其它主要芯片的選取 22311073.5本章小結(jié) 23104484系統(tǒng)硬件電路設(shè)計(jì) 24181554.1數(shù)據(jù)接收模塊 24187594.1.1BLVDS接口電路設(shè)計(jì) 24189674.1.2RS-422接口模塊 2656774.2Flash存儲(chǔ)模塊 27214514.3USB讀數(shù)模塊電路設(shè)計(jì) 28197084.4配置接口設(shè)計(jì) 30174694.5電源電路設(shè)計(jì) 32286V電源設(shè)計(jì) 32288444.5.2隔離的5V、3.3V、2.5V電源設(shè)計(jì) 3240824.6退耦電路設(shè)計(jì) 3317434.7本章小結(jié) 3462335系統(tǒng)的軟件設(shè)計(jì) 35257985.1FPGA通信邏輯設(shè)計(jì) 3546265.1.1控制接收數(shù)據(jù)程序 36208385.1.2數(shù)據(jù)緩存模塊 3756005.1.3FLASH存儲(chǔ)控制程序設(shè)計(jì) 40257935.1.4消抖程序設(shè)計(jì) 47107045.2USB讀數(shù)軟件設(shè)計(jì) 48161315.3上位機(jī)軟件設(shè)計(jì) 5197195.4本章小結(jié) 53169986系統(tǒng)測(cè)試 54272416.1系統(tǒng)功能測(cè)試 54263346.2實(shí)測(cè)結(jié)果 5537636.3本章小節(jié) 5639797總結(jié)與展望 57297437.1工作總結(jié) 57246197.2工作展望 578237參考文獻(xiàn) 597990攻讀碩士學(xué)位期間發(fā)表的論文及所取得的研究成果 624547致謝PAGE301緒論1.1選題的研究背景及意義新中國(guó)成立以來(lái)，我國(guó)的航空航天事業(yè)在政府的支持下不斷發(fā)展，目前我國(guó)的航空航天事業(yè)在國(guó)際上已經(jīng)占有重要地位。探月衛(wèi)星的成功發(fā)射、我國(guó)位于世界前列的洲際導(dǎo)彈水平以及很高的衛(wèi)星發(fā)射成功率等等，這些都說(shuō)明了我國(guó)在航空航天發(fā)展方面取得了不可忽視的成就。在航空航天事業(yè)的發(fā)展中，飛行器的研究至關(guān)重要。在研究中主要通過(guò)采用遙測(cè)系統(tǒng)和外測(cè)系統(tǒng)檢測(cè)到的數(shù)據(jù)來(lái)獲得目標(biāo)對(duì)象的狀態(tài)。其中外測(cè)系統(tǒng)任務(wù)是對(duì)航天器進(jìn)行跟蹤測(cè)量，獲取航天器的運(yùn)動(dòng)參數(shù)，確定航天器的軌道和位置。遙測(cè)系統(tǒng)的任務(wù)是接收從航天器發(fā)送的關(guān)于航天器上設(shè)備工作狀態(tài)、空間環(huán)境參數(shù)和宇航員的生理信息等[1]。它在航天器一二級(jí)分離的時(shí)刻被釋放出來(lái)，耗盡的一級(jí)發(fā)動(dòng)機(jī)經(jīng)爆破與二級(jí)分離，在數(shù)十萬(wàn)米高空，與一級(jí)發(fā)動(dòng)機(jī)殘骸一起起爆、燃燒、墜落，之后要找到它讀出測(cè)量到的參數(shù)[2]。遙測(cè)技術(shù)是電子學(xué)科的一個(gè)分支，在科學(xué)研究中占重要地位。因此，研究遙測(cè)技術(shù)具有非常重要的意義。按照傳輸信道的不同，遙測(cè)系統(tǒng)有無(wú)線電遙測(cè)和回收遙測(cè)兩種方式[3]。無(wú)線遙測(cè)技術(shù)作為主要的測(cè)試手段在航天項(xiàng)目研究和飛行器的飛行試驗(yàn)中發(fā)揮了重大作用，它可以有效的節(jié)約成本和工作周期，而且具有信息反饋速度快、控制靈活，易管理的特點(diǎn)。但是有些場(chǎng)合并不適合采用這種方式來(lái)實(shí)現(xiàn)數(shù)據(jù)傳輸，例如在飛行器以很高的速度返回大氣層時(shí)，在某一高度和時(shí)間內(nèi)進(jìn)入黑障區(qū)會(huì)中斷與地面的通信聯(lián)絡(luò)，此時(shí)以無(wú)線方式收發(fā)的數(shù)據(jù)都是無(wú)效的[4]；其次，航天飛行器發(fā)射后離地面距離很遠(yuǎn)，使用無(wú)線方法，會(huì)使一定范圍內(nèi)的無(wú)線電器件也可以接收到保密數(shù)據(jù)，此時(shí)它的安全性能很低，不利于用在航天試驗(yàn)中。再次，無(wú)線方式的帶寬窄，不能實(shí)現(xiàn)速變參量多的傳輸，使用無(wú)線遙測(cè)方式可能會(huì)在試驗(yàn)中不能測(cè)量到某些重要參數(shù)[5]。第四，無(wú)線遙測(cè)方式易受天氣因素（尤其是大霧）和環(huán)境因素影響，可靠性較差。綜上看來(lái)急需其它的測(cè)試手段來(lái)彌補(bǔ)這些缺點(diǎn)。遙測(cè)記錄儀應(yīng)運(yùn)而生，將它界定為回收遙測(cè)系統(tǒng)中。在進(jìn)行試驗(yàn)前，把遙測(cè)記錄儀安裝在航天飛行器內(nèi)，實(shí)時(shí)記錄各種參數(shù)，如高度、速度、航向、過(guò)載、姿態(tài)、推力、油量等，等航天飛行器著陸后尋找到記錄儀，根據(jù)讀取記錄儀中的數(shù)據(jù)來(lái)分析飛行試驗(yàn)的結(jié)果。另外當(dāng)遙測(cè)記錄儀安裝在飛行器上時(shí)能通過(guò)地面長(zhǎng)線電纜網(wǎng)實(shí)時(shí)監(jiān)測(cè)其工作狀態(tài)。由于遙測(cè)記錄儀有很好的保護(hù)措施，所以能抗擊一定程度的猛烈撞擊、烈火焚燒、深海浸泡等外界影響。同時(shí)，在安全性能上回收遙測(cè)具有高可靠性，只要它方找不到“黑匣子”，就不能得到遙測(cè)數(shù)據(jù)[6]。所以，回收遙測(cè)在飛行器飛行試驗(yàn)中得到了較廣泛的應(yīng)用。同時(shí)面臨著采集器件ADC等性能的不斷提高，遙測(cè)記錄系統(tǒng)中要將采集到的大量數(shù)據(jù)高速穩(wěn)定實(shí)時(shí)的傳輸?shù)酱鎯?chǔ)器中成為瓶頸，應(yīng)用傳統(tǒng)的傳輸標(biāo)準(zhǔn)例如RS-422、RS-485、TTL等已經(jīng)不能滿足要求，需要用一種有效的手段去解決這個(gè)問(wèn)題。采用LVDS（（LVDS(Low-VoltageDifferentialSignaling)即差分信號(hào)技術(shù)[7]，它的低壓擺幅特性能使信號(hào)傳輸率達(dá)到幾百兆比特每秒以上，同時(shí)具有超低功耗、抗干擾性能好和低電壓供電等優(yōu)點(diǎn)）信號(hào)方式來(lái)傳輸采集數(shù)據(jù)可以解決此瓶頸。同時(shí)對(duì)于存儲(chǔ)器的容量也有很高的要求，且成功的研制出遙測(cè)數(shù)據(jù)記錄儀系統(tǒng)，對(duì)于航天飛行器的研究有著很好的指導(dǎo)作用。所以在本系統(tǒng)的研究中，數(shù)據(jù)存儲(chǔ)記錄儀采用LVDS接口來(lái)實(shí)時(shí)接收遙測(cè)綜合控制器采集后發(fā)出的多路數(shù)據(jù)并用大容量的存儲(chǔ)器將之存儲(chǔ)。1.2國(guó)內(nèi)外研究現(xiàn)狀1.2.1LVDS技術(shù)的現(xiàn)狀與發(fā)展隨著電子學(xué)和通信技術(shù)發(fā)展的神速，在日新月異的今天，LVDS技術(shù)可以滿足高速數(shù)傳適應(yīng)于數(shù)據(jù)量急速增長(zhǎng)的要求?，F(xiàn)今國(guó)內(nèi)外對(duì)LVDS技術(shù)的研究已經(jīng)日益普及，尤其是NS公司和TI公司，作為研制LVDS技術(shù)的佼佼者，先后發(fā)行了頻率范圍很廣的基于LVDS的接口芯片，可滿足各種領(lǐng)域的要求[8]。其他廠商也努力研制、不斷創(chuàng)新，LVDS技術(shù)更加成熟，應(yīng)用更為廣泛。綜合來(lái)看，國(guó)外LVDS產(chǎn)品的優(yōu)勢(shì)有兩個(gè)：首先是種類多，如NS公司研制的產(chǎn)品其頻率可以從幾十兆到幾吉，充分滿足了市場(chǎng)的各種要求；其次性能高，如德州儀器的

SN65LVDS20，傳輸速率達(dá)到4Gbps，抖動(dòng)小于45ps，延時(shí)小于630ps，傳輸速率很高，功耗也極小。這些產(chǎn)品應(yīng)用到各個(gè)領(lǐng)域中，發(fā)揮了很重要的作用。例如在科研上，RolfJahne等研制了可接收速率為1.25Gbps的LVDS接收器，用于同步光纖網(wǎng)絡(luò)以及同步數(shù)字層級(jí)[9]。在通信方面，MAXIM公司研制的數(shù)傳率可以達(dá)到吉比特的LVDS串行器，還提供可編程擴(kuò)頻調(diào)制功能，有效降低EMI，它工作于1.8V核電源，體積小，成本低，可用于導(dǎo)航和信號(hào)識(shí)別上[10]。早前，因?yàn)楦鞣N原因，我國(guó)對(duì)LVDS技術(shù)的研究相對(duì)落后，自行研制的產(chǎn)品也很少，而且傳輸速率不高[11]。隨著信息通信業(yè)成為國(guó)民經(jīng)濟(jì)增長(zhǎng)的支柱和先導(dǎo)產(chǎn)業(yè)，首先面臨數(shù)據(jù)傳輸需要的急劇增加，繼而國(guó)內(nèi)開(kāi)始重視LVDS技術(shù)，經(jīng)不斷研究有了技術(shù)的突破和創(chuàng)新。上世紀(jì)七十年代劉伯安等人開(kāi)發(fā)了數(shù)傳率的可達(dá)3.125Gbps的多電平LVDS收發(fā)器。其發(fā)送器發(fā)送數(shù)據(jù)以5電平形式，接收器將接收到的信號(hào)恢復(fù)為一個(gè)固定幅度的信號(hào)（利用內(nèi)部的數(shù)控增益和自動(dòng)增益控制電路）供給下一級(jí)AD轉(zhuǎn)換為數(shù)字信號(hào)。同年尤揚(yáng)等人針對(duì)電源電壓低導(dǎo)致電路異常的問(wèn)題，開(kāi)發(fā)出的LVDS接收電路可以接收0.05~2.35V的低電壓，數(shù)傳率為1.6Gbps。卞振鵬，姚若河和鄭學(xué)仁等在2008年提出一種1Gbps低功耗軌到軌的mini-LVDS接收器。利用新型的差分輸入級(jí)實(shí)現(xiàn)了軌對(duì)軌的輸入，通過(guò)共用負(fù)載管的NMOS和PMOS輸入對(duì)來(lái)接收信號(hào)，二極管連接的負(fù)載管鉗制穩(wěn)定了輸出的共模、差模。而且輸入級(jí)增益不受偏置電流制約[12]。1.2.2存儲(chǔ)技術(shù)的現(xiàn)狀及發(fā)展存儲(chǔ)系統(tǒng)是數(shù)字信息保存的重要場(chǎng)所，而數(shù)據(jù)信息是國(guó)家、企業(yè)和社會(huì)賴以生存和發(fā)展的基礎(chǔ)之一，促使存儲(chǔ)技術(shù)的熱潮在世界范圍內(nèi)興起。現(xiàn)今比較成熟的記錄信息、存儲(chǔ)信息的方式主要有磁帶記錄方式和固態(tài)記錄器。磁帶記錄儀是采用磁性材料的剩磁效應(yīng)將測(cè)量記錄在記錄儀表上。它采用了許多機(jī)械元件作為組成單元，存在占用空間大、耗電量大（導(dǎo)致電池使用時(shí)間短）、容量有限、控制繁雜度高的缺點(diǎn)，而且它存在易損壞的活動(dòng)部件[13]，導(dǎo)致記錄儀毀壞。磁帶記錄儀的毀壞不易被修復(fù)，數(shù)據(jù)無(wú)法重新發(fā)送，會(huì)造成數(shù)據(jù)丟失的情況。為彌補(bǔ)這些劣勢(shì)，逐漸出現(xiàn)固態(tài)存儲(chǔ)記錄儀，它是通過(guò)存儲(chǔ)芯片內(nèi)部晶體管的開(kāi)關(guān)狀態(tài)來(lái)存儲(chǔ)數(shù)據(jù)的，相對(duì)于磁帶記錄器不需要讀寫(xiě)頭、不需要存儲(chǔ)介質(zhì)移動(dòng)（轉(zhuǎn)動(dòng)），它的存儲(chǔ)密度高、存儲(chǔ)速度快、功耗低、體積小、重量輕。固態(tài)存儲(chǔ)器的制作工藝不斷提高，非常適用于做飛行器的數(shù)據(jù)存儲(chǔ)設(shè)備。隨著固態(tài)存儲(chǔ)器的不斷發(fā)展，其制作工藝、存儲(chǔ)密度、功耗等性能大幅度提升，各個(gè)領(lǐng)域都開(kāi)始青睞固態(tài)存儲(chǔ)器產(chǎn)品，相關(guān)公司也紛紛投入對(duì)固態(tài)存儲(chǔ)器的研究中。研究的原始初衷為代替磁帶記錄器，所以在外形、功能等方面仍和磁記錄儀相似。在固態(tài)存儲(chǔ)器件的應(yīng)用基礎(chǔ)上，固態(tài)記錄器于上世紀(jì)八十年代初投入使用，首先是應(yīng)用到軍事領(lǐng)域[14]。例如Fairchild0航天公司針對(duì)極地軌道磁測(cè)量衛(wèi)星研制的一款以cmosram為存儲(chǔ)介質(zhì)的固態(tài)記錄器?，F(xiàn)如今固態(tài)記錄器的發(fā)展前景更為廣闊，在眾多的生產(chǎn)廠商中L-3通信公司和美國(guó)的CALCULEX公司為領(lǐng)軍者，位于世界軍工企業(yè)100強(qiáng)。L-3通信公司生產(chǎn)的記錄器主要應(yīng)用于航天領(lǐng)域，它們公司研制的美國(guó)國(guó)家海洋大氣局第三代實(shí)用氣象觀測(cè)衛(wèi)星NOAA，其軌道接近正圓的太陽(yáng)同步軌道，用于日常的氣象業(yè)務(wù)。另一款美國(guó)航天局發(fā)射的LANDSAT陸地衛(wèi)星，其軌道設(shè)計(jì)為與太陽(yáng)同步的進(jìn)極地圓形軌道，確保遙感感測(cè)條件的基本一致，利于圖像的對(duì)比。彈載記錄器BLU-109的存儲(chǔ)介質(zhì)為閃存，再不加炸彈組件的情況下重約906千克，可侵徹1米多厚的加固混凝土結(jié)構(gòu)，應(yīng)用于空中發(fā)射導(dǎo)彈。隨著半導(dǎo)體技術(shù)的飛速發(fā)展，固態(tài)記錄器也從幾百兆比特發(fā)展到幾百吉比特，應(yīng)用范圍也從機(jī)載、星載擴(kuò)展到車(chē)載、彈載[15]。國(guó)內(nèi)對(duì)數(shù)據(jù)存儲(chǔ)技術(shù)的研制起步較晚，初期階段僅是研制以磁心為記憶元件的磁芯存儲(chǔ)器。隨著數(shù)據(jù)的爆炸性增長(zhǎng)，根據(jù)我國(guó)國(guó)家信息化建設(shè)的緊迫要求和高科技產(chǎn)業(yè)發(fā)展的要求，中國(guó)的存儲(chǔ)產(chǎn)業(yè)開(kāi)始進(jìn)入快速發(fā)展的階段。中科院為我國(guó)最早將固態(tài)存儲(chǔ)器實(shí)際運(yùn)用到衛(wèi)星上的部門(mén)，于1999年發(fā)射的實(shí)踐五號(hào)，是我國(guó)第一顆采用公用平臺(tái)思想設(shè)計(jì)的小型科學(xué)實(shí)驗(yàn)衛(wèi)星。它的存儲(chǔ)介質(zhì)為SDRAM[16]，完成了對(duì)航天器S波段高速數(shù)傳發(fā)射機(jī)與大容量固態(tài)存儲(chǔ)器進(jìn)行在軌測(cè)試的任務(wù)。中北大學(xué)也很重視數(shù)據(jù)記錄儀的研制：在2007年研制的過(guò)載測(cè)試系統(tǒng)，成功應(yīng)用于彈丸侵徹混凝土硬目標(biāo)以及彈丸侵徹硬土與混凝土復(fù)合介質(zhì)加速度的測(cè)試[17]。研究的別的一系列產(chǎn)品也都成功的用于實(shí)際測(cè)量中，并取得良好的結(jié)果[18]。根據(jù)固態(tài)記錄器技術(shù)的發(fā)展來(lái)看，主要投入的方向?yàn)椋?）高速率面對(duì)采集器件ADC等性能的提高，采集后大量數(shù)據(jù)的高速穩(wěn)定實(shí)時(shí)傳輸?shù)酱鎯?chǔ)器中成為瓶頸，總線接口技術(shù)可解決此問(wèn)題。2）大容量由于實(shí)際應(yīng)用中對(duì)記錄器容量需求顯著增加，因此要求記錄器單機(jī)容量越來(lái)越大，有的要求幾T的量級(jí)。3）低功耗隨著集成電路的集成度不斷提高，低壓供電成為急需，可以降低功耗減小成本；還能利用掉電進(jìn)掉電中斷的方式，將要保存的數(shù)據(jù)保存下來(lái)，降低系統(tǒng)功耗。高集成度隨著集成電路的不斷發(fā)展，存儲(chǔ)器的設(shè)計(jì)趨向于軟件設(shè)計(jì)，使得人們對(duì)體積小、耐用、技術(shù)含量高的存儲(chǔ)器越來(lái)越大的需求的到滿足，它在整個(gè)集成電路產(chǎn)業(yè)中發(fā)揮得作用越來(lái)越大。5）模塊化固態(tài)記錄儀今后的主流設(shè)計(jì)方向是模塊化、系列化、標(biāo)準(zhǔn)化，大幅度降低了工作周期很成本費(fèi)用[19]。1.3課題研究?jī)?nèi)容本文為基于LVDS的某武器遙測(cè)系統(tǒng)數(shù)據(jù)記錄儀研制，整個(gè)系統(tǒng)的設(shè)計(jì)思路是首先在接收數(shù)據(jù)端實(shí)時(shí)接收由采集和加密部件發(fā)出的大量數(shù)據(jù)，并將接收到的差分信號(hào)數(shù)據(jù)轉(zhuǎn)換為我們常用的TTL信號(hào)，送入FIFO進(jìn)行緩存，然后由通信控制器件FPGA將數(shù)據(jù)寫(xiě)入FLASH存儲(chǔ)器中，最終由上位機(jī)通過(guò)USB接口來(lái)讀取存入存儲(chǔ)器的數(shù)據(jù)。以下為章節(jié)安排：第一章：闡述了本設(shè)計(jì)的研究背景和意義，分析了國(guó)內(nèi)外的研究現(xiàn)狀，并提出了本課題的研究?jī)?nèi)容。第二章：簡(jiǎn)介L(zhǎng)VDS技術(shù)和BusLVDS的相關(guān)理論，概括了傳輸?shù)蛪翰罘中盘?hào)的高速數(shù)字電路的關(guān)鍵技術(shù)，最后簡(jiǎn)要介紹低壓差分信號(hào)的應(yīng)用。第三章：根據(jù)性能要求，設(shè)計(jì)了系統(tǒng)的總體方案，并對(duì)器件做了選型。第四章：系統(tǒng)硬件電路設(shè)計(jì)：主要包括數(shù)據(jù)接收模塊、數(shù)字隔離模塊、數(shù)據(jù)存儲(chǔ)模塊、USB接口模塊。第五章：軟件設(shè)計(jì)與實(shí)現(xiàn)：采用ISE9.1進(jìn)行模塊化編程，論述了各模塊的功能及實(shí)現(xiàn)；介紹了上位機(jī)軟件的實(shí)現(xiàn)。第六章：對(duì)系統(tǒng)進(jìn)行了功能測(cè)試，并進(jìn)行實(shí)測(cè)實(shí)驗(yàn)，比對(duì)結(jié)果。第七章：總結(jié)全文，闡述了本設(shè)計(jì)要完成的工作，概括了需要進(jìn)一步完善的內(nèi)容。2LVDS理論及電路設(shè)計(jì)關(guān)鍵技術(shù)2.1LVDS技術(shù)2.1.1LVDS簡(jiǎn)述現(xiàn)今有很多種邏輯電平形式，其中使用最多的是CMOS及LVTTL，但隨著信息產(chǎn)業(yè)的發(fā)展，對(duì)數(shù)傳率、傳輸距離等特性的要求逐漸增高，傳統(tǒng)的邏輯形式已經(jīng)無(wú)法滿足要求。而出現(xiàn)的LVDS高速邏輯電平則是應(yīng)運(yùn)而生。它是一種具有低擺幅的低壓差分信號(hào)傳輸技術(shù)，也是一種通用的接口標(biāo)準(zhǔn)，適合高速數(shù)據(jù)傳輸。LVDS最早由美國(guó)NS公司提出，此技術(shù)經(jīng)ANSI/TIA/EIA-644-1995標(biāo)準(zhǔn)規(guī)定得到了業(yè)界認(rèn)可，其主要是規(guī)定了LVDS傳輸?shù)碾娞匦?。LVDS技術(shù)可使產(chǎn)品達(dá)到100Mbps—1Gbps以上的高數(shù)據(jù)傳輸速率，來(lái)源于它擺幅為350mV的低壓差分信號(hào)，可使數(shù)據(jù)快速過(guò)渡和切換。此外，這種機(jī)制與特性決定了LVDS技術(shù)抗噪聲性能好、耗電量小的優(yōu)點(diǎn)。LVDS技術(shù)的設(shè)計(jì)理念適用于印制電路板內(nèi)的數(shù)據(jù)傳輸，同樣能使電路板、模塊、機(jī)架、機(jī)柜或機(jī)箱與機(jī)箱之間進(jìn)行穩(wěn)定傳輸。應(yīng)用于較復(fù)雜的接口通信芯片組時(shí)不僅減少了連接器所需的物理空間，還大幅降低了系統(tǒng)的連接器和電纜成本。綜上所述，要獲得高速數(shù)據(jù)傳輸，LVDS為一個(gè)理想的解決方案。圖2.1LVDS驅(qū)動(dòng)器和接收器原理圖圖2.1的驅(qū)動(dòng)器中有一個(gè)標(biāo)稱值為3.5mA的恒流源。M1、M2、M3、M4為NMOS管。工作狀態(tài)為M1、M4導(dǎo)通，M2、M3截至，因?yàn)榻邮掌鬏斎胱杩狗浅?，所?.5mA的電流幾乎全部從下往上流過(guò)一百歐姆的電阻；或者M(jìn)2、M3導(dǎo)通，M1、M4截止，電流從上往下流過(guò)一百歐姆的電阻。故在接收器的輸入端產(chǎn)生了±350mV的電壓，即形成一個(gè)有效的“1”或“0”的邏輯狀態(tài)。綜上可得LVDS相對(duì)于其它接口有以下優(yōu)點(diǎn)：1）高速傳輸能力由于LVDS邏輯電平是幅度非常低的信號(hào)，變化為350mV左右，相比于其他高電平接口，狀態(tài)可以更快的切換。對(duì)于點(diǎn)到點(diǎn)的連接，傳輸速率高達(dá)數(shù)百M(fèi)bps。2）低功耗特性LVDS是恒流源驅(qū)動(dòng)，它的電流不會(huì)隨著頻率的增加而改變，所以LVDS的功耗基本是恒定的。尤其在高頻條件下，LVDS的功耗明顯遠(yuǎn)遠(yuǎn)低于CMOS的功耗。在傳輸速率越來(lái)越高的今天，LVDS的低功耗特性越來(lái)越顯著。3）低電源供電隨著集成電路的集成度不斷提高，低壓供電成為急需。低電壓不僅可以降低功耗減小成本，還能大幅度減小芯片的散熱壓力。LVDS是的低壓擺幅信號(hào)，供電電壓只需提供低電壓。4）噪聲性能好LVDS技術(shù)的驅(qū)動(dòng)器采用的是奇數(shù)模式，即驅(qū)動(dòng)器的傳輸線上傳輸?shù)氖堑攘?、方向相反的電流，這種兩根差分線互為返回路徑的模式不易受開(kāi)關(guān)噪聲的干擾，產(chǎn)生電波輻射小。其次，LVDS的低壓擺幅攜帶能量小，產(chǎn)生電磁輻射的電場(chǎng)強(qiáng)度就會(huì)小，從而EMI很低。而且LVDS的差分傳輸線緊密耦合時(shí)，只響應(yīng)正負(fù)電壓之差，故其發(fā)出的電磁場(chǎng)相互抵消，抑制了共模噪聲。5）高可靠性LVDS的驅(qū)動(dòng)器和接收器是恒流源驅(qū)動(dòng)，避免熱插拔時(shí)造成的損壞。同時(shí)在出現(xiàn)輸入開(kāi)路或輸入懸浮等鏈路狀況或故障時(shí)，能啟動(dòng)故障防護(hù)功能，保證了性能的穩(wěn)定。6）成本低廉LVDS僅需要一個(gè)終接電阻，有的芯片將此電阻內(nèi)嵌于芯片中，相對(duì)其他傳輸線路更節(jié)省成本，同時(shí)它的耗電量小的特性，可增大印制電路板的使用率。2.1.2LVDS的通信模式LVDS通信模式是專門(mén)針對(duì)點(diǎn)到點(diǎn)信號(hào)傳輸而設(shè)計(jì)的，也可以實(shí)現(xiàn)一點(diǎn)對(duì)多點(diǎn)的連接[20]。1）點(diǎn)對(duì)點(diǎn)圖2.2為典型的點(diǎn)對(duì)點(diǎn)拓?fù)涞腖VDS驅(qū)動(dòng)器和接收器對(duì)。對(duì)互連阻抗的控制、驅(qū)動(dòng)器的負(fù)載是否恰當(dāng)及互連的終接方法，是設(shè)計(jì)低抖動(dòng)信號(hào)傳輸時(shí)要考慮的關(guān)鍵問(wèn)題。圖2.2點(diǎn)對(duì)點(diǎn)拓?fù)浣Y(jié)構(gòu)原理圖這種結(jié)構(gòu)簡(jiǎn)單易操作，連接PCB板與電纜的連接部件少，蘊(yùn)含著可以很大程度上調(diào)節(jié)信號(hào)線路的阻抗，保證數(shù)據(jù)的高速傳輸。采用LVDS接口可以提供快速邊沿的驅(qū)動(dòng)器輸出信號(hào)，該信號(hào)可保證數(shù)Gbit的傳輸速率。同時(shí)這種快速切換的信號(hào)對(duì)于任何的阻抗不連續(xù)點(diǎn)都極為敏感，需要人們對(duì)互連進(jìn)行精心的設(shè)計(jì)。2）點(diǎn)對(duì)多點(diǎn)與點(diǎn)到點(diǎn)拓?fù)洳煌?，多點(diǎn)拓?fù)洳捎昧斯蚕韱畏N互連的多個(gè)信號(hào)驅(qū)動(dòng)器和接收器。采用單個(gè)驅(qū)動(dòng)器和多個(gè)接收器時(shí)的多點(diǎn)拓?fù)浣Y(jié)構(gòu)則被稱為“多分支”拓?fù)?。圖2.3多分支拓?fù)浣Y(jié)構(gòu)原理圖圖2.3是典型的點(diǎn)對(duì)多點(diǎn)的結(jié)構(gòu)圖，這種結(jié)構(gòu)在遠(yuǎn)端的接收器端對(duì)信號(hào)總線進(jìn)行終接，只有在信號(hào)驅(qū)動(dòng)器位于總線上相對(duì)于接收器的另一端時(shí)才能采用。在其他的情況下，總線的兩端都需要終接。LVDS在實(shí)現(xiàn)多點(diǎn)數(shù)據(jù)通信中，通信節(jié)點(diǎn)較多時(shí)，需要考慮的主要是阻抗匹配（按照IEEE規(guī)定，電阻為100Ω）等配置，設(shè)計(jì)不良會(huì)很大程度上波及通信的可靠性。多個(gè)驅(qū)動(dòng)器和多個(gè)接收器與一條共用總線之間的物理連接，是成功的多分支拓?fù)浣Y(jié)構(gòu)設(shè)計(jì)所面臨的一個(gè)特有的挑戰(zhàn)[21]。此挑戰(zhàn)主要在于器件的加載和器件的連接線（短引線）在共有總線上引入的阻抗不連續(xù)性。讓受到加載的總線保持匹配和使用信號(hào)沿受到調(diào)控的信號(hào)驅(qū)動(dòng)器，是在多點(diǎn)拓?fù)渲袑?shí)現(xiàn)無(wú)錯(cuò)信號(hào)傳輸?shù)年P(guān)鍵。LVDS的兩個(gè)版本已經(jīng)針對(duì)多點(diǎn)結(jié)構(gòu)進(jìn)行了優(yōu)化：總線LVDS（B-LVDS）和多點(diǎn)LVDS（M-LVDS）。綜上所述，LVDS是專門(mén)針對(duì)點(diǎn)到點(diǎn)信號(hào)傳輸而設(shè)計(jì)的，點(diǎn)到點(diǎn)鏈路可以在芯片組最高性能下運(yùn)作（如連接能夠支持此速度）。一些器件可以用于點(diǎn)到多點(diǎn)的應(yīng)用中，這依賴于輸出沿速率、線腳長(zhǎng)度、負(fù)載數(shù)、負(fù)載間距等。但是嚴(yán)格地說(shuō)，只有B-LVDS和M-LVDS總線收發(fā)器才可支持點(diǎn)到多點(diǎn)的配置。所以綜合考慮，為了實(shí)現(xiàn)本設(shè)計(jì)要求的接收多路LVDS信號(hào)，即多點(diǎn)數(shù)據(jù)通信，最終選擇BLVDS作為接收器件。2.2BLVDS技術(shù)BusLVDS（buslowvoltagedifferentialsignaling），也叫總線型LVDS，簡(jiǎn)稱BLVDS，是為了適應(yīng)數(shù)據(jù)傳輸發(fā)展而延伸出來(lái)的。這項(xiàng)技術(shù)的面世進(jìn)一步將LVDS的應(yīng)用范圍擴(kuò)大。主要應(yīng)用于多點(diǎn)通信范疇[22]。典型的總線應(yīng)用配置一般為雙向半雙工點(diǎn)到點(diǎn)配置和多點(diǎn)總線配置，分別如下圖2.4和2.5所示：圖2.4點(diǎn)到點(diǎn)配置圖2.5多點(diǎn)總線配置BLVDS應(yīng)用于總線多站式及多點(diǎn)方案，要附加總線仲裁設(shè)計(jì)、更大的驅(qū)動(dòng)電流和更好的阻抗匹配設(shè)計(jì)。B-LVDS具有LVDS的許多特性，但采用了強(qiáng)度高得多的電流驅(qū)動(dòng)(典型值10mA)和受控(更慢)的信號(hào)沿速率。增強(qiáng)的驅(qū)動(dòng)電流以便驅(qū)動(dòng)線路兩端均設(shè)有終端裝置的雙向總線。受控信號(hào)沿變化率有助于減小分支結(jié)構(gòu)中由于多處負(fù)載和相應(yīng)的端引線而引起的反射。但較慢的信號(hào)沿變化率限制了B-LVDS數(shù)據(jù)傳輸率，使之一般不超過(guò)800Mbps。它的主要特點(diǎn)為：1）高速應(yīng)用2）低功耗：BLVDS切換到一種互連只需要10mA的回路電流。一般來(lái)說(shuō)，BLVDS的負(fù)載功率僅為2.5mW。這遠(yuǎn)低于其它高性能總線技術(shù)，它們需使用大電流（BTL需高達(dá)80mA和GTL需40mA）[23]。3）低擺幅/低噪聲/低EMI：BLVDS使用的是低擺幅的差分信號(hào)，由2.1.1已經(jīng)分析過(guò)，可知這種信號(hào)可以降低噪聲減小EMI。下圖2.6是各種背板技術(shù)電壓擺幅的比較：圖2.6各背板技術(shù)電壓幅值的比較綜上所述，BLVDS相對(duì)于別的總線技術(shù)來(lái)說(shuō)有很多的優(yōu)勢(shì)，就總體的系統(tǒng)功耗帶來(lái)的優(yōu)勢(shì)而言，沒(méi)有哪種總線驅(qū)動(dòng)技術(shù)堪與BLVDS相比。BLVDS的片上功耗最低，它可以僅用10mA就驅(qū)動(dòng)重負(fù)載的總線，它還可以最大限度減小來(lái)自于其他與總線相連的收發(fā)機(jī)對(duì)總線的加載效應(yīng)。在系統(tǒng)總體性能方面也帶來(lái)的另一個(gè)巨大的好處，即端接的低成本和端接器的低功率耗散[24]。BLVDS技術(shù)是針對(duì)多點(diǎn)總線接口問(wèn)題提出的一個(gè)理想解決方案。它在工業(yè)控制、電信基礎(chǔ)設(shè)施和計(jì)算機(jī)的外圍設(shè)備接口等領(lǐng)域具有廣闊的應(yīng)用空間[25]。BLVDS解決了許多在高速總線設(shè)計(jì)方面所面臨的挑戰(zhàn)，有效的彌補(bǔ)了LVDS在多點(diǎn)數(shù)據(jù)通信中的缺陷。2.3LVDS/BLVDS數(shù)據(jù)傳輸?shù)年P(guān)鍵技術(shù)在應(yīng)用LVDS/BLVDS技術(shù)時(shí)，要根據(jù)其特性掌握差分信號(hào)在單板設(shè)計(jì)上的經(jīng)驗(yàn)法則。低壓差分信號(hào)在系統(tǒng)整體的布局、印制電路板的布線構(gòu)思、減小EMI（電磁干擾）/EMC（電磁兼容）的設(shè)計(jì)等等都是需要特別注意的事項(xiàng)。在此，設(shè)計(jì)時(shí)應(yīng)注意的幾個(gè)方面為下所列： 1）印制電路板應(yīng)使用四層或四層以上，對(duì)于邊沿變化率高的TTL信號(hào)要與差分線用地層隔開(kāi)，防止TTL單端信號(hào)串入LVDS傳輸線上引起干擾。若必須使兩種形式的電平方式放置在同一層時(shí)，要確保這兩種電平信號(hào)間隔較遠(yuǎn)，最好使用隔離電路將之隔開(kāi)；建議分層的順序?yàn)锽usLVDS信號(hào)層、電源信號(hào)層、地信號(hào)層、TTL信號(hào)層及其它信號(hào)層。2）在印制電路板上，盡量保持兩條差分線對(duì)等間距，以避免差分阻抗的不連續(xù)性。其次尤其注意等長(zhǎng)，避免出現(xiàn)兩條傳輸線上的時(shí)延引起共模噪聲；3）在滿足第二條的情況下，差分線的布設(shè)要盡量短，目的在于縮短電磁干擾/電磁兼容的線路。在差分線對(duì)內(nèi)，線間距也要盡可能小，保證傳輸線緊耦合，提高抗噪聲能力。4）差分傳輸線最好不要更換層次，更換參考平面，不得不換層時(shí)，差分線對(duì)要嚴(yán)格保持一致?lián)Q到另一層。5）PCB板中要控制過(guò)孔的數(shù)量，并將過(guò)孔值徑調(diào)節(jié)至合適范圍，將容性電感的值控制在最??；6）要保持LVDS信號(hào)線的PCB地線層返回路徑的連續(xù)。不要跨越分割，否則跨越分割部分的傳輸線會(huì)因?yàn)閰⒖计矫娴牟贿B續(xù)或缺少參考平面而導(dǎo)致阻抗的不連續(xù)[26]；7）布線不使用90°拐角走線，那樣會(huì)導(dǎo)致阻抗不連續(xù)，應(yīng)用圓弧走線或者135°折線；8）差分傳輸線對(duì)與對(duì)的間距為4-6倍的對(duì)內(nèi)間距。此間距的設(shè)定為降低串?dāng)_的影響。在高數(shù)據(jù)率情況下，對(duì)與對(duì)的間距要調(diào)節(jié)至10倍。條件允許的情況下在對(duì)與對(duì)的間距中安放接地過(guò)孔或布置地線。9）安裝終端匹配電阻在信號(hào)傳輸上，來(lái)產(chǎn)生正常工作的差分電壓，同時(shí)可以消除反射。此端接電阻阻值為Rterm=2×Z0（Z0為單端信號(hào)線的特性阻抗），一般要控制在85Ω-116Ω之間，最好為100Ω，此阻值在接收端可以呈現(xiàn)很好的差分信號(hào)。匹配電阻使用封裝比較小的貼片電阻[27]，布設(shè)位置就近于管腳（5毫米內(nèi)）。10）LVDS的傳輸媒介是電纜時(shí)，要防止信號(hào)在媒質(zhì)終端處發(fā)生反射，要使用與電纜相匹配的終端電阻以減少電磁干擾。LVDS器件也要盡可能放置于連接器LVDS輸入端的附近。2.4低壓差分技術(shù)的應(yīng)用此技術(shù)目前的應(yīng)用領(lǐng)域非常廣泛，例如在航空航天領(lǐng)域、汽車(chē)電子領(lǐng)域、各種通信領(lǐng)域等對(duì)LVDS技術(shù)的使用持續(xù)增長(zhǎng)。在航空航天領(lǐng)域，LVDS技術(shù)適用于對(duì)數(shù)據(jù)或圖像的高速實(shí)時(shí)可靠傳輸要求很高的情況；在移動(dòng)通信領(lǐng)域，LVDS技術(shù)可實(shí)現(xiàn)基站內(nèi)部巨量數(shù)據(jù)在背板、電纜和電路板中的高速傳輸，降低空間、噪聲和耗電量等參數(shù)。在汽車(chē)電子領(lǐng)域，此技術(shù)可降低汽車(chē)視頻干擾以及滿足越來(lái)越大的數(shù)據(jù)吞吐量。在雷達(dá)應(yīng)用領(lǐng)域，解決了雷達(dá)系統(tǒng)中多信道、高速數(shù)傳的問(wèn)題。同樣地，LVDS技術(shù)在其他領(lǐng)域內(nèi)的應(yīng)用也日益普遍。2.5本章小結(jié)本章介紹了LVDS技術(shù)和BusLVDS技術(shù)的基本工作原理、技術(shù)特點(diǎn)、在設(shè)計(jì)時(shí)為保證信號(hào)的質(zhì)量需要注意的事項(xiàng)以及這些技術(shù)的應(yīng)用。LVDS獨(dú)特的工作原理決定了它的優(yōu)勢(shì)。其新技術(shù)的擴(kuò)展BLVDS技術(shù)，解決高速、多點(diǎn)總線接口問(wèn)題。根據(jù)這些技術(shù)的有特點(diǎn)分析了LVDS技術(shù)在實(shí)際設(shè)計(jì)中需要考慮的因素，最后介紹了它在各個(gè)方面的應(yīng)用。3系統(tǒng)方案設(shè)計(jì)基于LVDS的某武器遙測(cè)系統(tǒng)數(shù)據(jù)記錄儀裝置要完成實(shí)時(shí)接收采編單元和加密單元下發(fā)的高速并行數(shù)據(jù)，同時(shí)將數(shù)據(jù)不間斷的存入存儲(chǔ)器中，最后由讀數(shù)接口讀出顯示于上位機(jī)。本章將根據(jù)設(shè)備技術(shù)條件，給出數(shù)據(jù)記錄儀裝置設(shè)計(jì)總體方案及其結(jié)構(gòu)組成。3.1性能要求 1）存儲(chǔ)容量：4GByte2）存儲(chǔ)速率：20Mbps3）數(shù)據(jù)輸入口：采編單元數(shù)據(jù)通過(guò)LVDS接口傳送給數(shù)據(jù)存儲(chǔ)記錄儀，其中包括8位并行數(shù)據(jù)、一個(gè)同步時(shí)鐘、一個(gè)高電平存儲(chǔ)啟動(dòng)信號(hào)（持續(xù)時(shí)間大于20ms）。4）讀數(shù)接口：讀數(shù)接口用于讀取數(shù)據(jù)存儲(chǔ)記錄儀的數(shù)據(jù)。5）供電輸入口：數(shù)據(jù)記錄儀裝置接收數(shù)據(jù)模塊由采編單元和加密單元供電，供電電壓為+5V。6）接插件：要滿足數(shù)據(jù)速率、管腳數(shù)量、抗沖擊要求。7）可靠性：0.978）體積：100×120×150mm3?？紤]到系統(tǒng)是在高沖擊、高壓等惡劣環(huán)境下運(yùn)行，所以整個(gè)系統(tǒng)必須要考慮到應(yīng)用環(huán)境，以保證系統(tǒng)功能的實(shí)現(xiàn)。由于體積有限制，設(shè)計(jì)電路時(shí)要盡量選用體積小的器件，同時(shí)PCB布局也需要精心優(yōu)化。3.2方案設(shè)計(jì)分析本設(shè)計(jì)要完成的是工作基于LVDS的某武器遙測(cè)系統(tǒng)數(shù)據(jù)記錄儀研制。系統(tǒng)的各項(xiàng)功能是否能實(shí)現(xiàn)，取決于大量的工程實(shí)用化問(wèn)題。因此，在進(jìn)行方案設(shè)計(jì)時(shí)要分析實(shí)際問(wèn)題，進(jìn)而對(duì)系統(tǒng)進(jìn)行詳細(xì)歸納總結(jié)。本系統(tǒng)設(shè)計(jì)在以下原則下進(jìn)行：在充分了解測(cè)試對(duì)象的特點(diǎn)、測(cè)試場(chǎng)所的復(fù)雜和現(xiàn)有的測(cè)試方法的情況下，需要有針對(duì)性的考慮以下幾個(gè)方面：1）本系統(tǒng)要接收采編單元和加密單元的數(shù)據(jù)，系統(tǒng)速率要求為20Mbps。若采用串行接收雖然成本低，傳輸電纜較少，可實(shí)現(xiàn)遠(yuǎn)距離的信號(hào)傳輸，但是對(duì)傳輸?shù)乃俾室筝^高，高頻電路的設(shè)計(jì)相對(duì)復(fù)雜，而并行接收雖然傳輸電纜較多，但是可以降低系統(tǒng)的傳輸速率，所以采編單元和加密單元將串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)進(jìn)行傳輸。本系統(tǒng)采用BLVDS接收器芯片來(lái)并行接收8位差分?jǐn)?shù)據(jù)以及1位同步信號(hào)，這樣可以將數(shù)據(jù)的速率降為2.5Mbps，滿足速率指標(biāo)的要求。2）接收的數(shù)據(jù)中有1位為存儲(chǔ)啟動(dòng)差分信號(hào)（持續(xù)20ms的高電平），當(dāng)檢測(cè)到此信號(hào)時(shí)，開(kāi)始存數(shù)。由于接收此信號(hào)不需要有較高的接收速率，可采用RS-422接口芯片。3）數(shù)據(jù)的接收電路和存儲(chǔ)電路是數(shù)據(jù)記錄儀的核心。整個(gè)系統(tǒng)的邏輯時(shí)序控制芯片采用FPGA，可以簡(jiǎn)化電路設(shè)計(jì)，減小電路體積，而且它內(nèi)部有集成的RAM，可以實(shí)現(xiàn)數(shù)據(jù)的緩存，避免用外部FIFO，減少了系統(tǒng)功耗。4)本系統(tǒng)在讀取數(shù)據(jù)時(shí)采用USB串行接口讀數(shù)，數(shù)據(jù)讀取可靠，無(wú)讀數(shù)錯(cuò)位與丟位現(xiàn)象。5)為了有效地抑制系統(tǒng)噪聲、減少干擾，采用數(shù)字隔離電路以及合理的PCB布板。6)接插件選用J110-37ZJ。此接插件為37個(gè)引腳的航空接插件，滿足10路差分?jǐn)?shù)據(jù)、電源和地的要求，也滿足速率和抗沖擊的要求。7)電源供電要滿足系統(tǒng)中各個(gè)器件的要求。系統(tǒng)的采編和加密單元輸出+5V直流供電電源，經(jīng)兩個(gè)電源轉(zhuǎn)換輸出兩路所需電壓，一路供給BLVDS接口與RS-422接口，另一路在通過(guò)DC/DC模塊轉(zhuǎn)換為所需要電源供給其他器件。3.3系統(tǒng)總體方案系統(tǒng)設(shè)計(jì)時(shí)本著可靠性高、運(yùn)行穩(wěn)定和低成本、低功耗的研制理念，應(yīng)用模塊化設(shè)計(jì)方式，每塊都有各自實(shí)現(xiàn)的功能和單獨(dú)的I/O接口。這些模塊組合后構(gòu)成整個(gè)系統(tǒng)實(shí)現(xiàn)產(chǎn)品要求的各項(xiàng)功能。該方案以可編程邏輯器件FPGA實(shí)現(xiàn)各模塊與主控制器的相互通信，完成數(shù)據(jù)的接收存儲(chǔ)及讀取。整個(gè)系統(tǒng)包含七部分：BLVDS接口電路、RS-422接口電路、數(shù)字隔離電路、可編程邏輯器件（FPGA）、FIFO緩存、存儲(chǔ)介質(zhì)及USB接口電路。系統(tǒng)原理框圖見(jiàn)圖3.1。系統(tǒng)上電后，采編提供的+5V電源通過(guò)電源轉(zhuǎn)換和電源隔離芯片得到各模塊所需的電壓，然后FPGA給RS-422發(fā)出控制命令，使RS-422接口芯片的接收使能端有效，進(jìn)入接收狀態(tài)。當(dāng)FPGA檢測(cè)到RS-422接收到持續(xù)20ms的高電平，就控制BLVDS芯片和FIFO進(jìn)入工作狀態(tài)，開(kāi)始接收由采集及加密部件采集到的大量數(shù)據(jù)，將之轉(zhuǎn)換為并行的TTL信號(hào)后存入FIFO。最后將數(shù)據(jù)寫(xiě)入FLASH存儲(chǔ)器中，最終計(jì)算機(jī)通過(guò)USB接口來(lái)讀取存儲(chǔ)器的數(shù)據(jù)，并顯示于上位機(jī)進(jìn)行讀取工作。3.4系統(tǒng)方案中各器件的選擇3.4.1BLVDS接口芯片BLVDS產(chǎn)品有兩種類型，可以為所有總線配置提供最優(yōu)化的接口器件。兩個(gè)系列分別是線路驅(qū)動(dòng)器/接收器和串行器/解串器芯片組[29]。本設(shè)計(jì)要求接收并行的差分?jǐn)?shù)據(jù)，所以選擇BLVDS系列中的線路接收器。芯片DS92LV090A是九通道BLVDS收發(fā)器，它是BLVDS收發(fā)器系列中的一個(gè)器件，設(shè)計(jì)專用于高速、低功耗的專用背板或電纜接口，此芯片主要的特點(diǎn)為：傳輸BLVDS信號(hào)；傳輸延遲最大為3.2nS；共模電壓范圍是0.1V到2.3V；低電壓CMOS設(shè)計(jì)；信號(hào)傳輸速率在100Mbps以上；接收靈敏度為±100mV；工作電壓3.3V；雙端應(yīng)用設(shè)計(jì)；平衡輸出電阻；當(dāng)電源中斷時(shí)總線引腳呈高阻態(tài)；驅(qū)動(dòng)器通道到通道的偏移時(shí)間典型值為230ps；接收器通道到通道的偏移時(shí)間典型值為370ps[30]。其簡(jiǎn)化的功能框圖如下圖3.2所示：圖3.2功能發(fā)送此芯片器件內(nèi)部包括九個(gè)差分線路的驅(qū)動(dòng)器和九個(gè)接收器。即此芯片既可以做驅(qū)動(dòng)器，也可以做接收器。當(dāng)作為接收器時(shí)，將差分BLVDS電平轉(zhuǎn)換為標(biāo)準(zhǔn)的TTL/CMOS電平，如表3.1所示：表3.1接收模式INPUTOUTPUT（RI+）－（RI－）LL(<－100mV)LLH(>+100mV)HL－100mV<VID<+100mVXHXZ從上述特點(diǎn)來(lái)看，既滿足本系統(tǒng)所要求的要接收9路LVDS并轉(zhuǎn)換為T(mén)TL信號(hào)，又滿足速度指標(biāo)，所以選用此芯片。3.4.2存儲(chǔ)器芯片的選擇本裝置的存儲(chǔ)功能是一個(gè)重要環(huán)節(jié)，要考慮存儲(chǔ)介質(zhì)的各項(xiàng)功能是否滿足設(shè)計(jì)要求。常用存儲(chǔ)介質(zhì)特性如下表3.2所示：表3.2存儲(chǔ)介質(zhì)特性表由表中可見(jiàn)，F(xiàn)LASH具有容量大、速度快、功耗小、價(jià)格低的特點(diǎn)，適合作為本數(shù)據(jù)存儲(chǔ)系統(tǒng)的存儲(chǔ)介質(zhì)。FLASH從其內(nèi)部構(gòu)造來(lái)說(shuō)分為兩種：NOR型和NAND型。NOR型FLASH的地址線和數(shù)據(jù)線分離不復(fù)用，編程以字節(jié)或字為單位，擦除以塊為單位，編程和擦除的速度較慢，耗電量大，價(jià)格高。而NAND型FLASH的數(shù)據(jù)線與地址線復(fù)用，讀操作和頁(yè)編程操作都以頁(yè)為單位，因此編程和擦除的速度較快，而且體積小，價(jià)格低。但其隨機(jī)讀取速度慢，芯片內(nèi)存在無(wú)效塊，操作前需要進(jìn)行無(wú)效塊檢測(cè)[31]。根據(jù)本系統(tǒng)存儲(chǔ)容量高、速度快、低功耗的特點(diǎn)。在眾多生產(chǎn)存儲(chǔ)芯片的廠商中，考慮到三星公司產(chǎn)品設(shè)計(jì)成熟，選用K9WBG08U1M，存儲(chǔ)容量為4GB，傳輸速度快。K9WBG08U1M有16384塊，每塊有64頁(yè)，每頁(yè)的存儲(chǔ)容量是4KB，寫(xiě)入1個(gè)字節(jié)的最快時(shí)間為25ns[32]?？梢缘贸龃似骷膶?xiě)入字節(jié)速度最高為1/25ns=40Mbps，而且向存儲(chǔ)芯片內(nèi)寫(xiě)入數(shù)據(jù)的時(shí)間有加載時(shí)間和編程時(shí)間，則寫(xiě)完4KB容量的一頁(yè)需要的加載時(shí)間總共為：25ns×4KB=102.4μsK9WBG08U1M的廠家定義的編程時(shí)間最大為700μs。由于未知數(shù)據(jù)在存儲(chǔ)過(guò)程中的精確編程時(shí)間，同時(shí)為降低錯(cuò)誤概率，采用700μs分析存儲(chǔ)速度，經(jīng)計(jì)算得此芯片的最低存儲(chǔ)速度為：V=4096/(700+102.4)=5.1MB/s滿足指標(biāo)（4GB，20Mbps）要求。3.4.3主控芯片的選擇單片機(jī)作為一款主流芯片有很多優(yōu)點(diǎn)，但它在工作時(shí)需按指令進(jìn)行對(duì)應(yīng)讀取、譯碼的操作，速度比較慢無(wú)法應(yīng)用在高速數(shù)據(jù)傳輸。而且控制程序的增加會(huì)引起“復(fù)位”和“程序跑飛”，出現(xiàn)誤傳輸[33]。所以單片機(jī)作為主控芯片實(shí)現(xiàn)高速數(shù)據(jù)的實(shí)時(shí)傳輸不太理想；DSP即數(shù)字信號(hào)處理器，跟其他運(yùn)算器相比優(yōu)點(diǎn)是運(yùn)算速度快，在信號(hào)處理領(lǐng)域應(yīng)用普遍。但DSP同單片機(jī)一樣要通過(guò)繁瑣的指令周期，適用于復(fù)雜的算法，在控制方面做主控芯片不可取[34]；ASIC在速度、功耗、穩(wěn)定性上都有優(yōu)勢(shì)，是一種專門(mén)為某個(gè)特定功能而開(kāi)發(fā)出來(lái)的集成芯片，但是設(shè)計(jì)費(fèi)用很高。集成度高、系統(tǒng)簡(jiǎn)單、高速、體積小和通用性好的優(yōu)點(diǎn)。其內(nèi)部豐富的邏輯資源以觸行，加速了算法的實(shí)現(xiàn)。此外FPGA的功耗相對(duì)較低，可以用在對(duì)功耗要求高的場(chǎng)合[35]。FPGA的典型結(jié)構(gòu)如圖3.3所示。圖3.3FPGA典型結(jié)構(gòu)圖經(jīng)過(guò)以上分析，用FPGA做主控芯片是最佳的方案。在本系統(tǒng)中選用的FPGA芯片是Xilinx公司的Spartan-II系列芯片XC2S50，它包含5個(gè)可配置單元：（1）可配置邏輯塊（CLBs），用以實(shí)現(xiàn)邏輯功能；（2）可編程的輸入/輸出塊（IOBs），是封裝引腳與內(nèi)部邏輯之間的連接接口；（3）隨機(jī)存取塊狀RAM；（4）可編程連線；（5）全數(shù)字式延遲鎖相環(huán)（DLL）時(shí)鐘控制塊，可消除時(shí)鐘延遲[36]。另外本系統(tǒng)采用FLASH存儲(chǔ)器來(lái)實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)，由于接收的數(shù)據(jù)速率與FLASH存儲(chǔ)器存儲(chǔ)的速率不匹配，所以數(shù)據(jù)不能直接存進(jìn)閃存，而必須存進(jìn)緩存空間。如果選用外掛RAM，會(huì)額外增加電路增大功耗；XC2S50內(nèi)部自帶的4KB的RAM能完成此任務(wù)，所以此芯片為本設(shè)計(jì)的最佳選擇。3.4.4電源芯片的選擇方案分析得出，本設(shè)計(jì)需要三路的穩(wěn)壓電源供電路使用：1）+3.3V穩(wěn)壓直流電源；2）隔離的+3.3V穩(wěn)壓直流電源；3）隔離的+2.5V穩(wěn)壓直流電源；本設(shè)計(jì)采用提供電源5V轉(zhuǎn)換為3.3V以及將5V轉(zhuǎn)換為不共地的5V為隔離電路后的器件提供電源。（1）+3.3V供電電源選擇：DS92LV090A：最大消耗電流為80mA；MAX3491：最大消耗電流為1.9mA；ADuM3440：3.3V/120Mbps最大消耗電流是110mA，用三片最大功耗為：3×0.11=0.33A；5V/150Mbps最大消耗電流為220mA；選用德州儀器的TPS78630，它可以將5V轉(zhuǎn)換為3.3V，而且功耗也滿足要求。（2）隔離的3.3V和2.5V首先選用B0505S-3W將外部提供電源轉(zhuǎn)換為與之不共地的+5V電源，此芯片輸出電流為+60mA～+600mA，滿足設(shè)計(jì)要求。由于系統(tǒng)中FLASH、FPGA芯片、FIFO都工作在3.3V，相應(yīng)FPGA上的大部分I/0電壓也為3.3V，F(xiàn)PGA內(nèi)核電壓為2.5V，因此我們需要把5V電壓轉(zhuǎn)換成3.3V和2.5V。同時(shí)此款FPGA芯片在啟動(dòng)時(shí)需要瞬態(tài)為2A的瞬態(tài)電流[37]。雙通道LDO電源模塊TPS70358是TI公司專門(mén)為\o"DSP"DSP、FPGA等多芯片系統(tǒng)供電而設(shè)計(jì)的LDO線性穩(wěn)壓器，其輸出為3.3V（最大輸出電流1A）和2.5V（最大輸出電流2A）?？梢詽M足系統(tǒng)電源要求。3.4.5其它主要芯片的選取接收采集單元啟動(dòng)存儲(chǔ)信號(hào)的RS–422芯片首選MAX3491，此芯片是一款差分信號(hào)收發(fā)器，既可以做驅(qū)動(dòng)器，也可以作接收器[38]，應(yīng)用于RS-422和RS-485通信中。驅(qū)率耗損。接收器輸入具有失效保護(hù)特性，當(dāng)輸入開(kāi)路時(shí)，可以確保邏輯高電平輸出。其接收和發(fā)送數(shù)據(jù)的傳輸速率可以最高實(shí)現(xiàn)10Mbps，滿足本設(shè)計(jì)所要求的速率。MAX3491接口芯片可實(shí)現(xiàn)全雙工通信。它的主要特性有：3.3V的供電電壓；最大的偏移為8ns；共模輸入電壓范圍為-7V到+12V；有半雙工和全雙工兩種通信模式。下圖3.4為它的引腳配置與典型工作電路：圖3.4MAX3491引腳配置與典型工作電路數(shù)字隔離芯片采用的是ADI（亞德諾半導(dǎo)體技術(shù)有限公司）的ADuM3440，它是四通道數(shù)字隔離器，可提供不同的通道配置[39]。兩側(cè)的電源電壓范圍都可以為3.0V~5.5V，可與低電壓系統(tǒng)兼容，同時(shí)還能提供電平轉(zhuǎn)換功能?？梢灾С肿罡?50Mbps的數(shù)據(jù)速率。它將高速CMOS工藝和單片空芯變壓器技術(shù)結(jié)合在一起，較之傳統(tǒng)光耦器件等其他元件來(lái)說(shuō)，能提供更加優(yōu)異和杰出的工作特性。3.5本章小結(jié)本章根據(jù)性能要求對(duì)系統(tǒng)的設(shè)計(jì)方案進(jìn)行了分析，提出了總體方案設(shè)計(jì)，闡述了工作流程。并比較了各個(gè)器件的優(yōu)缺點(diǎn)，對(duì)器件進(jìn)行了選型。4系統(tǒng)硬件電路設(shè)計(jì)根據(jù)上一章介紹，測(cè)試系統(tǒng)主要由BLVDS接口電路、RS-422接口電路、數(shù)字隔離電路、可編程邏輯器件（FPGA）、存儲(chǔ)介質(zhì)及USB接口電路六部分組成，本章主要闡述了系統(tǒng)各個(gè)模塊的硬件設(shè)計(jì)，以及對(duì)相應(yīng)的邏輯設(shè)計(jì)進(jìn)行介紹，驗(yàn)證了設(shè)計(jì)的可行性，完成了系統(tǒng)的各項(xiàng)功能。4.1數(shù)據(jù)接收模塊此模塊主要是接收采編單元和加密單元的并行LVDS信號(hào)并轉(zhuǎn)換為相應(yīng)的并行TTL數(shù)據(jù)。電路的原理框圖4.1如下：圖4.1接收模塊原理框圖數(shù)據(jù)接收模塊電路位于系統(tǒng)內(nèi)輸入前端，盡量靠近連接器，邏輯控制器件FPGA通過(guò)隔離器件ADuM340對(duì)這個(gè)模塊發(fā)送控制命令，令其進(jìn)入工作狀態(tài)，將接收到的LVDS信號(hào)轉(zhuǎn)換成TTL信號(hào)。其中，芯片DS92LV090A和芯片MAX3491由電源1單獨(dú)供電，避免接地環(huán)路對(duì)系統(tǒng)通信造成的影響，本模塊使用數(shù)字隔離器ADuM3440將轉(zhuǎn)換后的信號(hào)與FPGA接收端隔離，為L(zhǎng)VDS信號(hào)穩(wěn)定傳輸提供了保障。4.1.1BLVDS接口電路設(shè)計(jì) BLVDS總線型的收發(fā)器DS92LV090A，既可以做驅(qū)動(dòng)器也可以做接收器，具體需要對(duì)其使能端DE、（DE為發(fā)送器使能端要求TTL信號(hào)輸入，高電平有效：為接收器使能端要求TTL信號(hào)輸入，低電平有效）進(jìn)行控制[40]，其功能如下表4.1所示：表4.1功能表模式選擇DE驅(qū)動(dòng)模式HH接收模式LL三態(tài)模式LH環(huán)回模式HL本系統(tǒng)采用的是接收模式，從上表4.1可知需要發(fā)送器使能端DE為低電平，這里將之接地，始終為低電平，避免進(jìn)入其它模式。而對(duì)于接收器的使能端，通過(guò)隔離電路接入邏輯控制器FPGA中。當(dāng)要接收器工作時(shí)，F(xiàn)PGA給DS92LV090A的端發(fā)送控制命令另其為低電平，之后DS92LV090A工作將接收到的LVDS信號(hào)轉(zhuǎn)換為相應(yīng)的TTL信號(hào)。系統(tǒng)采用DS92LV090A并行接收方式有效的降低了數(shù)據(jù)傳輸速率，簡(jiǎn)化了設(shè)計(jì)。在每個(gè)差分對(duì)之間并接100Ω的電阻，來(lái)產(chǎn)生正常工作的差分電壓并吸收負(fù)載反射信號(hào)，以確保信號(hào)的完整性。其電路設(shè)計(jì)如下圖4.2所示：圖4.2LVDS接口電路設(shè)計(jì)其具體的工作流程為：系統(tǒng)上電后，當(dāng)FPGA檢測(cè)到啟動(dòng)存儲(chǔ)信號(hào)（20ms高電平時(shí)）對(duì)DS92LV090A的17管腳發(fā)送命令“0”，控制DS92LV090A成為接收模式進(jìn)行數(shù)據(jù)接收工作。當(dāng)系統(tǒng)接收數(shù)據(jù)完畢，則將管腳置高，使器件進(jìn)入三態(tài)模式。其中RIN0—RIN7為系統(tǒng)輸入的8位LVDS數(shù)據(jù)，對(duì)應(yīng)的輸出為SD0—SD7，另一路輸入信號(hào)RIN8為同步信號(hào)，對(duì)應(yīng)輸出為SCLK。經(jīng)過(guò)芯片轉(zhuǎn)換后，8位并行輸出數(shù)據(jù)通過(guò)兩個(gè)四通道的數(shù)字隔離器件ADUM3440（U2、U3）隔離后進(jìn)入FPGA的緩存器中。1位同步信號(hào)SCLK也通過(guò)隔離電路U4進(jìn)入FPGA的FIFO中作為寫(xiě)時(shí)鐘。4.1.2RS-422接口模塊MAX3491是一款低功耗收發(fā)器，可以收發(fā)差分信號(hào)，具有多種工作模式，可以可通過(guò)對(duì)芯片的管腳控制進(jìn)行工作模式的選擇，本設(shè)計(jì)所選用的接收模式的狀態(tài)如下表4.2所示：表4.2接收模式狀態(tài)表INPUTOUTPUTMODEDEA,BRO00*≥+0.2V1Normal00*≤-0.2V0Normal00*Inputopen1Normal10XHigh-ZShutdownRS-422接口模塊主要功能是接收采編單元和加密單元發(fā)送來(lái)的1路差分信號(hào)，這個(gè)信號(hào)作為啟動(dòng)存儲(chǔ)信號(hào)，來(lái)控制數(shù)據(jù)的存儲(chǔ)工作進(jìn)行與否，此信號(hào)是一個(gè)持續(xù)20ms的高電平，當(dāng)系統(tǒng)檢測(cè)到此電平，則開(kāi)啟緩存裝置，執(zhí)行存儲(chǔ)數(shù)據(jù)。具體的電路設(shè)計(jì)如圖4.3所示。系統(tǒng)上電后，F(xiàn)PGA發(fā)出控制命令經(jīng)由隔離器后送給MAX3491將DE、端都置低，上游數(shù)據(jù)通過(guò)MAX3491的A、B端進(jìn)入，由RO端輸出，通過(guò)隔離器的隔離后，準(zhǔn)確的送入FPGA中。FPGA檢測(cè)到20ms的高電平時(shí)，將開(kāi)啟數(shù)據(jù)緩存。圖4.3MAX3491電路圖4.2Flash存儲(chǔ)模塊設(shè)計(jì)中采用NANDFLASH芯片K9WBG08U1M，它的容量為4G×8bit，共有8192×2個(gè)塊，一個(gè)Block有64頁(yè)，每頁(yè)可存儲(chǔ)4096Byte，還有128Byte的余量用于存儲(chǔ)芯片的一些信息。K9WBG08U1M的工作電壓是3.3V，芯片的頁(yè)編程和寫(xiě)操作可以是隨機(jī)存儲(chǔ)也可以以頁(yè)執(zhí)行，擦除工作是以塊執(zhí)行的；進(jìn)行寫(xiě)和擦除工作時(shí)只需發(fā)送控制命令來(lái)實(shí)現(xiàn)，不需要算法和時(shí)序控制；此芯片的使用期限為10年，可以進(jìn)行10萬(wàn)次的操作次數(shù)；芯片中由于制作原因帶有一些無(wú)效塊，在操作過(guò)程中需要進(jìn)行檢測(cè)存在有效塊中[41]。FPGA的高集成度與靈活的可編程特性為存儲(chǔ)器設(shè)計(jì)帶來(lái)方便。本系統(tǒng)采用FPGA控制FLASH數(shù)據(jù)存儲(chǔ)方式，通過(guò)FPGA控制完成FLASH的數(shù)據(jù)擦除、寫(xiě)入、讀取、無(wú)效塊檢測(cè)功能。在FPGA內(nèi)部增加信號(hào)消抖模塊來(lái)消除噪聲干擾，避免存儲(chǔ)器并行數(shù)據(jù)線受干擾。將FPGA內(nèi)部雙口RAM構(gòu)造成FIFO實(shí)現(xiàn)數(shù)據(jù)緩存，解決FLASH芯片不能進(jìn)行連續(xù)數(shù)據(jù)存儲(chǔ)的問(wèn)題，防止數(shù)據(jù)丟失。此模塊的原理圖如下圖4.4所示：圖4.4FLASH模塊原理圖K9WBG08U1M由兩片2GB容量的芯片組合而成，有兩個(gè)片選端CE1、CE2，由FPGA來(lái)控制這兩片的工作狀態(tài)，速度要求快時(shí)，可交替給兩片存，若速度要求不高則可以順序進(jìn)行存儲(chǔ)。本設(shè)計(jì)在上章計(jì)算結(jié)果分析來(lái)看，順序存儲(chǔ)即可。K9WBG08U1M的WE寫(xiě)使能、RE讀使能由FPGA產(chǎn)生。K9WBG08U1M的地址、數(shù)據(jù)復(fù)用到8個(gè)I/O線與XC2S50電平匹配，直接與XC2S50的通用I/O口相連。命令、地址和數(shù)據(jù)在CE1/CE2為低時(shí)，拉低/WE，通過(guò)I/O端口寫(xiě)入，然后在/WE的上升沿被鎖存。命令鎖存使能（CLE）有效時(shí)，等待到/WE的上升沿到來(lái)后，將用戶輸入的命令指令存到寄存器中。要尋址時(shí)，向芯片的輸入/輸出接口寫(xiě)入地址，若命令鎖存使能有效，則等到/WE信號(hào)的上升沿，將輸入的地址信息通過(guò)I/O口鎖存到地址寄存器中。K9WBG08U1M的/WP管腳為寫(xiě)保護(hù)端，用來(lái)防止意外的編程和擦除[42]，將其一直拉高，可以防止系統(tǒng)在上電復(fù)位期間對(duì)FLASH的誤操作。R/B為操作狀態(tài)指示開(kāi)漏輸出引腳，低電平表示正在進(jìn)行編程、擦除等操作，外加51K的上拉電阻。K9WBG08U1M硬件電路設(shè)計(jì)如圖4.5所示：圖4.5存儲(chǔ)芯片連接圖4.3USB讀數(shù)模塊電路設(shè)計(jì)USB是一種串行總線，速度快且使用便捷，用于PC機(jī)與USB設(shè)備之間的互相通信。USB有兩種規(guī)范USB1.1和USB2.0。USB2.0規(guī)范提供很高的傳輸速率至480Mbps[43]。Cypress公司EZ－USBFX2系列的USB2.0微處理器CY7C68013提供了一種通用可編程接口(GPIF)方式，可直接連接到并口，可編程波形描述符和配置寄存器，支持多個(gè)READY輸入和CONTROL輸出[44]。在本系統(tǒng)USB讀數(shù)模塊的設(shè)計(jì)，就采用USB2.0微控制CY7C68013的通用可編程接口（GPIF）設(shè)計(jì)方案，將Flash存儲(chǔ)器的8位并行數(shù)據(jù)在FPGA的控制下讀到上位機(jī)中。圖4.6內(nèi)部結(jié)構(gòu)圖CY7C68013內(nèi)部結(jié)構(gòu)如圖4.6所示。該芯片主要包括USB2.0收發(fā)器、串行接口引擎、增強(qiáng)的8051微處理器、8.5KB的RAM、4KB的FIFO以及通用可編輯接口模塊，并且提供了集成的USB解決方案。此外CY7C68013特有的GPIF引擎具有自動(dòng)傳輸數(shù)據(jù)結(jié)構(gòu)的特性，讓CY7C68013的CPU不需要直接參與數(shù)據(jù)的傳輸，這樣外圍設(shè)備與主機(jī)之間的通信通過(guò)CY7C68013可高速、無(wú)縫地進(jìn)行數(shù)據(jù)的傳輸。其次，CY7C68013內(nèi)部集成了USB2.0的串行接口引擎，此功能可以完成大部分USB2.0協(xié)議處理的任務(wù)，降低了用戶對(duì)USB協(xié)議處理的復(fù)雜性。圖4.7CY7C68013的GPIF接口方式CY7C68013的GPIF接口方式如上圖3.23所示，在這種接口方式中，外圍設(shè)備器件在本系統(tǒng)中為通信邏輯器件FPGA與FLASH存儲(chǔ)器。系統(tǒng)的讀數(shù)操作是USB模塊向外圍模塊的主控芯片F(xiàn)PGA發(fā)送控制命令，F(xiàn)PGA收到控制命令后給USB模塊一個(gè)反饋，USB模塊根據(jù)這個(gè)信息來(lái)判斷下一步操作，若可以進(jìn)行讀數(shù)操作，USB模塊即把讀數(shù)時(shí)鐘等信息發(fā)給FPGA器件執(zhí)行讀數(shù)操作，直到讀數(shù)完成。在本設(shè)計(jì)中將USB讀數(shù)模塊做成了獨(dú)立的串行讀數(shù)PCB板，操作靈活簡(jiǎn)便。USB讀模塊與數(shù)字模塊的通信采用21針連接口連接。以下簡(jiǎn)介CY7C68013的GPIF端口：CTL0～CTL5(輸出)：USB模塊控制外設(shè)的功能。在本設(shè)計(jì)中用到其中四條信號(hào)線（CTL0～CTL3），分別是read、ere，jre、jclk。它們連接到XC2S50的I/O口上，根據(jù)主控芯片F(xiàn)PGA內(nèi)部編程去控制FLASH存儲(chǔ)器的讀數(shù)和擦數(shù)。FD0～FD15(輸入/輸出)：本設(shè)計(jì)中與外設(shè)通信占用了8根數(shù)據(jù)線，因?yàn)镕LASH存儲(chǔ)器是8位并行的數(shù)據(jù)端。這8位數(shù)據(jù)線與FLASH存儲(chǔ)器的8位數(shù)據(jù)端直接連接，在FPGA的控制下，數(shù)據(jù)通過(guò)USB模塊傳送給上位機(jī)。RDY0～RDY5(輸入)：檢測(cè)外設(shè)狀態(tài)的功能。本設(shè)計(jì)中根據(jù)設(shè)計(jì)需要，用到了RDY0和RDY5兩個(gè)信號(hào)端，分別為T(mén)CXpire和ready。它們作為決策點(diǎn)輸入到GPIF中。決策點(diǎn)根據(jù)某種條件來(lái)判斷是保持某種狀態(tài)還是跳轉(zhuǎn)到另外的狀態(tài)。本設(shè)計(jì)中的ready和TCXpire具有不同的含義，當(dāng)ready決策點(diǎn)由低變?yōu)楦邥r(shí)，說(shuō)明FLASH存儲(chǔ)器在FPGA的控制下處于準(zhǔn)備好狀態(tài)，等待讀數(shù)；而當(dāng)TCXpire決策點(diǎn)由低變?yōu)楦邥r(shí)，說(shuō)明Flash已經(jīng)完成讀數(shù)或者擦除操作，GPIF狀態(tài)跳轉(zhuǎn)到空閑狀態(tài)。4.4配置接口設(shè)計(jì)發(fā)是關(guān)鍵一步。XilinxFPGA的常用配置模式有5類：主串模式、從串模式、SelectMAP模式、Desktop配置及SPI配置[45]。在本系統(tǒng)中控制芯片XC2S50的配置芯片有其固定的選擇，查閱芯片資料得到其配置芯片為XCF01S。配置模式選擇主串模式，主串模式需將FPGA芯片的M2、M1、M0三個(gè)管腳全部設(shè)置為低電平來(lái)確定。配置芯片的工作時(shí)鐘也通過(guò)控制芯片XC2S50供給，之后配置芯片把DO管腳的輸出在CCLK的上升沿給控制芯片XC2S50的DIN輸入端口[46]。XilinxFPGA的主串模式，要求配置芯片XCF01S與控制芯片XC2S50之間形成一個(gè)完整的JTAG鏈，在兩者的配置管腳間形成閉合回路，在系統(tǒng)上電后，配置芯片XCF01S給XC2S50加載程序。下圖4.8為本設(shè)計(jì)中XCF01S與XC2S50的具體電路連接圖。圖4.8XC2S50和XCF01S的PCB配置原理圖送入XCF01S的TDI管腳，此時(shí)XCF01S通過(guò)其TDO向JTAG連接器的TDO環(huán)回?cái)?shù)據(jù)，構(gòu)成JTAG鏈；又由于XC2S50芯片DONE信號(hào)為低電平、INIT_B輸出電平為高，XCF01S通過(guò)DO以CCLK的速率將配置數(shù)據(jù)送給XC2S50。最后，XCF01S由于CE管腳輸入高電平，關(guān)閉數(shù)據(jù)輸出管腳，清空地址計(jì)數(shù)器，進(jìn)入休眠狀態(tài)，配置結(jié)束。4.5電源電路設(shè)計(jì)系統(tǒng)采用由采編單元和加密單元提供的+5V直流電源作為輸入電源，電路中所要求的三種電源都從該輸入電源變化而來(lái)。系統(tǒng)中的+5V有兩路，分別為L(zhǎng)VDS接收模塊供電和系統(tǒng)其它部分供電，二者是隔離不共地的。V電源設(shè)計(jì)TPS78630可轉(zhuǎn)換到系統(tǒng)所需要的電源電壓，下圖為具體的電路圖：圖4.9+5V轉(zhuǎn)+3.3V電路圖4.5.2隔離的5V、3.3V、2.5V電源設(shè)計(jì)首先將提供電源+5V轉(zhuǎn)換為隔離不共地的+5V，然后再將轉(zhuǎn)換的不共地的+5V轉(zhuǎn)換為隔離電路后級(jí)所需要的+3.3V和+2.5V。具體電路如下圖4.10和圖4.11所示：圖4.10隔離電源電路圖TPS70358將上個(gè)電路轉(zhuǎn)換的隔離的+5V轉(zhuǎn)換為VDD（+3.3V）和VCCINT(+2.5V)。圖圖4.11TPS70358電源電路圖4.6退耦電路設(shè)計(jì)流，這一高頻變化電流在電源線分布電感上的壓降很大，形成瞬態(tài)噪聲電壓，對(duì)電路系統(tǒng)工作性能帶來(lái)的很大的影響。解決電源線高頻紋波的辦法是配置去耦電容，通常在電源線插座附近安裝濾波電容，能夠?yàn)V除電路板內(nèi)所有器件在高頻工作時(shí)產(chǎn)生的高頻紋波，以消除電源到電路板之間的寄生電感引起的紋波。電路板上的每個(gè)芯片器件的每對(duì)電源線和地線之間也要在附近安裝濾波電容，濾除每個(gè)器件高頻工作中的高頻紋波，來(lái)消除電路板電源插座到該電源引腳之間引線寄生電感引起的紋波。濾波電容的選擇應(yīng)需注意幾點(diǎn)：（1）器件電源輸入端的電容由于安放位置的局限，僅考慮濾除高頻紋波，應(yīng)選用高頻特性好的無(wú)極性電容，如陶瓷電容、滌綸電容等，容量通常選0.01uF～0.1uF。（2）由于器件引腳也會(huì)產(chǎn)生寄生電感，所以其濾波電容在印制電路板安裝時(shí)，應(yīng)盡量靠近芯片的電源和地引腳，連線也要盡可能短。并且采用寄生電感小的貼片封裝電容。（3）對(duì)于大規(guī)模集成電路CPLD或FPGA等，芯片有多對(duì)電源和地引腳，要就近在每對(duì)相鄰的電源和地引腳之間都安置濾波電容。（4）靠近電路板電源插座的地方安放體積較大的電容，濾除整個(gè)電路板工作中的噪聲，該電容通常為一大一小兩個(gè)電容，大電容選用電解電容，容量為10uF～1000uF，主要用于濾除低頻紋波，小電容通常選擇高頻特性好的無(wú)極性電容，容量為0.01uF～0.1uF之間，用于濾除高頻紋波。4.7本章小結(jié)本章對(duì)總體方案設(shè)計(jì)的每個(gè)模塊進(jìn)行了詳細(xì)的分析，并通過(guò)各部分的特點(diǎn)，給出整接口電路、電源模塊、退耦電路。5系統(tǒng)的軟件設(shè)計(jì)計(jì)以及計(jì)算機(jī)軟件程序設(shè)計(jì)。FPGA程序控制數(shù)據(jù)接收模塊和閃存的讀、寫(xiě)、擦除和無(wú)效塊檢測(cè)的工作狀態(tài)；USB程序主要通過(guò)設(shè)計(jì)GPIF固件的波形圖來(lái)控制USB讀數(shù)；上位機(jī)軟件主要是完成數(shù)據(jù)讀取和控制閃存的擦除。本章的設(shè)計(jì)內(nèi)容如圖5.1所示：圖5.1軟件設(shè)計(jì)內(nèi)容5.1FPGA通信邏輯設(shè)計(jì)數(shù)據(jù)存儲(chǔ)記錄系統(tǒng)的中心控制器采用FPGA，控制邏輯的設(shè)計(jì)主要是指FPGA的硬件語(yǔ)言設(shè)計(jì)。FPGA主要完成低壓差分信號(hào)的接收及FLASH芯片的數(shù)據(jù)擦、寫(xiě)、讀、無(wú)效塊檢測(cè)操作。FPGA內(nèi)部程序原理框圖如下圖5.2所示：圖5.2通信邏輯器件FPGA控制原理圖具體的流程圖見(jiàn)下圖5.3所示：圖5.3FPGA控制流程圖上電后檢測(cè)復(fù)位信號(hào)，若復(fù)位信號(hào)為1，則判斷JEN（控制閃存讀/寫(xiě)工作模式，連接上位機(jī)時(shí)為低，反之為高）的狀態(tài)，IEN=1則進(jìn)行閃存的寫(xiě)操作。JEN=0就檢測(cè)JREAD（FLASH讀控制，由上位機(jī)發(fā)出）是否為1，是的話就進(jìn)行數(shù)據(jù)的讀取，將FLASH存儲(chǔ)器內(nèi)的數(shù)據(jù)讀入上位機(jī)中。若JREAD為0則判斷JERE（FLASH擦除控制，由上位機(jī)發(fā)出）是否為1，是的話就對(duì)FLASH存儲(chǔ)器進(jìn)行擦除操作。5.1.1控制接收數(shù)據(jù)程序DS92LV090A是九通道的收發(fā)器，工作于接收模式時(shí)，僅需要FPGA控制它的片選端即可進(jìn)入工作狀態(tài)，將9路LVDS信號(hào)轉(zhuǎn)換為T(mén)TL信號(hào)。MAX3491接收啟動(dòng)存儲(chǔ)信號(hào)，也是僅需要FPGA對(duì)其片選端選通即可工作。對(duì)于DS92LV090A需將片選端RE拉低，對(duì)于MAX3491需檢測(cè)20ms的高電平，并且為防止有高電平噪聲，將20ms分為四次檢測(cè)，每5ms檢測(cè)一次，若四次都為高則表示啟動(dòng)存儲(chǔ)信號(hào)有效，具體實(shí)現(xiàn)如圖5.4所示：圖5.4啟動(dòng)存儲(chǔ)信號(hào)的仿真對(duì)start檢測(cè)四次，若四次都為高則輸出en使能，作為FIFO的寫(xiě)使能。當(dāng)en=1時(shí)，F(xiàn)IFO開(kāi)始寫(xiě)數(shù)。5.1.2數(shù)據(jù)緩存模塊本設(shè)計(jì)由于數(shù)據(jù)接收與數(shù)據(jù)存儲(chǔ)模塊的時(shí)鐘不同，而且FLASH存儲(chǔ)器進(jìn)行讀寫(xiě)操作時(shí)，每頁(yè)需要加載和編程等，操作具有不連續(xù)性，則需要緩存設(shè)備來(lái)進(jìn)行數(shù)據(jù)緩存和跨時(shí)鐘域的速度匹配處理。在設(shè)計(jì)緩存中首先要考慮的主要是其容量的大小是否可以滿足系統(tǒng)的要求。容量要求不是過(guò)大，且FPGA內(nèi)部的RAM滿足其要求，則可用內(nèi)部的FIFO，若是容量過(guò)大則需要專門(mén)的FIFO芯片來(lái)緩存。本設(shè)計(jì)對(duì)電路板的體積有要求，最好使用內(nèi)部的FIFO來(lái)減小體積，簡(jiǎn)化設(shè)計(jì)。1)內(nèi)部FIFO可行性論證因?yàn)楸鞠到y(tǒng)接收的數(shù)據(jù)幀速率是確定的，則緩存數(shù)據(jù)量大小取決于寫(xiě)操作的間隙時(shí)間內(nèi)接收到的最大數(shù)據(jù)量。最大數(shù)據(jù)量的確定由芯片的時(shí)間參數(shù)有關(guān)。本系統(tǒng)所采用的FLASH芯片K9WBG08U1M的關(guān)鍵時(shí)間參數(shù)如表5.1所示。表5.1K9K8G08UOM芯片時(shí)間參數(shù)參數(shù)定義最大時(shí)間TBERS塊擦除時(shí)間2msTPROG編程時(shí)間700usTWB寫(xiě)信