時序電路的分析與設(shè)計分析課件

第6章時序電路的分析與設(shè)計6.1同步時序邏輯電路的分析6.2同步時序電路的設(shè)計方法6.3計數(shù)器6.4寄存器6.1同步時序邏輯電路的分析同步時序邏輯電路的分析步驟：①求時序電路的次態(tài)方程，激勵（輸入）方程，輸出方程。

②畫出真值表，狀態(tài)表，狀態(tài)圖，波形圖。(沒有輸入的時候,不畫狀態(tài)表)③分析邏輯功能(不要求)。

例1分析下圖邏輯功能。(要求記筆記)解：①求輸出方程和激勵方程，次態(tài)方程。

②列真值表,狀態(tài)表，畫狀態(tài)圖，畫波形圖。

000010001100010110011000100111101000110010111100波形圖

③邏輯功能分析(不要求)

。從以上分析可以看出，當(dāng)外部輸入X=0時，狀態(tài)轉(zhuǎn)移按00→01→10→11→00→…規(guī)律變化，實現(xiàn)模4加法計數(shù)器的功能；當(dāng)X=1時，狀態(tài)轉(zhuǎn)移按00→11→10→01→00→…規(guī)律變化，實現(xiàn)模4減法計數(shù)器的功能。該電路是一個同步模4可逆計數(shù)器。X為加/減控制信號，Z為借位輸出。

②列真值表，狀態(tài)表，畫狀態(tài)圖，畫波形圖。

②列真值表，狀態(tài)表，畫狀態(tài)圖，畫波形圖。

注意:此題中

解：①求輸出方程和激勵方程，次態(tài)方程。

②列狀態(tài)表，畫狀態(tài)圖，畫波形圖。

例分析下圖邏輯功能(可不講)。D2=Q1,D1=Q0，Z2=Q2，

Z1=Q1,Z0=Q0

解：①求輸出方程，激勵方程，狀態(tài)方程。②列狀態(tài)表，真值表，畫狀態(tài)圖，波形圖。圖6-12例6-2狀態(tài)圖畫波形圖。圖6-13例6-2波形圖③邏輯功能分析。從以上分析可以看出，該電路在CP脈沖作用下，把寬度為T的脈沖以三次分配給Q0、

Q１和Q2各端，因此，該電路是一個脈沖分配器。由狀態(tài)圖和波形圖可以看出，該電路每經(jīng)過三個時鐘周期循環(huán)一次，并且該電路具有自啟動能力。練習(xí):課后第4題，第6題(a)(只需寫出方程)6.2同步時序電路的設(shè)計方法同步時序電路設(shè)計過程:1.列真值表，卡諾圖化簡得到最簡的激勵方程，輸出方程，次態(tài)方程。2.畫出邏輯圖要求記筆記1.列真值表，卡諾圖化簡得激勵方程，輸出方程，次態(tài)方程。2.畫出邏輯圖1.列真值表，卡諾圖化簡得激勵方程，輸出方程，次態(tài)方程。（X-AQ2-BQ1-C

）2.畫出邏輯圖1.列真值表，卡諾圖化簡得激勵方程，輸出方程，次態(tài)方程。2.畫出邏輯圖6.4寄存器1.定義：用來暫存二進(jìn)制代碼（如數(shù)據(jù)，指令）的邏輯部件，能實現(xiàn)對數(shù)據(jù)的清除，接收，保存和輸出等功能。2.分類：鎖存器，寄存器，移位寄存器。注意：1）鎖存器和寄存器功能一致，區(qū)別僅在于寄存器是邊沿觸發(fā)，鎖存器是電平觸發(fā)。若輸入的有效數(shù)據(jù)穩(wěn)定先于觸發(fā)信號，采用寄存器；若輸入的有效數(shù)據(jù)的穩(wěn)定滯后于觸發(fā)信號，則用鎖存器。

2）移位寄存器具有移位和寄存兩個功能。作業(yè)：課后第5,9第六章知識點(diǎn)總結(jié)：1.同步時序邏輯電路的分析步驟：①求次態(tài)方程，激勵（輸入）方程，輸出方程。②畫出真值表，狀態(tài)表，狀態(tài)圖，波形圖。(沒有輸入的時候,不畫狀態(tài)表)2.同步時序電路設(shè)計過程:①列真值表，卡諾圖化簡得到最簡的激勵方程，輸出方程，次態(tài)方程。②畫出邏輯圖3.寄存器相關(guān)概念后無(不講)例4建立“111”序列檢測器的原始狀態(tài)圖和原始狀態(tài)表。該電路的功能是當(dāng)連續(xù)輸入三個或三個以上“1”時，電路輸出為1，否則輸出為0。解：1.確定輸入變量，輸出變量，建立原始狀態(tài)圖，原始狀態(tài)表。設(shè)輸入變量為X，輸出變量為ZX011011111011Z000000111000

設(shè)置狀態(tài)。

S0：初始狀態(tài)，表示電路還沒有收到一個有效的1。

S1：表示電路收到了一個1的狀態(tài)。

S2：表示電路收到了連續(xù)兩個1的狀態(tài)。

S3：表示電路收到了連續(xù)三個1的狀態(tài)。原始狀態(tài)表。以每一個狀態(tài)作為現(xiàn)態(tài)，分析在各種輸入條件下電路應(yīng)轉(zhuǎn)向的新狀態(tài)和輸出。該電路有一個輸入變量X，因此，每個狀態(tài)都有兩條轉(zhuǎn)移線，畫狀態(tài)圖時應(yīng)先從初始狀態(tài)S0出發(fā)當(dāng)電路處于S0狀態(tài)時，若輸入X=0，則輸出Z=0，電路保持S0狀態(tài)不變，表示還未收到過1；若輸入X=1，電路應(yīng)記住輸入了一個1，因此，電路應(yīng)轉(zhuǎn)向新狀態(tài)S1，輸出Z=0。當(dāng)電路處于S1狀態(tài)時，若輸入X=0，則輸出Z=0，電路回到S0狀態(tài)重新開始；若輸入X=1，電路應(yīng)記住連續(xù)輸入了兩個1因此，電路應(yīng)轉(zhuǎn)向新狀態(tài)S2，輸出Z=0。以此類推，可以畫出完整的狀態(tài)圖如圖6-31所示，并可作狀態(tài)表如表6-14所示。

原始狀態(tài)表

原始狀態(tài)圖

當(dāng)電路處于S0狀態(tài)時，表示電路還沒有收到一個有效的1，則輸出Z=0；若輸入X=0，則電路保持S0狀態(tài)不變；若輸入X=1，電路應(yīng)記住輸入了一個1，電路應(yīng)轉(zhuǎn)向新狀態(tài)S1。當(dāng)電路處于S1狀態(tài)時，表示電路收到了一個1，則輸出Z=0；若輸入X=0，電路回到S0狀態(tài)重新開始；若輸入X=1，電路應(yīng)記住連續(xù)輸入了兩個1，因此，電路應(yīng)轉(zhuǎn)向新狀態(tài)S2。當(dāng)電路處于S2狀態(tài)時，表示電路收到了兩個1，則輸出Z=0；若輸入X=0，電路回到S0狀態(tài)重新開始；若輸入X=1，電路應(yīng)記住連續(xù)輸入了三個1，因此，電路應(yīng)轉(zhuǎn)向新狀態(tài)S3。當(dāng)電路處于S3狀態(tài)時，表示電路收到了三個1，則輸出Z=1；若輸入X=0，電路回到S0狀態(tài)重新開始；若輸入X=1，根據(jù)題意，電路可保持原狀態(tài)S3不變即可。這樣，就可以得到Moore型結(jié)構(gòu)的原始狀態(tài)圖如圖6-32所示，并可作狀態(tài)表如表6-15所示。狀態(tài)化簡。由原始狀態(tài)表可得到S2，S3是等價的，可以合并為一個狀態(tài)用S2代替，所以最終狀態(tài)是3個。

狀態(tài)分配簡化狀態(tài)表

若是四個狀態(tài)，則用下表

在建立原始狀態(tài)圖和原始狀態(tài)表時，將重點(diǎn)放在正確地反映設(shè)計要求上，因而往往可能會多設(shè)置一些狀態(tài)，但狀態(tài)數(shù)目的多少將直接影響到所需觸發(fā)器的個數(shù)。對于具有M個狀態(tài)的時序電路來說，所需觸發(fā)器的個數(shù)n由下式?jīng)Q定：可見，狀態(tài)數(shù)目減少會使觸發(fā)器的數(shù)目減少并簡化電路。因此，狀態(tài)簡化的目的就是要消去多余狀態(tài)，以得到最簡狀態(tài)圖和最簡狀態(tài)表。如何狀態(tài)分配該時序電路共有三個狀態(tài)，采用兩個JK觸發(fā)器，狀態(tài)變量為Q1、Q0。按原則一，S1S2相鄰；按原則二，S0S1和S0S2相鄰；按原則三，S0S1相鄰。綜合考慮后分配S0S1和S1S2相鄰，這樣就不能兼顧S0S2相鄰，狀態(tài)分配編碼表如圖6-36所示。最后狀態(tài)分配為S0=00,S1=10，S2=11。狀態(tài)分配后得到如表6-22（c）二進(jìn)制狀態(tài)表，它是一個非完全描述時序電路的設(shè)計。2.卡諾圖化簡得到最簡的激勵方程，輸出方程，次態(tài)方程。圖6-37例6-6次態(tài)與輸出卡諾圖Z=XQ0次態(tài)方程為：Q1n+1=XQ0n+1=XQ1n將卡諾圖化簡后的結(jié)果與JK觸發(fā)器的標(biāo)準(zhǔn)方程對比，可得到：最后的激勵方程：輸出方程為：自啟動檢查。（舍）圖6-38例6-6狀態(tài)圖表6-23完全狀態(tài)表3.畫出邏輯圖圖6-39“111”序列檢測器邏輯圖

【例6-4】

建立一個余3碼誤碼檢測器的原始狀態(tài)圖和原始狀態(tài)表。余3碼高位在前、低位在后串行地加到檢測器的輸入端。電路每接收一組代碼，即在收到第四位代碼時判斷一下。若是錯誤代碼，則輸出為1，否則輸出為0，電路又回到初始狀態(tài)并開始接收下一組代碼。解：①確定輸入變量和輸出變量。輸入變量X為串行輸入余3碼，高位在前，低位在后；輸出變量Z為誤碼輸出。②設(shè)置狀態(tài)。該電路屬于串行碼組檢測，對輸入序列每四位一組進(jìn)行檢測后才復(fù)位，以表示前一組代碼已檢測結(jié)束并準(zhǔn)備下一組代碼的檢測，因此，初始狀態(tài)表示電路準(zhǔn)備開始檢測一組代碼。本命題的狀態(tài)圖采用樹形結(jié)構(gòu)，從初始狀態(tài)開始，每接收一位代碼便設(shè)置一個狀態(tài)。例如，電路處于初始狀態(tài)S0，收到余3碼的第一位（最高位），代碼可能是1，也可能是0。若為0，狀態(tài)轉(zhuǎn)到S1分支；若為1，狀態(tài)轉(zhuǎn)到S2分支。當(dāng)電路分別處于S1或S2狀態(tài)時，表示電路將接收第二位代碼，當(dāng)?shù)诙淮a到達(dá)，由S1派生出S3和S4分支，由S2派生出S9和S10分支。若電路處于S5，表示已收到了輸入序列的高三位（余3碼的高三位）為000，因而，不論收到第四位數(shù)碼是0還是1，均應(yīng)回到S0狀態(tài)（一組代碼檢測結(jié)束），且輸出Z=1，表示收到的是錯誤代碼。圖6-33例6-4原始狀態(tài)圖6.4.2狀態(tài)化簡

在建立原始狀態(tài)圖和原始狀態(tài)表時，將重點(diǎn)放在正確地反映設(shè)計要求上，因而往往可能會多設(shè)置一些狀態(tài)，但狀態(tài)數(shù)目的多少將直接影響到所需觸發(fā)器的個數(shù)。對于具有M個狀態(tài)的時序電路來說，所需觸發(fā)器的個數(shù)n由下式?jīng)Q定：可見，狀態(tài)數(shù)目減少會使觸發(fā)器的數(shù)目減少并簡化電路。因此，狀態(tài)簡化的目的就是要消去多余狀態(tài)，以得到最簡狀態(tài)圖和最簡狀態(tài)表。1.狀態(tài)的等價設(shè)Si和Sj是原始狀態(tài)表中的兩個狀態(tài)，若分別以Si和Sj為初始狀態(tài)，加入任意的輸入序列，電路均產(chǎn)生相同的輸出序列，即兩個狀態(tài)的轉(zhuǎn)移效果相同，則稱Si和Sj是等價狀態(tài)或等價狀態(tài)對，記作［SiSj］。凡是相互等價的狀態(tài)都可以合并成一個狀態(tài)。

在狀態(tài)表中判斷兩個狀態(tài)是否等價的具體條件如下：第一，在相同的輸入條件下都有相同的輸出。第二，在相同的輸入條件下次態(tài)也等價。這可能有三種情況：①次態(tài)相同;②次態(tài)交錯;③次態(tài)互為隱含條件。表6-16原始狀態(tài)表

例如，在表6-16所示的原始狀態(tài)表中，對于狀態(tài)S2和S5，當(dāng)輸入X=0時，輸出相同（輸出都為1），次態(tài)也相同（次態(tài)都為S5）；當(dāng)輸入X=1時，輸出相同（輸出都為0），次態(tài)也相同（次態(tài)都為S3）。即可以確定，若分別以S2和S5為初始狀態(tài)，加入任意的輸入序列，電路均產(chǎn)生相同的輸出序列。因此，狀態(tài)S2和S5為等價狀態(tài)，記作［S2S5］。再看S6和S7

兩個狀態(tài)。當(dāng)輸入X=1時，輸出相同，次態(tài)也相同；當(dāng)輸入X=0時，次態(tài)交錯。這說明無論以S6還是以S7為初始狀態(tài)，在接收到輸入1以前將不斷地在S6和S7之間相互轉(zhuǎn)換，且保持輸出為1；一旦收到了輸入1，則都轉(zhuǎn)向S5。因此，從轉(zhuǎn)移效果來看它們是相同的，這兩個狀態(tài)等價，記作［S6S7］

對于S1和S3這兩個狀態(tài)，當(dāng)輸入X=1時，輸出相同，次態(tài)交錯；當(dāng)輸入X=0時，輸出相同，次態(tài)分別是S2和S4，而S2和S4是否等價的隱含條件是S1和S3等價，這就是互為隱含條件的情況，其轉(zhuǎn)移效果也是相同的，所以S1和S3等價，S2和S4也等價，記作［S1S3］、［S2S4］。

等價狀態(tài)具有傳遞性：若Si和Sj等價，Si和Sk等價，則Sj和Sk也等價，記作［SjSk］。相互等價狀態(tài)的集合稱為等價類，凡不被其它等價類所包含的等價類稱為最大等價類。例如，根據(jù)等價狀態(tài)的傳遞性可知，若有［SiSj］和［SiSk］，則有［SjSk］，它們都稱為等價類，而只有［SiSjSk］才是最大等價類。另外，在狀態(tài)表中，若某一狀態(tài)和其它狀態(tài)都不等價，則其本身就是一個最大等價類。狀態(tài)表的化簡，實際就是尋找所有最大等價類，并將最大等價類合并，最后得到最簡狀態(tài)表。所以，表6-16中所有最大等價類為［S1S3］［S2S4S5］［S6S7］，化簡后的狀態(tài)表如表6-17所示。表6-17最簡狀態(tài)表表6-18原始狀態(tài)表2.隱含表化簡1)作隱含表隱含表格是一種兩項比較的直角三角形表格，對于表618的原始狀態(tài)表其隱含表如圖6-34（a）所示。隱含表的縱坐標(biāo)為B、C、D、E、F、G六個狀態(tài)（缺頭），橫坐標(biāo)為A、B、C、D、E、F六個狀態(tài)（少尾），表中的每一個小格用來表示一個狀態(tài)對的等價比較情況。這種表格能保證每兩個狀態(tài)進(jìn)行比較，而且可以逐步確定所有的等價狀態(tài)，使用方便。2)順序比較對原始狀態(tài)表中的每一對狀態(tài)逐一比較，結(jié)果有三種情況：①狀態(tài)對肯定不等價，在小格內(nèi)填×。②狀態(tài)對肯定等價，在小格內(nèi)填。③狀態(tài)是否等價取決于隱含條件的，則把隱含狀態(tài)對填入，需作進(jìn)一步比較。按上述規(guī)則將表618順序比較后，所得的隱含表如圖6-34（b）所示。圖6-34隱含表簡化狀態(tài)3)關(guān)連比較——對順序比較中需要進(jìn)一步比較的狀態(tài)對進(jìn)行比較從圖6-34（b）可見，順序比較后只有C和F已確定是等價狀態(tài)對，記為［CF］。但AB、AE、BE、DG是否為等價狀態(tài)對還需要檢查其隱含狀態(tài)對，其余狀態(tài)均不等價。狀態(tài)A和B是否等價決定于隱含狀態(tài)對C、F。因為C、F為等價，所以狀態(tài)A和B為等價狀態(tài)對，記為［AB］。狀態(tài)A和E是否等價決定于隱含狀態(tài)對B、E，而狀態(tài)B和E是否等價決定于隱含狀態(tài)對C、F和A、E，而已有［CF］，故又回到了自身，所以有［AE］和［BE］。狀態(tài)D和G是否等價決定于隱含狀態(tài)對C、D和D、E，而狀態(tài)對C、

D

和D、E不等價，所以狀態(tài)D和G不等價。4)找出最大等價類根據(jù)以上求得的全部等價狀態(tài)對，可求得該狀態(tài)表的最大等價類為［ABE］、［CF］、［D］和［G］。

5)列出最簡狀態(tài)表從每一個最大等價類中選出一個為代表，現(xiàn)分別從最大等價類［ABE］、［CF］、［D］和［G］中選出A

、C

、D

和G，作為簡化后的四個狀態(tài)，最后可作出最簡狀態(tài)表如表6-19所示。表6-19最簡狀態(tài)表6.4.3狀態(tài)分配

狀態(tài)分配是指將狀態(tài)表中每一個字符表示的狀態(tài)賦以適當(dāng)?shù)亩M(jìn)制代碼，得到代碼形式的狀態(tài)表（二進(jìn)制狀態(tài)表），以便求出激勵函數(shù)和輸出函數(shù)，最后完成時序電路的設(shè)計。狀態(tài)分配合適與否，雖然不影響觸發(fā)器的級數(shù)，但對所設(shè)計的時序電路的復(fù)雜程度有一定的影響。然而，要得到最佳分配方案是很困難的。這首先是因為編碼的方案太多，如果觸發(fā)器的個數(shù)為n，實際狀態(tài)數(shù)為M，則一共有2n種不同代碼。若要將2n種代碼分配到M個狀態(tài)中去，并考慮到一些實際情況，有效的分配方案數(shù)為可見，當(dāng)M增大時，N值將急劇增加，要尋找一個最佳方案很困難。此外，雖然人們已提出了許多算法，但也都還不成熟，因此在理論上這個問題還沒解決。在眾多算法中，相鄰法比較直觀、簡單，便于采用。它有三條原則，即符合下列條件的狀態(tài)應(yīng)盡可能分配相鄰的二進(jìn)制代碼：①具有相同次態(tài)的現(xiàn)態(tài)。②同一現(xiàn)態(tài)下的次態(tài)。③具有相同輸出的現(xiàn)態(tài)。三條原則以第一條為主，兼顧第二、第三條。

6.3計數(shù)器計數(shù)器的主要功能是累計輸入脈沖的個數(shù)。它不僅可以用來計數(shù)、分頻，還可以對系統(tǒng)進(jìn)行定時、順序控制等，是數(shù)字系統(tǒng)中應(yīng)用最廣泛的時序邏輯部件之一。計數(shù)器是一個周期性的時序電路，其狀態(tài)圖有一個閉合環(huán)，閉合環(huán)循環(huán)一次所需要的時鐘脈沖的個數(shù)稱為計數(shù)器的模值M。由n個觸發(fā)器構(gòu)成的計數(shù)器，其模值M一般應(yīng)滿足2n-1＜M≤2n。計數(shù)器有許多不同的類型。按時鐘控制方式來分，有異步、同步兩大類；按計數(shù)過程中數(shù)值的增減來分，有加法、減法、可逆計數(shù)器三類；按模值來分，有二進(jìn)制、十進(jìn)值和任意進(jìn)制計數(shù)器。表6-7計數(shù)器分類1)同步二進(jìn)制加法計數(shù)器

圖6-19同步二進(jìn)制加法計數(shù)器

電路的輸出函數(shù)和控制函數(shù)為

將控制函數(shù)代入T觸發(fā)器的特征方程，可得狀態(tài)轉(zhuǎn)移函數(shù)：表6-8同步二進(jìn)制加法計數(shù)器狀態(tài)表圖6-20同步二進(jìn)制加法計數(shù)器狀態(tài)圖圖6-21同步二進(jìn)制加法計數(shù)器波形圖2)同步十進(jìn)制可逆計數(shù)器（加減控制式）圖6-22同步十進(jìn)制可逆計數(shù)器由邏輯電路可以寫出其輸出函數(shù)和激勵函數(shù)為

由T觸發(fā)器的特征方程（Qn+1=TQ）和其激勵函數(shù)可求得各觸發(fā)器的狀態(tài)方程。但由T觸發(fā)器的特征表已知：當(dāng)T=1時，觸發(fā)器發(fā)生狀態(tài)轉(zhuǎn)換；當(dāng)T=0時，觸發(fā)器保持原狀態(tài)，因此，根據(jù)Ti及Qi的取值可直接求得。由此，可得到該電路有效狀態(tài)的轉(zhuǎn)移情況如表6-9所示。根據(jù)表6-9可畫出有效狀態(tài)轉(zhuǎn)移圖如圖6-23所示。當(dāng)M=1、初始狀態(tài)為全0時的工作波形如圖6-24所示。該電路具有多余狀態(tài)，對多余狀態(tài)的檢查如表6-10所示，不難看出該電路具有自啟動特性。表6-9同步十進(jìn)制可逆計數(shù)器狀態(tài)表一（有效狀態(tài))續(xù)表圖6-23同步十進(jìn)制可逆計數(shù)器狀態(tài)圖圖6-24可逆計數(shù)器M=1時的波形圖表6-10同步十進(jìn)制可逆計數(shù)器狀態(tài)表二（無效狀態(tài))3.脈沖分配器圖6-25脈沖分配器(a)邏輯電路圖；(b)狀態(tài)圖；(c)工作波形圖由電路可寫出輸出函數(shù)和激勵函數(shù)為

結(jié)合JK觸發(fā)器的特征方程，可得新狀態(tài)方程：

由輸出函數(shù)和新狀態(tài)方程可得狀態(tài)轉(zhuǎn)換表如表6-11，狀態(tài)轉(zhuǎn)換圖和工作波形分別如圖6-25（b）、（c）所示。由工作波形圖可清楚地看到，電路在時鐘脈沖的作用下，按一定順序輪流地輸出脈沖信號。由于電路能在時鐘脈沖作用下將脈沖信號按順序分配到各個輸出端，故稱其為脈沖分配器。表6-11脈沖分配器狀態(tài)表

4.序列信號發(fā)生器圖6-26(a)所示為序列信號發(fā)生器的邏輯電路圖。由圖可見，該電路由三個D觸發(fā)器構(gòu)成的移位寄存器和與非門構(gòu)成的組合電路組成。由電路可寫出其輸出函數(shù)和激勵函數(shù)分別為結(jié)合D觸發(fā)器的特征方程Qn+1=D，可得新狀態(tài)方程：圖6-26序列信號發(fā)生器(a)邏輯電路圖；(b)狀態(tài)圖；(c)工作波形圖表6-12序列信號發(fā)生器的狀態(tài)表

【例6-7】用JK觸發(fā)器設(shè)計一個五進(jìn)制同步計數(shù)器，要求狀態(tài)轉(zhuǎn)換關(guān)系為

000001011101110

解：本例屬于給定狀態(tài)時序電路設(shè)計問題。①列狀態(tài)表。根據(jù)題意，該時序電路有三個狀態(tài)變量，設(shè)狀態(tài)變量為Q2、Q1、Q0，可作出二進(jìn)制狀態(tài)表如表6-24所示，它是一個非完全描述時序電路的設(shè)計。表6-24例6-7狀態(tài)表一圖6-40表6-24次態(tài)卡諾圖②確定激勵函數(shù)和輸出函數(shù)。由次態(tài)卡諾圖求出其狀態(tài)方程和激勵函數(shù)如下：③自啟動檢查。根據(jù)以上狀態(tài)方程，檢查多余狀態(tài)的轉(zhuǎn)移情況如表6-25所示，其完整的狀態(tài)圖如圖6-41所示。表6-25多余狀態(tài)轉(zhuǎn)移表圖6-41例6-7狀態(tài)圖

從圖6-41可以看出，該電路一旦進(jìn)入狀態(tài)100，就不能進(jìn)入計數(shù)主循環(huán)，因而該電路不能實現(xiàn)自啟動，需要修改設(shè)計。在非完全描述時序電路中，由于存在無效狀態(tài)，使得在激勵函數(shù)的獲取過程中出現(xiàn)了任意項。在求取激勵函數(shù)時，如果某任意項被圈入，則該任意項被確認(rèn)為1，否則被確認(rèn)為0。由于圈法的隨意性，故無效狀態(tài)的轉(zhuǎn)移可能出現(xiàn)死循環(huán)而使電路不能自啟動。當(dāng)電路不能自啟動時，解決的方法有多種。

第一種方法，將原來的非完全描述時序電路中沒有描述的狀態(tài)的轉(zhuǎn)移情況加以定義，使其成為完全描述時序電路。如將表6-24狀態(tài)表中的無效狀態(tài)的轉(zhuǎn)移方向均定義為000，則可得到一個完全描述時序電路的狀態(tài)表如表6-26。顯然，按照表6-26設(shè)計的時序電路，不存在死循環(huán)問題，因為它是完全描述的。這種方法由于失去了任意項，會增加電路的復(fù)雜程度。

第二種方法，改變原來的圈法。如果盲目地改變所有激勵函數(shù)的圈法，則其工作量大，效果差。若在分析觀察的基礎(chǔ)上改變某激勵函數(shù)的圈法，則能獲得較滿意的效果。觀察圖6-40次態(tài)卡諾圖，如果希望能盡量使用任意項，只能對(a)和(c)的圈法作修改。現(xiàn)對(c)的圈法作修改，它僅改變Q0的轉(zhuǎn)移，新的圈法如圖6-42所示。分析新圈法可知：狀態(tài)010將轉(zhuǎn)移到100（原轉(zhuǎn)移到101，現(xiàn)在最后一位Q0轉(zhuǎn)為0），狀態(tài)100將轉(zhuǎn)移到101（原轉(zhuǎn)移到100，現(xiàn)最后一位Q0轉(zhuǎn)為1）。由分析可以看出，新圈法將克服死循環(huán)，也不增加激勵函數(shù)的復(fù)雜程度。圖6-42修整后圈法由新圈法得表6-27多余狀態(tài)轉(zhuǎn)移表

重新檢查多余狀態(tài)的轉(zhuǎn)移情況如表6-27所示，其狀態(tài)圖如圖6-43所示，可以看到該電路具有自啟動能力。如果修改6-40(a)的圈法，可以得到同樣的效果。④畫邏輯圖。圖6-44例6-7邏輯圖

【例6-8】用D觸發(fā)器設(shè)計一個模七同步加法計數(shù)器。解：本例屬于給定狀態(tài)時序電路設(shè)計問題。①列狀態(tài)表。根據(jù)題意，該時序電路有三個狀態(tài)變量。設(shè)狀態(tài)變量為Q2、Q1、Q0，可作出二進(jìn)制狀態(tài)表如表6-28所示，它是一個非完全描述時序電路的設(shè)計。②確定激勵函數(shù)和輸出函數(shù)。由表6-28狀態(tài)表分別畫出Q2、Q1、Q0的次態(tài)卡諾圖如圖6-45(a)、(b)、(c)所示。表6-28例6-8狀態(tài)表圖6-45例6-8次態(tài)卡諾圖

當(dāng)使用D觸發(fā)器實現(xiàn)時序電路時，由于D觸發(fā)器的特征方程為Qn+1=D，因此，可從次態(tài)卡諾圖直接求出D觸發(fā)器的激勵函數(shù)：③自啟動檢查。觀察次態(tài)卡諾圖激勵函數(shù)的圈法，多余狀態(tài)111的新狀態(tài)為100，電路的狀態(tài)圖如圖6-46所示，該電路具有自啟動能力。圖6-46例6-8狀態(tài)圖④畫邏輯圖。圖6-47例6-8邏輯圖6.4寄存器1.寄存器和移位寄存器

1)寄存器寄存器用于寄存一組二進(jìn)制代碼，它被廣泛用于各類數(shù)字系統(tǒng)和數(shù)字計算機(jī)中。因為一個觸發(fā)器能存儲一位二進(jìn)制代碼，所以用n個觸發(fā)器組成的寄存器能存儲一組n位二進(jìn)制代碼。對寄存器中使用的觸發(fā)器只要求具有置1、置0的功能即可，因而無論是用基本RS結(jié)構(gòu)的觸發(fā)器，還是用數(shù)據(jù)鎖存器、主從結(jié)構(gòu)或邊沿觸發(fā)結(jié)構(gòu)的觸發(fā)器，都能組成寄存器。(1)二拍接收四位數(shù)據(jù)寄存器圖6-14是由基本RS觸發(fā)器構(gòu)成的二拍接收四位數(shù)據(jù)寄存器。當(dāng)清0端為邏輯1，接收端為邏輯0時，寄存器保持原狀態(tài)。當(dāng)需將四位二進(jìn)制數(shù)據(jù)存入數(shù)據(jù)寄存器時，需二拍完成：第一拍，發(fā)清0信號（一個負(fù)向脈沖），使寄存器狀態(tài)為0（Q3Q2Q1Q0=0000）；第二拍，將要保存的數(shù)據(jù)D3D2D1D0送數(shù)據(jù)輸入端（如D3D2D1D0=1101），再送接收信號（一個正向脈沖），要保存的數(shù)據(jù)將被保存在數(shù)據(jù)寄存器中（Q3Q2Q1Q0=1101）。從該數(shù)據(jù)寄存器的輸出端Q3Q2Q1Q0可獲得被保存的數(shù)據(jù)。圖6-14二拍接收四位數(shù)據(jù)寄存器(2)單拍接收四位數(shù)據(jù)寄存器圖6-15是由數(shù)據(jù)鎖存器構(gòu)成的單拍接收四位