模擬電子學基礎第五章

模擬電子學基礎課件第五章第一頁，共七十頁，編輯于2023年，星期一5場效應管放大電路5.1金屬-氧化物-半導體（MOS）場效應管5.3結型場效應管（JFET）*5.4砷化鎵金屬-半導體場效應管5.5各種放大器件電路性能比較5.2MOSFET放大電路第二頁，共七十頁，編輯于2023年，星期一場效應管(FET)是一種利用電場效應來控制其電流大小的半導體器件，具有體積小、重量輕、耗電省、壽命長等特點。場效應管(FET)的分類：按基本結構分金屬-氧化物-半導體場效應管(MOSFET)結型場效應管(JFET)增強型耗盡型N溝道P溝道N溝道P溝道N溝道P溝道第三頁，共七十頁，編輯于2023年，星期一5.1金屬-氧化物-半導體（MOS）場效應管5.1.1N溝道增強型MOSFET5.1.5MOSFET的主要參數(shù)5.1.2N溝道耗盡型MOSFET5.1.3P溝道MOSFET5.1.4溝道長度調制效應第四頁，共七十頁，編輯于2023年，星期一5.1.1N溝道增強型MOSFET1.結構(N溝道增強型)圖5.1.1a所示為N溝道增強型MOSFET的結構。L：溝道長度W：溝道寬度tox：絕緣層厚度襯底為低摻雜、電阻率較高的P型硅半導體用擴散法在P型硅上形成兩個高摻雜的N+區(qū)在P型硅上再形成一層SiO2絕緣薄層在絕緣層上安置一鋁電極——柵極g在兩個N+區(qū)上安置鋁電極——源極s和漏極d通常W>L柵極與源極和漏極均無電接觸，故稱為絕緣柵極。第五頁，共七十頁，編輯于2023年，星期一圖5.1.1b和c分別為N溝道增強型MOSFET的簡圖和代表符號。簡圖(縱剖面圖)電路符號箭頭方向代表P(襯底)指向N(溝道)垂直短劃線代表溝道，表示未加適當柵壓前漏源間無導電溝道。第六頁，共七十頁，編輯于2023年，星期一2.工作原理(1)vGS=0，沒有導電溝道在圖5.1.2a中，vGS=0(即柵源極短接)，此時源區(qū)、漏區(qū)和襯底形成兩個背靠背的PN結。此時，無論vDS的極性，這兩個PN結中總有一個處于反偏狀態(tài)。當源極s與襯底B相連并結電源VDD的負極，漏極d接VDD的正極時，漏極和襯底間的PN結為反偏，從而漏區(qū)和源區(qū)間的電阻阻值很大(可高達1012Ω數(shù)量級)，因此漏源區(qū)間的溝道為非導電溝道，即iD=0。VDD第七頁，共七十頁，編輯于2023年，星期一(2)vGS≥VT，出現(xiàn)N型導電溝道在圖5.1.2b中，當vDS=0，若在柵極g和源極s間加上正向電壓VGG，則形成以柵極和P型硅襯底為兩極，SiO2絕緣層為中間介質的平板電容器。從而形成一個垂直于半導體表面，由柵極g指向P型襯底的強電場(由于絕緣層很薄)。由于該電場的方向是排斥空穴，吸引電子，而P型襯底中多數(shù)載流子為空穴，因而襯底中接近柵極g的空穴被排斥，襯底中的電子被吸引到柵極g附近，從而在柵極g附近形成耗盡層。這樣當vGS達到一定數(shù)值時，就在柵極g附近的P型襯底表面形成一個以電子為多子的N型薄層反型層反型層實際上組成了一個源極s和漏極d間的N型導電溝道，由于它是由vGS感應產(chǎn)生的，又被稱為感生溝道。顯然vGS↑反型層厚度↑感生溝道電阻值↓第八頁，共七十頁，編輯于2023年，星期一因此，感生溝道的出現(xiàn)，實際上將原來被P型襯底隔開的源區(qū)和漏區(qū)連通，一旦vDS≠0，則將有漏極電流iD產(chǎn)生。這種在vGS=0時無導電溝道，而必須依靠vGS的作用才能形成感生溝道的FET稱為增強型FET開啟電壓VT：是指在漏源電壓vDS作用下開始導電時的柵源電壓vGS。顯然，當vGS<VT時，iD≈0，場效應管工作在截止區(qū)。(3)可變電阻區(qū)和飽和區(qū)的形成機制如圖5.1.2c所示，當vGS=VGS>VT時：外加較小vDS時，漏極電流iD將隨vDS的上升迅速增大；隨著vDS的上升，由于感生溝道內存在電位梯度，造成溝道厚度并不均勻：源極s漏極d厚度↓第九頁，共七十頁，編輯于2023年，星期一當vDS增大到一定程度(vGD=vGS﹣vDS=VT)時，靠近漏極d的反型層消失，vDS繼續(xù)增大將形成夾斷區(qū)，夾斷點向源極s方向移動。如圖5.1.2d所示。注意：雖然溝道出現(xiàn)夾斷，但夾斷區(qū)(反型層消失后的耗盡區(qū))內仍可有電流通過，只有將溝道全部夾斷，才能使iD=0。由于當vDS繼續(xù)增加，夾斷點向源極s方向移動，因此夾斷區(qū)增大，從而導電溝道電阻增大，因而iD基本不變，即iD趨于飽和。第十頁，共七十頁，編輯于2023年，星期一從輸出特性曲線上看，這三個區(qū)域分為截止區(qū)、可變電阻區(qū)和飽和區(qū)，如圖5.1.3a所示。截止區(qū)：可變電阻區(qū)：iD隨vDS增加迅速上升飽和區(qū)：iD基本不變，趨于飽和預夾斷：由可變電阻區(qū)進入飽和區(qū)時的夾斷狀況，其臨界條件為或第十一頁，共七十頁，編輯于2023年，星期一3.V-I特性曲線及大信號特性方程(1)輸出特性及大信號特性方程MOSFET的輸出特性：在柵源電壓vGS一定時，漏極電流iD與漏源電壓vDS間的關系。圖5.1.3b所示為N溝道增強型MOS管的完整輸出特性。根據(jù)預夾斷的臨界條件：可畫出預夾斷軌跡，如圖中虛線所示。下面對這三個區(qū)域進行討論。第十二頁，共七十頁，編輯于2023年，星期一①截止區(qū)當vGS＜VT時，導電溝道尚未形成，iD＝0，為截止工作狀態(tài)。②可變電阻區(qū)其中式中：n

——反型層中電子遷移率Cox

——柵極(與襯底間)氧化層單位面積電容——本征電導因子Kn——電導常數(shù)，單位：mA/V2第十三頁，共七十頁，編輯于2023年，星期一在特性曲線原點附近，由于vDS很小，因此可將iD寫成：由此可求出當vGS一定時，在可變電阻區(qū)，原點附近的輸出電阻rdso為該式表明rdso為一個受vGS控制的可變電阻③飽和區(qū)(恒流區(qū)又稱放大區(qū))且進入飽和區(qū)由于在飽和區(qū)，可近似看成iD不隨vDS變化，因此可用預夾斷點對應的iD來表示。即式中為vGS＝2VT時預夾斷點對應的的iD第十四頁，共七十頁，編輯于2023年，星期一(2)轉移特性由前面的分析可知，F(xiàn)ET為電壓控制器件，即在工作時，柵極輸入端g基本上無電流，因而討論其輸入特性沒有意義。這里用所謂的轉移特性，來表征在漏源電壓vDS一定時，柵源電壓vGS對漏極電流iD的控制特性，即：轉移特性曲線可以從輸出特性曲線上，用作圖法而得：第十五頁，共七十頁，編輯于2023年，星期一例5.1.1設N溝道增強型MOS管的參數(shù)為VT=0.75V，W=30μm，L=3μm，μn=650cm2/V·s，Cox=76.7×10-9F/cm2，且vGS=2VT，MOSFET工作在飽和區(qū)。試計算此時場效應管的工作電流iD。解：當vGS=2VT時，有第十六頁，共七十頁，編輯于2023年，星期一5.1.2N溝道耗盡型MOSFET1.結構和工作原理簡述N溝道耗盡型MOSFET(D型NMOS管)的結構與增強型基本相同，如圖5.1.5a所示。不同之處：二氧化硅絕緣層中摻有大量的正離子即使在vGS=0時，也能在源區(qū)和漏區(qū)間形成N型溝道，將這兩區(qū)連通。圖5.1.5b為其電路符號，注意與增強型符號的差別。因此，對N溝道耗盡型MOSFET而言，在vGS=0時，在正vDS的作用下，仍有較大的漏極電流iD產(chǎn)生。第十七頁，共七十頁，編輯于2023年，星期一當vGS>0時，由于絕緣層的存在，不會產(chǎn)生柵極電流iG，而vGS>0吸引更多電子進入導電溝道使溝道變寬iD增大當vGS<0時，由于溝道內感應電子減少，溝道變窄，從而iD減?。划攙GS為負電壓到達某值時，溝道完全被夾斷，此時漏極電流iD=0，此時的vGS稱為夾斷(截止)電壓VP?？梢姡琋溝道耗盡型MOSFET可在正負vGS下工作，而且基本無柵極電流iG，這是耗盡型MOSFET的重要特點之一。第十八頁，共七十頁，編輯于2023年，星期一2.V-I特性曲線及大信號特性方程N溝道耗盡型MOSFET的輸出特性和轉移特性如圖5.1.6a和b所示。耗盡型的夾斷電壓為VP<0，其電流方程可用增強型的方程，只是需將VT換成VP。第十九頁，共七十頁，編輯于2023年，星期一對vGS=0時的輸出特性曲線而言，在飽和區(qū)的iD為：根據(jù)前面的公式，耗盡型MOS管在飽和區(qū)的iD為：式中IDSS稱為零柵壓的漏極電流——飽和漏極電流。由此耗盡型MOSFET的飽和區(qū)V-I特性表達式可寫成：第二十頁，共七十頁，編輯于2023年，星期一5.1.3P溝道MOSFET與N型MOS管相似，P型MOS管也有增強型和耗盡型兩種，如圖5.1.7a和b所示，為它們的電路符號。可見，除代表襯底的B的箭頭方向外，其他與NMOS相同。注意：為能正常工作，PMOS管外加的vDS必須為負值，開啟電壓VT也為負值，實際的漏極電流iD的方向為流出漏極。第二十一頁，共七十頁，編輯于2023年，星期一顯然，P溝道增強型MOS管溝道產(chǎn)生的條件為：可變電阻區(qū)與飽和區(qū)的臨界條件為：在可變電阻區(qū)內，電流的假定正向為流入漏極時，則iD為：在飽和區(qū)內，電流iD為：式中Kp為P溝道器件的電導參數(shù)，可表示為p

——空穴反型層中空穴遷移率，μp≈μn/2第二十二頁，共七十頁，編輯于2023年，星期一5.1.4溝道長度調制效應根據(jù)前面的分析，MOSFET工作在飽和區(qū)時，漏極電流iD近似為不隨漏源電壓vDS而變化。在實際中，當vGS固定而vDS增大時，還應考慮vDS對導電溝道長度的調制作用，此時iD會有所增加。因此，實際中常用溝道長度調制參數(shù)λ對輸出特性公式進行修正，這里以N溝道增強型MOS管為例：當不考慮溝道調制效應時，＝0，曲線是平坦的。修正后L的單位為m對于典型器件第二十三頁，共七十頁，編輯于2023年，星期一5.1.5MOSFET的主要參數(shù)一、直流參數(shù)1.開啟電壓VT（增強型參數(shù)）當vDS為某一固定值，使iD等于一微小電流時，柵源間所加電壓為VT。2.夾斷電壓VP（耗盡型參數(shù)）通常令vDS為某一固定值，使iD等于一微小電流時，柵源間所加電壓為VP。3.飽和漏電流IDSS（耗盡型參數(shù)）在vGS=0時，當時的漏極電流——飽和漏極電流IDSS4.直流輸入電阻RGS在漏源短路時，柵源間加一定電壓所對應的柵源直流電阻。一般可達第二十四頁，共七十頁，編輯于2023年，星期一二、交流參數(shù)1.輸出電阻rds輸出電阻rds反映vDS對iD的影響，是輸出特性曲線上某一點上切線斜率的倒數(shù)。在不考慮溝道調制效應時，即＝0：飽和區(qū)特性曲線斜率為零在考慮溝道調制效應時，即≠0：根據(jù)前面的分析可得，NMOS增強型在飽和區(qū)內有可見rds為一有限值，一般在幾十到幾百千歐。第二十五頁，共七十頁，編輯于2023年，星期一2.低頻互導gm低頻互導gm反映了柵源電壓對漏極電流的控制能力，它相當于轉移特性曲線上工作點的斜率。一般為十分之幾到及毫西(mS)的范圍內，特殊的可達100mS以N溝道增強型MOSFET為例，在不知其特性曲線的情況下，可進行如下估算：考慮到則由第二十六頁，共七十頁，編輯于2023年，星期一三、極限參數(shù)1.最大漏極電流IDM管子正常工作時漏極電流允許的上限值。2.最大耗散功率PDMPDM受管子最高工作溫度的限制。3.最大漏源電壓V(BR)DSV(BR)DS指發(fā)生雪崩擊穿、iD開始急劇上升時的vDS值。4.最大柵源電壓V(BR)GS

V(BR)GS指柵源間反向電流開始急劇增加時的vGS值。第二十七頁，共七十頁，編輯于2023年，星期一5.2MOSFET放大電路5.2.1MOSFET放大電路1.直流偏置及靜態(tài)工作點的計算2.圖解分析3.小信號模型分析第二十八頁，共七十頁，編輯于2023年，星期一5.2.1MOSFET放大電路1.直流偏置及靜態(tài)工作點的計算FET組成的放大電路與BJT一樣，也需要建立合適的靜態(tài)工作點，只是FET需要的是合適的柵極﹣源極電壓vGS。(1)簡單的共源極放大電路（N溝道）圖5.2.1所示為N溝道增強型MOSFET構成的共源極放大電路。第二十九頁，共七十頁，編輯于2023年，星期一由直流通路可知，柵源電壓vGS為：假設FET的開啟電壓為VT，并工作在飽和區(qū)，根據(jù)前面的分析可得漏極電流為：漏源電壓為：驗證是否滿足如果不滿足，則說明前面假設錯誤，應工作在可變電阻區(qū)，即VGS應大于VT漏源電流為：第三十頁，共七十頁，編輯于2023年，星期一例5.2.1電路如圖5.2.1b所示，設Rg1=60k，Rg2=40k，Rd=15k，VDD=5V，VT=1V，，試計算電路的靜態(tài)漏極電流IDQ和漏源電壓VDSQ

。解：根據(jù)電路圖可得由于VGSQ>VT，因此NMOS管工作在可變電阻區(qū)或飽和區(qū)。假設工作在飽和區(qū)，則有滿足假設成立，結果即為所求。第三十一頁，共七十頁，編輯于2023年，星期一N溝道增強型MOS管電路直流計算步驟如下：設MOS管工作在飽和區(qū)，則需符合下列條件：利用飽和區(qū)的電流﹣電壓關系曲線分析電路；若VGSQ<VT，則MOS管可能截止；若VDSQ<(VGSQ-VT)，則MOS管可能工作在可變電阻區(qū)；若前面假設不成立，必須做出新的假設，并重新分析。P溝道MOS管電路的分析與N溝道類似，但需注意其電源極性和電流方向不同。第三十二頁，共七十頁，編輯于2023年，星期一(2)帶源極電阻的NMOS共源極放大電路如圖5.2.2所示為帶源極電阻的NMOS共源極放大電路。根據(jù)電路可得，柵源電壓VGS為：當NMOS工作在飽和區(qū)：需要驗證是否滿足注意：與BJT電路類似，在MOS管接入源極電阻，也具有穩(wěn)定靜態(tài)工作點的作用，并且現(xiàn)在很多MOS管用電流源取代源極電阻。第三十三頁，共七十頁，編輯于2023年，星期一例5.2.2電路如圖5.2.2所示，設MOS管的參數(shù)為VT=1V，。電路參數(shù)為VDD=5V，﹣VSS=﹣5V，Rd=10kΩ，R=0.5kΩ，ID=0.5mA。若流過Rg1、Rg2的電流為ID的1/10，試確定Rg1和Rg2的值。解：設MOS管工作在飽和區(qū)，則代入已知參數(shù)可解得由于流過Rg1、Rg2的電流為ID的1/10，則經(jīng)驗證，前面假設正確。第三十四頁，共七十頁，編輯于2023年，星期一2.圖解分析圖5.2.4所示的共源極放大電路采用N溝道增強型MOS管。圖中VGG>VT，VDD足夠大使MOS管工作在飽和區(qū)。Rd的作用：將漏極電流iD的變化，轉換成電壓vDS的變化，從而實現(xiàn)電壓放大。由該電路可知：靜態(tài)柵源電壓為(vi=0)第三十五頁，共七十頁，編輯于2023年，星期一由此可根據(jù)vDS=VDD﹣iDRd，在MOS管的輸出特性曲線上作出負載線，如圖5.2.5所示。負載線與vGS=VGG對應的那條曲線的交點即為該電路的靜態(tài)工作點Q。當vi≠0時，則有：vgs為加在柵源上的電壓變化量相應地有通常vds>>vgs=vi，從而實現(xiàn)了電壓放大。注意該電路由于負載開路，因而交流和直流負載線相同。第三十六頁，共七十頁，編輯于2023年，星期一3.小信號模型分析對小信號而言，MOS管工作在飽和區(qū)時，與BJT一樣可看作一雙端口網(wǎng)絡，即柵源極看成輸入口，漏源極看成輸出口。但需注意，以增強型NMOS為例，其柵極電流為零，柵源間只有電壓vGS存在。假設在飽和區(qū)，iD不隨vDS變化，則飽和區(qū)的漏極電流為：靜態(tài)漏極電流漏極信號電流非線性失真項為避免信號失真，要求式中第三項遠小于第二項，即該式為線性MOS放大電路必須滿足的小信號條件忽略第三項，可得第三十七頁，共七十頁，編輯于2023年，星期一NMOS管iG=0，柵源間可看成開路共源極NMOS管低頻小信號模型建立：共源極NMOS管高頻小信號模型建立：源極與襯底相連Vbs=0第三十八頁，共七十頁，編輯于2023年，星期一例5.2.4電路如圖5.2.4所示，設VDD=5V，Rd=3.9kΩ，VGS=2V。場效應管的參數(shù)為VT=1V，Kn=0.8mA/V2，λ=0.02V﹣1。當MOS管工作于飽和區(qū)，試確定電路的小信號電壓增益。解：(1)求靜態(tài)值由于VGS﹣VT=1V<VDS，因此MOS管確實工作與飽和區(qū)。(2)求FET的互導和輸出電阻(3)求電壓增益由小信號電路可得故可見與BJT放大電路相比，MOS管放大電路的電壓增益較低。另外共源電路也屬倒相電壓放大電路。第三十九頁，共七十頁，編輯于2023年，星期一例5.2.5電路如圖5.2.2所示，MOS管的參數(shù)為VT=1V，Kn=0.05μA/V2,λ=0。電路參數(shù)為VDD=5V,﹣VSS=﹣5V，Rd=10kΩ，R=0.5kΩ，Rg1=150kΩ，Rg2=47kΩ，RS=4kΩ。試確定電路的電壓增益、源電壓增益、輸入電阻和輸出電阻。解：例5.2.2的直流分析已求得從而可求得小信號低頻互導為由由此可畫出該電路的小信號模型電路如圖5.2.9所示。第四十頁，共七十頁，編輯于2023年，星期一由小信號模型電路可得：故電壓增益為：輸入電阻為輸出電阻為源電壓增益為第四十一頁，共七十頁，編輯于2023年，星期一例5.2.6電路如圖5.2.10a所示，設耦合電容對信號頻率可視為交流短路，場效應管工作在飽和區(qū)，rds很大，可忽略。試畫出其小信號等效電路，求其輸入電阻、小信號電壓增益、源電壓小信號電壓增益和輸出電阻。解：由電路圖可畫出如圖5.2.10b所示的小信號等效電路。顯然，這是一個共漏極放大電路。由小信號等效電路可得：第四十二頁，共七十頁，編輯于2023年，星期一由上面分析結果可得：以上兩式表明，共漏極放大電路的電壓增益<1，但接近于1，這與BJT射極跟隨器一樣，因此又稱為源極跟隨器。第四十三頁，共七十頁，編輯于2023年，星期一求輸出電阻的方法與BJT電路類似，如圖5.2.11所示。由圖中可得：從而有故第四十四頁，共七十頁，編輯于2023年，星期一5.3結型場效應管

5.3.1JFET的結構和工作原理

5.3.2JFET的特性曲線及參數(shù)

5.3.3JFET放大電路的小信號模型分析法第四十五頁，共七十頁，編輯于2023年，星期一與源極s和漏極d相連的N+區(qū)，是通過光刻和擴散等工藝完成的隱埋層，其作用是向源極和漏極提供低阻通路。顯然，與耗盡型MOSFET相似，JFET的導電溝道是不依賴于外加電壓而存在的。5.3.1JFET的結構和工作原理1.結構如圖5.3.1c所示為N溝道JFET的實際結構剖面圖。在一塊N型半導體兩邊擴散高摻雜的P型區(qū)(P+)在兩個P+型區(qū)引出兩個歐姆接觸電極并連在一起作為柵極g形成兩個PN結兩個PN結中間的N型區(qū)域為導電溝道在N型本體材料的兩端各引出一個歐姆接觸電極作為源極s和漏極d第四十六頁，共七十頁，編輯于2023年，星期一圖5.3.1a和b分別為N溝道JFET的結構示意圖和電路符號。符號中的箭頭方向表示柵極正偏，柵極電流方向由P指向N圖5.3.2所示為P溝道JFET的結構示意圖和電路符號。第四十七頁，共七十頁，編輯于2023年，星期一2.工作原理(以N溝道JFET為例)由于JFET的導電溝道的存在與耗盡型MOSFET相似，因此這兩者的工作原理也相似。N溝道JFET工作時，在柵源極間需加一負電壓(vGS<0)，即使柵極和導電溝道間的PN結反偏，柵極電流iG≈0，JFET呈現(xiàn)高達107Ω以上的輸入電阻。在漏源極間加上一正電壓(vDS>0)，使導電溝道中多子有源極s向漏極d運動，形成漏極電流iD。這里iD的大小收到vGS的控制，下面重點討論vGS對iD的控制作用，以及vDS對iD的影響。第四十八頁，共七十頁，編輯于2023年，星期一(1)vGS對導電溝道及iD的控制作用為討論方便，先假設vGS=0，當vGS由零往負向增大時：兩個PN結反偏反偏電壓↑兩個PN結耗盡層加寬導電溝道變窄導電溝道電阻↑兩個PN結耗盡層合攏導電溝道被完全夾斷導電溝道被夾斷后，漏﹣源極間電阻將→∞，相應的柵源電壓被稱為夾斷電壓VP。對N溝道JFET而言，VP<0，如圖5.3.3所示。第四十九頁，共七十頁，編輯于2023年，星期一以上分析表明，改變vGS的大小，可以有效地控制導電溝道電阻的大小。若在漏源極間加上固定的正向電壓vDS，則iD將受到vGS的控制：導電溝道電阻↑第五十頁，共七十頁，編輯于2023年，星期一(2)vDS對iD的影響依然先假設vGS=0，來分析vDS對iD的影響。當vDS=0時，導電溝道如圖5.3.3a所示。顯然，此時iD=0。當vDS>0時，iD≠0，且隨vDS的增大而增大。同時vDS的接入，對兩側的PN結施加反向偏壓，并在導電溝道內形成一個電位梯度，且從源極向漏極逐漸升高。由于導電溝道內存在電位梯度，從而使PN結上的反向偏壓也呈一定梯度，從而使耗盡層厚度不均，使導電溝道呈楔形分布，如圖5.3.4a所示。vDS越大，則耗盡層越厚，導電溝道變窄，從而又阻礙iD的增大。但在vDS較小時，導電溝道還較寬，因而iD還是以隨vDS的增大而上升為主。第五十一頁，共七十頁，編輯于2023年，星期一當vDS繼續(xù)增大，導電溝道兩側的耗盡層也繼續(xù)加寬且在靠近漏極處最寬。當vDS增大到使vGD=﹣vDS=VP時，則兩耗盡層在靠近漏極的A點合攏，形成預夾斷，如圖5.3.4b所示。此時，若vDS繼續(xù)增大，則vDS

夾斷區(qū)延長溝道電阻iD基本不變如圖5.3.4c所示。當vGS≠0時，則在預夾斷點有：顯然當VP<vGS<0時，出現(xiàn)預夾斷時的vDS要比vGS=0時小，即導電溝道更容易夾斷，對同一vDS值，iD更小。第五十二頁，共七十頁，編輯于2023年，星期一綜上分析可知：JFET柵極與溝道間的PN結是反向偏置的，因此iG0，輸入電阻很高。JFET是電壓控制電流器件，iD受vGS控制。預夾斷前iD與vDS呈近似線性關系；預夾斷后，iD趨于飽和。另外，場效應管的導電溝道溝道中只有一種類型的多數(shù)載流子參與導電，所以場效應管也稱為單極型三極管。第五十三頁，共七十頁，編輯于2023年，星期一5.3.2JFET的特性曲線及參數(shù)1.輸出特性圖5.3.5所示為N溝道JFET的輸出特性，其工作狀況也可分為三個區(qū)域：①Ⅰ區(qū)為截止區(qū)(夾斷區(qū))②Ⅱ區(qū)為可變電阻區(qū)(線性區(qū))③Ⅲ區(qū)為飽和區(qū)(放大區(qū))其中若考慮溝道調制，上式還應進行修正。第五十四頁，共七十頁，編輯于2023年，星期一2.轉移特性JFET的轉移特性同樣可直接從輸出特性上用作圖法求出。圖5.3.6所示為一族典型的轉移特性曲線。從圖中可見，當vDS大于某一值后，不同vDS的轉移特性曲線靠得很近，可近似看成一條曲線。轉移特性曲線也可由下式求得:3.主要參數(shù)與MOSFET類似第五十五頁，共七十頁，編輯于2023年，星期一5.3.2FET放大電路的小信號模型分析法1.JFET小信號模型由于JFET與MOSFET的相似性，且其柵源間電阻rgs非常大，因而在其小信號模型中，可將柵源近似為開路。對于同樣是雙端口器件的JFET，其共源接法如圖5.3.7a所示。其低頻小信號模型與MOSFET相同，如圖5.3.7b所示。第五十六頁，共七十頁，編輯于2023年，星期一當用在高頻或脈沖電路時，必須考慮極間電容的影響，其高頻小信號模型如圖5.3.7c所示。第五十七頁，共七十頁，編輯于2023年，星期一2.

應用小信號模型發(fā)分析JFET放大電路如圖5.3.8a所示為一JFET共源放大電路。圖5.3.8b所示為該電路的低頻小信號等效電路。由于rds相對于一般的負載電阻要小得多，因此可近似認為rds開路。第五十八頁，共七十頁，編輯于2023年，星期一(1)電壓增益(2)輸入電阻(3)輸出電阻第五十九頁，共七十頁，編輯于2023年，星期一例5.3.1電路如圖5.3.8a所示，設Rg3=10MΩ，Rg1=2MΩ，Rg2=47kΩ，Rd=30kΩ，R=2kΩ，VDD=18V，JFET的VP=﹣1V，IDSS=0.5mA，且λ=0。試確定Q點。解：由于iG=0，因而在靜態(tài)時無電流流過Rg3，則可得則設JFET工作在飽和區(qū)，則有兩式聯(lián)立可解得第六十頁，共七十頁，編輯于2023年，星期一由于JFET工作在飽和區(qū)，則有因此ID應該小于IDSS=0.5mA，從而有ID=0.31mA。由此可求得：經(jīng)過驗算：說明JFET的確工作在飽和區(qū)，以上計算結果正確。第六十一頁，共七十頁，編輯于2023年，星期一*5.4砷化鎵金屬-半導體場效應管本節(jié)不做教學要求，有興趣者自學第六十二頁，共七十頁，編輯于2023年，星期一5.5各種放大器件電路性能比較