觸發(fā)器和時序邏輯電路

關(guān)于觸發(fā)器和時序邏輯電路第1頁，講稿共75頁，2023年5月2日，星期三21.1雙穩(wěn)態(tài)觸發(fā)器1基本RS觸發(fā)器&G2&G121.1.1RS觸發(fā)器第2頁，講稿共75頁，2023年5月2日，星期三&G2&G101若：(1)輸入,時輸出變?yōu)椋喝簦河|發(fā)器由“1”翻轉(zhuǎn)為“0”不變第3頁，講稿共75頁，2023年5月2日，星期三10&G2&G1(2)輸入,時若：輸出變?yōu)椋喝簦翰蛔冇|發(fā)器由“0”翻轉(zhuǎn)為“1”第4頁，講稿共75頁，2023年5月2日，星期三11輸出保持原狀態(tài)&G2&G1(3)輸入,時若：若：不變不變——具有記憶功能。第5頁，講稿共75頁，2023年5月2日，星期三輸出在信號沒有撤銷全是1，撤銷后“不定”。&G2&G1(4)輸入,時不定00第6頁，講稿共75頁，2023年5月2日，星期三(5)基本RS觸發(fā)器的功能表第7頁，講稿共75頁，2023年5月2日，星期三(6)邏輯符號Q低電平有效第8頁，講稿共75頁，2023年5月2日，星期三(7)波形圖反映觸發(fā)器輸入信號取值和狀態(tài)之間對應(yīng)關(guān)系的圖形稱為波形圖RSQQ置1置0置1置1置1保持不允許第9頁，講稿共75頁，2023年5月2日，星期三基本RS觸發(fā)器的特點（1）觸發(fā)器的次態(tài)不僅與輸入信號狀態(tài)有關(guān)，而且與觸發(fā)器原來的狀態(tài)有關(guān)。（2）電路具有兩個穩(wěn)定狀態(tài)，在無外來觸發(fā)信號作用時，電路將保持原狀態(tài)不變。（3）在外加觸發(fā)信號有效時，電路可以觸發(fā)翻轉(zhuǎn)，實現(xiàn)置0或置1。（4）在穩(wěn)定狀態(tài)下兩個輸出端的狀態(tài)和必須是互補關(guān)系，即有約束條件。第10頁，講稿共75頁，2023年5月2日，星期三2可控RS觸發(fā)器&G2&G1&G4&G3CP1）電路簡介構(gòu)成基本觸發(fā)器導(dǎo)引電路R、S置“0”，置“1”信號輸入端CP時鐘脈沖輸入端（正脈沖）CP=0保持不變CP=1根據(jù)R、S變化，過去后不變。直接復(fù)位和置位端。第11頁，講稿共75頁，2023年5月2日，星期三&G2&G1&G4&G3CP2)、工作情況分析時鐘脈沖來到之前的狀態(tài)（CP=0）時鐘脈沖來到之后的狀態(tài)（CP=1）(1)S=1，R=0（時鐘到，正脈沖）01=1第12頁，講稿共75頁，2023年5月2日，星期三&G2&G1&G4&G3CP(2)S=0，R=1（時鐘到，正脈沖）10=0(3)S=0，R=0（時鐘到，正脈沖）=(4)S=1=R（時鐘到，正脈沖）禁用第13頁，講稿共75頁，2023年5月2日，星期三3)簡化的功能表第14頁，講稿共75頁，2023年5月2日，星期三4)邏輯符號RDSDRSCQ第15頁，講稿共75頁，2023年5月2日，星期三5)波形圖CPRSQ第16頁，講稿共75頁，2023年5月2日，星期三主要特點（1）時鐘電平控制。在CP＝1期間接收輸入信號，CP＝0時狀態(tài)保持不變，與基本RS觸發(fā)器相比，對觸發(fā)器狀態(tài)的轉(zhuǎn)變增加了時間控制。（2）R、S之間有約束。不能允許出現(xiàn)R和S同時為1的情況，否則會使觸發(fā)器處于不確定的狀態(tài)。第17頁，講稿共75頁，2023年5月2日，星期三3、計數(shù)式RS觸發(fā)器設(shè)觸發(fā)器的初始狀態(tài)為0。根據(jù)同步RS觸發(fā)器的邏輯功能可知，第1個時鐘脈沖C到來時，因R=Q=0、S=Q=1，所以觸發(fā)器狀態(tài)翻轉(zhuǎn)為1，即R=Q=1、S=Q=0；第2個時鐘脈沖C到來時，觸發(fā)器狀態(tài)翻轉(zhuǎn)為0，即R=Q=0、S=Q=1。由此可見，每輸入一個時鐘脈沖C，觸發(fā)器狀態(tài)翻轉(zhuǎn)一次，故稱為計數(shù)式RS觸發(fā)器，計數(shù)式觸發(fā)器常用來累計時鐘脈沖C的個數(shù)。第18頁，講稿共75頁，2023年5月2日，星期三21.1.2J-K觸發(fā)器R2S2CF從R1S1CF主CPKJCP=1時，主觸發(fā)器工作，從觸發(fā)器被封鎖，即觸發(fā)器的輸出狀態(tài)保持不變。1、主、從觸發(fā)器CP=0時，即CP由1變?yōu)?時，主觸發(fā)器被封鎖，從觸發(fā)器工作，其輸出狀態(tài)與主觸發(fā)器的輸出狀態(tài)一致。第19頁，講稿共75頁，2023年5月2日，星期三2、工作情況R2S2CF從R1S1CF主CPKJ(1)J=1，K=0（時鐘到，正脈沖）=1第20頁，講稿共75頁，2023年5月2日，星期三(2)J=0，K=1（時鐘到，正脈沖）=0R2S2CF從R1S1CF主CPKJ(3)J=K=0（時鐘到，正脈沖）=第21頁，講稿共75頁，2023年5月2日，星期三R2S2CF從R1S1CF主CPKJ(4)J=K=1（時鐘到，正脈沖）=計數(shù)第22頁，講稿共75頁，2023年5月2日，星期三CPQJ=K=1時：第23頁，講稿共75頁，2023年5月2日，星期三功能表邏輯符號RDSDCQKJ下降沿翻轉(zhuǎn)！第24頁，講稿共75頁，2023年5月2日，星期三時序圖CPQ下降沿翻轉(zhuǎn)！第25頁，講稿共75頁，2023年5月2日，星期三第26頁，講稿共75頁，2023年5月2日，星期三21.1.3D觸發(fā)器&&&G3&&D&CPG2G1G6G5G4構(gòu)成基本觸發(fā)器時鐘控制數(shù)據(jù)輸入第27頁，講稿共75頁，2023年5月2日，星期三RDSDDCQ功能表邏輯符號Qn+1=Dn第28頁，講稿共75頁，2023年5月2日，星期三CPDQ例：畫出D觸發(fā)器的輸出波形。第29頁，講稿共75頁，2023年5月2日，星期三21.1.5

觸發(fā)器邏輯功能的轉(zhuǎn)換RDSDCQJDK功能表1.將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器第30頁，講稿共75頁，2023年5月2日，星期三功能表RDSDCQJTK2.將JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器第31頁，講稿共75頁，2023年5月2日，星期三21.2寄存器寄存器：在數(shù)字電路中，用來存放二進制數(shù)據(jù)或代碼的電路。寄存器是由具有存儲功能的觸發(fā)器組合起來構(gòu)成的。一個觸發(fā)器可以存儲1位二進制代碼，存放n位二進制代碼的寄存器，需用n個觸發(fā)器來構(gòu)成。分類：數(shù)碼寄存器和移位寄存器兩大類。并行串行存放數(shù)據(jù)方式：并行串行取出數(shù)據(jù)方式：寄存器是計算機的主要部件之一，它用來暫時存放數(shù)據(jù)或指令。第32頁，講稿共75頁，2023年5月2日，星期三21.2.1數(shù)碼寄存器四位數(shù)碼寄存器Q3Q2Q1Q0&&&&QQDQQDQQDQQDA0A1A2A3清零取數(shù)脈沖寄存脈沖(CP)2341工作原理（1011）1）、清零寄存指令未到2）、寄存3）、取數(shù)第33頁，講稿共75頁，2023年5月2日，星期三21.2.2移位寄存器

所謂“移位”，就是將寄存器所存各位數(shù)據(jù)，在每個移位脈沖的作用下，向左或向右移動一位。寄存器左移(a)寄存器右移(b)寄存器雙向移位(c)第34頁，講稿共75頁，2023年5月2日，星期三21.2.2移位寄存器移位寄存器：存放數(shù)碼和移位移位：來一移位脈沖，觸發(fā)器的狀態(tài)向右或向左移動一位。工作原理（1011）1）、清零2）、輸入數(shù)碼第35頁，講稿共75頁，2023年5月2日，星期三1、4位右移移位寄存器并行輸出2）、存數(shù)碼和移位1）、先用RD（負脈沖）將各個觸發(fā)器清零。第36頁，講稿共75頁，2023年5月2日，星期三第37頁，講稿共75頁，2023年5月2日，星期三21.3計數(shù)器能夠記憶輸入脈沖個數(shù)的電路稱為計數(shù)器。計數(shù)器二進制計數(shù)器十進制計數(shù)器N進制計數(shù)器加法計數(shù)器同步計數(shù)器異步計數(shù)器減法計數(shù)器可逆計數(shù)器加法計數(shù)器減法計數(shù)器可逆計數(shù)器二進制計數(shù)器十進制計數(shù)器N進制計數(shù)器······第38頁，講稿共75頁，2023年5月2日，星期三1.異步二進制加法計數(shù)器21.3.1二進制計數(shù)器1）狀態(tài)表Q3Q2Q1Q0

00000010001120010230011340100450101560110670111781000891001910101010十進制數(shù)計數(shù)脈沖數(shù)11101111121100121311011314111014151111151600000第39頁，講稿共75頁，2023年5月2日，星期三2）電路（1）最低位來一個時鐘脈沖翻轉(zhuǎn)一次（2）高位都是在其相鄰低位觸發(fā)器由1變0，進位翻轉(zhuǎn)。（3）J-K觸發(fā)器組成。（4）進位脈沖從Q輸出，送到相鄰高位觸發(fā)器的CP端。a.特點第40頁，講稿共75頁，2023年5月2日，星期三b.工作波形CPQ0Q1Q212345678Q3C.缺點速度慢，精度差。第41頁，講稿共75頁，2023年5月2日，星期三2、同步二進制加法計數(shù)器1）電路（1）F0，來一個脈沖翻轉(zhuǎn)一次，J0=K0=1（2）F1，Q0=1時，來一個脈沖翻轉(zhuǎn)一次，J1=K1=Q0（3）F2，Q1=Q0=1時，來一個脈沖翻轉(zhuǎn)一次，J2=K2=Q1Q0（4）F2，Q2=Q1=Q0=1時，來一個脈沖翻轉(zhuǎn)一次，J2=K2=Q2

Q1Q0Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&計數(shù)脈沖CPJ3Q3Q3K3&第42頁，講稿共75頁，2023年5月2日，星期三2）工作情況第43頁，講稿共75頁，2023年5月2日，星期三

分析圖示邏輯電路的邏輯功能,說明其用途.設(shè)初始狀態(tài)為“0000”。JJJKKK清零計數(shù)脈沖Q2Q1Q0F0F1F2第44頁，講稿共75頁，2023年5月2日，星期三解：分析：

從各觸發(fā)器的C端連接來看，這是一個異步工作方式的計數(shù)器。其中，F(xiàn)0和F2的C與計數(shù)脈沖相連，F(xiàn)1的時鐘端C=Q0，即F1只有在Q0的狀態(tài)從1變?yōu)?時才能翻轉(zhuǎn)。（1）各J、K、CP端的邏輯式（Q0每從1變?yōu)?時，翻轉(zhuǎn)一次）Q1返回第45頁，講稿共75頁，2023年5月2日，星期三（2）列狀態(tài)表注意到F1只有在Q0的狀態(tài)從1變?yōu)?時才能翻轉(zhuǎn)C012345K2111111J1111111J2000100K1111111J0111101K0111111Q2Q1Q0000001010011100000第46頁，講稿共75頁，2023年5月2日，星期三3功能：這是一個五進制的異步加法計數(shù)器。時序圖如下CQ0Q1Q212345第47頁，講稿共75頁，2023年5月2日，星期三21.3.2十進制計數(shù)器用四位二進制數(shù)來代表十個十進制數(shù)碼0～9四位二進制數(shù)共有16個狀態(tài)，用于代表0～9時會多余出6個狀態(tài)。編碼方式的不同，決定了狀態(tài)的取舍。最常用的編碼方式為8421碼第48頁，講稿共75頁，2023年5月2日，星期三1、同步十進制加法計數(shù)器Q3Q2Q1Q0JJJJKKKK計數(shù)脈沖J0=K0=1；J1=

Q3Q0，K1=Q0；

J2=K2=

Q1Q0；J3=Q2Q1Q0，K3=Q0返回（1）各J、K端的邏輯式（控制方程）第49頁，講稿共75頁，2023年5月2日，星期三J0=K0=1；J1=

Q3Q0，K1=Q0；J2=K2=

Q1Q0；J3=Q2Q1Q0，K3=Q0C012345678910J3K3J2K2J1K1K0J0Q3Q2Q1Q0000000010010001101000101011001111000100100000000001101001111000000110111111100000011010011110000001111111111000000110100001100000011（2）列狀態(tài)表第50頁，講稿共75頁，2023年5月2日，星期三（3）、波形圖Q2CP12345678910Q1Q0Q3第51頁，講稿共75頁，2023年5月2日，星期三74LS90內(nèi)部含有兩個獨立的計數(shù)電路：一個是模2計數(shù)器(CPo為其時鐘，Qo為其輸出端)，另一個是模5計數(shù)器(CP1為其時鐘，Q1Q2Q3為其輸出端)。

外部時鐘CP是先送到CPo還是先送到CP1，在Q3Q2Q1Q0這四個輸出端會形成不同的碼制。2、異步十進制加法計數(shù)器（二-五-十進制計數(shù)器）第52頁，講稿共75頁，2023年5月2日，星期三S9（1）CT74LS2901234567141312111098S9（2）Q2Q1Q3Q0CP0CP1R0（1）R0（2）UCCGND×R0（1）R0（2）S9（1）S9（2）Q3Q2Q1Q0110××

0

×11×0×00×0×0××0×00×

00001001

計數(shù)計數(shù)計數(shù)計數(shù)CT74LS290的管腳圖和功能表第53頁，講稿共75頁，2023年5月2日，星期三R0(1)R0(2)S9(1)S9(2)Q3Q2Q1Q0XX111001110X000011X000000X0X0XX0X00XX0X0計數(shù)狀態(tài)74LS90功能表歸納：1.74LS90在“計數(shù)狀態(tài)”或“清零狀態(tài)”時，均要求S9(1)和S9(2)中至少有一個必須為“0”。2.只有在R0(1)和R0(2)同時為“1”時，它才進入“清零狀態(tài)”；否則它必定處于“計數(shù)狀態(tài)”。第54頁，講稿共75頁，2023年5月2日，星期三Q3Q2Q1Q0F3F2F1F0&&CP0CP1JKJKKJJKS9(1)S9(2)R0(1)R0(2)CT74LS290的內(nèi)部邏輯圖第55頁，講稿共75頁，2023年5月2日，星期三第56頁，講稿共75頁，2023年5月2日，星期三1.只接CP0時,由Q0輸出,為二進制計數(shù)器。2.只接CP1時，由Q3、Q2、Q1輸出，為五進制計數(shù)器。3.將Q0與CP1連接,由CP1輸入計數(shù)脈沖,可得十進制計數(shù)器。4.利用“反饋清零法”,可得到小于十的任意進制計數(shù)器。邏輯功能第57頁，講稿共75頁，2023年5月2日，星期三

用反饋清零法將CT74LS290連接成6進制計數(shù)器。Q3Q2Q1Q0C0C1S9(1)S9(2)R0(1)R0(2)1.首先將Q0與CP1連接組成十進制計數(shù)器。2.將置位端接0,Q2和Q1端反饋至清零端。例：返回第58頁，講稿共75頁，2023年5月2日，星期三原理分析：設(shè)初始狀態(tài)為00001.因為R0(1)=R0(2)=S9(1)=S9(2)=0，所以電路為計數(shù)狀態(tài)，從0000開始計數(shù)。2.當?shù)谖鍌€計數(shù)脈沖過后，輸出為0101。再來一個計數(shù)脈沖時，輸出變?yōu)?110，由于Q1和Q2分別接R0(1)和R0(2)清零端，所以0110這個狀態(tài)，剛一出現(xiàn)，馬上又變?yōu)?000。第59頁，講稿共75頁，2023年5月2日，星期三5K5K5K8+UCC562731GND41GND2低電平觸發(fā)端3輸出端4復(fù)位端6高電平觸發(fā)端7放電端8正電源端5～18VC1C221.5由555集成定時器組成的單穩(wěn)態(tài)觸發(fā)器21.5.1555集成定時器第60頁，講稿共75頁，2023年5月2日，星期三21.2.2由555定時器組成的單穩(wěn)態(tài)觸發(fā)器5K5K5K8+UCC5627314+UCC+UCC0.01μFuiu0RCucucuiu0tpttttp=RC

ln3=1.1RCC1C2第61頁，講稿共75頁，2023年5月2日，星期三單穩(wěn)態(tài)觸發(fā)器的主要用途:1.用作定時控制,改變RC參數(shù)大小,可改變輸出高電平時間寬度,即改變定時時間.2.用于脈沖整形。第62頁，講稿共75頁，2023年5月2日，星期三21.5.3由555定時器組成的多諧振蕩器8+UCC56315K5K5K274+UCC+UCCR2R1CuoucC1C2返回第63頁，講稿共75頁，2023年5月2日，星期三ucuotp1tp21.上電初期,電容電壓小于,比較器2輸出低電平,使觸發(fā)器輸出高電平。放電管截止。2.電容充電使電壓uc上升到大于時，比較器1輸出低電平，使觸發(fā)器輸出低電平。放電管導(dǎo)通，電容放電使電壓uc下降。3.當電壓下降到時，比較器2輸出低電平使觸發(fā)器又輸出高電平，放電管截止，電容電壓重新因充電而重新上升。重復(fù)步驟1。tt第64頁，講稿共75頁，2023年5月2日，星期三振蕩頻率的計算：tp1:uc

從上升到所需的時間為tp1tp2:uc

從下降到