存儲器裝置實施技術(shù)

第5章存儲器技術(shù)

第5章存儲器技術(shù)CPU與存儲器的連接隨機存取存儲器現(xiàn)代微機的存儲體系存儲器概述5.1存儲器概述存儲器的分類1存儲器的性能指標(biāo)2存儲器系統(tǒng)的結(jié)構(gòu)35.1存儲器概述存儲器的分類1存儲器的性能指標(biāo)2存儲器系統(tǒng)的結(jié)構(gòu)3存儲器的分類按構(gòu)成存儲器的介質(zhì)分類按存取方式分類按在計算機中的作用分類

按制造工藝分類從不同角度進行分類1．按構(gòu)成存儲器的介質(zhì)分類

磁芯存儲器半導(dǎo)體存儲器光電存儲器磁膜、磁泡和其它磁表面存儲器光盤存儲器等1．按構(gòu)成存儲器的介質(zhì)分類磁芯存儲器體積大、成本高、工藝復(fù)雜，現(xiàn)已完全淘汰。磁表面介質(zhì)和光電技術(shù)實現(xiàn)的存儲器存儲容量大、訪問速度較慢、信息不易丟失，常用于計算機的外存儲器。半導(dǎo)體存儲器由于采用大規(guī)模和超大規(guī)模集成電路工藝制造，具有體積小、質(zhì)量小、成本低等一系列優(yōu)點而使它成為微型計算機中的主要存儲器件。本章主要討論半導(dǎo)體存儲器。2．按存取方式分類半導(dǎo)體存儲器隨機讀寫存儲器（RAM）只讀存儲器（ROM）靜態(tài)RAM（SRAM）動態(tài)RAM（DRAM）掩膜ROM可編程ROM（PROM）可擦除PROM（EPROM）電可擦除PROM（E2PROM）快擦型ROM（FlashMemory

）RAM和ROM（1）隨機讀寫存儲器RAM信息可以隨時寫入或讀出關(guān)閉電源后所存信息將全部丟失靜態(tài)RAM采用雙穩(wěn)電路存儲信息，動態(tài)RAM是以電容上的電荷存儲信息。靜態(tài)RAM速度更快，而動態(tài)RAM的集成度更高、功耗和價格更低，動態(tài)RAM必須定時刷新。（2）只讀存儲器ROMROM是一種在工作過程中只能讀不能寫的非易失性存儲器掉電后所存信息不會丟失3．按在計算機中的作用分類

主存儲器主存或內(nèi)存，主要用來存放活躍的程序和數(shù)據(jù)，CPU可以直接對其進行讀/寫操作。

輔助存儲器外存，其容量大，成本低，主要用來存放目前不活躍的程序和數(shù)據(jù)，CPU對其進行的讀寫操作必須通過內(nèi)存才能進行。

緩沖存儲器緩存，位于主存與CPU之間，其存取速度非?？?，但存儲容量小，主要是完成主存和CPU之間的速度匹配。4．按制造工藝分類

雙極型讀寫速度快，集成度低，功耗大，價格偏高。常用于計算機中的小容量高速緩存或一些要求速度高或容量小的微機中。

金屬氧化物半導(dǎo)體型存取速度較慢，集成度高，功耗低，價格便宜，常用來制作多種半導(dǎo)體存儲器。存儲器的分類1存儲器的性能指標(biāo)2存儲器系統(tǒng)的結(jié)構(gòu)35.1存儲器概述存儲器的主要性能指標(biāo)存儲容量存取時間功耗可靠性集成度性能價格比主要性能指標(biāo)存儲容量

(1)用單元數(shù)×位數(shù)表示，以位為單位。如1

K×4位(2)用字節(jié)數(shù)表示容量，以字節(jié)為單位，如128

B

存取時間從CPU給出有效的存儲地址到存儲器給出有效數(shù)據(jù)所需的時間功耗功耗反映了存儲器耗電的多少，同時也相應(yīng)地反映了發(fā)熱程度（溫度會限制集成度的提高）。可靠性指存儲器對外界電磁場及溫度等變化的抗干擾能力。集成度

集成度指在一塊存儲芯片內(nèi)能集成多少個基本存儲電路。性能價格比性能價格比(簡稱性價比)是衡量存儲器經(jīng)濟性能好壞的綜合指標(biāo)。存儲器的分類1存儲器的性能指標(biāo)2存儲器系統(tǒng)的結(jié)構(gòu)35.1存儲器概述存儲器系統(tǒng)的結(jié)構(gòu)基本存儲單元存儲體地址譯碼電路片選與讀寫控制電路I/O電路集電極開路或三態(tài)輸出緩沖器其他外圍電路

存儲器系統(tǒng)結(jié)構(gòu)示意圖CBABDB…地址鎖存地址譯碼存儲體（矩陣）數(shù)據(jù)緩沖讀寫控制存儲器系統(tǒng)結(jié)構(gòu)1.存儲體

由若干個基本存儲電路按一定的規(guī)則排列起來，構(gòu)成存儲體2．地址譯碼電路

對CPU送來的地址信息進行譯碼，選中片內(nèi)某一存儲單元，在讀/寫信號作用下對該單元進行讀寫。有兩種方式，單譯碼與雙譯碼。3．片選與讀／寫控制電路

接收片選信號及CPU的讀/寫控制信號，形成芯片內(nèi)部控制信號4．?dāng)?shù)據(jù)緩沖器

用于暫時存放來自CPU的寫入數(shù)據(jù)或從存儲體內(nèi)讀出的數(shù)據(jù)。5．地址鎖存器

鎖存地址信息并交地址譯碼器，空出總線為即將傳送數(shù)據(jù)作準(zhǔn)備?！瑼7A0A1…25510存儲器地址譯碼器…4位I/O0~I/O3數(shù)據(jù)緩沖器控制電路A5A6A7A8A9…Y31Y0Y1A0A1A2A3A4Y譯碼器X譯碼器32×32存儲矩陣1K×1數(shù)據(jù)緩沖器控制電路X0X1I/OX2X31…單譯碼方式

雙譯碼方式

256×4位的存儲芯片

1

K×1的存儲芯片

單譯碼與雙譯碼第5章存儲器技術(shù)CPU與存儲器的連接隨機存取存儲器現(xiàn)代微機的存儲體系存儲器概述5.2隨機讀寫存儲器RAM靜態(tài)RAM1動態(tài)RAM25.2隨機讀寫存儲器RAM靜態(tài)RAM1動態(tài)RAM2靜態(tài)RAM基本存儲單元工作過程靜態(tài)RAM芯片Intel2114T3、T4是負(fù)載管，T1、T2為工作管，T5、T6、T7、T8是控制管。X地址選擇Y地址選擇T8BT7AT6T5T2T1T4T3VCC所有存儲元共用此電路

靜態(tài)RAM的基本存儲電路I/OI/O1．基本存儲單元該電路有兩種穩(wěn)定狀態(tài)：狀態(tài)“1”：T1截止，T2導(dǎo)通；狀態(tài)“0”

：T2截止，T1導(dǎo)通。2．工作過程讀操作：T5、T6、T7、T8均導(dǎo)通，A點與B點分別通過T5、T6管與及相通，及又進一步通過T7、T8管與及線相通，即將電路的狀態(tài)傳送到及線上。由其電流方向或電流有無即可判定該電路存儲的信息是“1”還是“0”；

寫操作：寫入信號從線及線輸入，如要寫入“1”，則線為高電平，而線為低電平，它們通過T7、T8管和T5、T6管分別與A端和B端相連，使A=“1”，B=“0”，即強迫T2管導(dǎo)通，Tl管截止，相當(dāng)于把輸入電荷存儲于Tl和T2管的柵級。

接X地址譯碼3．靜態(tài)RAM芯片Intel2114

常用的SRAM芯片有2114（1K×4）、2142（1K×4）、6116（2K×8）、6232（4K×8）、6264（8K×8）、和62256（32K×8）等。符號名稱功能說明A0~A9地址線接地址總線，用來對某存儲單元尋址I/O1~I/O4雙向數(shù)據(jù)線用于數(shù)據(jù)的寫入和讀出片選線低電平時，選中該芯片寫允許線

VCC電源線＋5V=0時寫入數(shù)據(jù)；=0，Intel2114芯片引腳功能

Intel2114的工作時序D恢復(fù)時間CBA片選有效后讀取時間下一周期地址有效后讀取時間讀周期讀信號地址片選數(shù)據(jù)輸出讀操作時序

Intel2114的工作時序

寫操作時序?qū)懨}沖寬度數(shù)據(jù)有效時間恢復(fù)時間地址建立時間CBDA下一周期寫周期寫信號地址片選數(shù)據(jù)輸出5.2隨機讀寫存儲器RAM靜態(tài)RAM1動態(tài)RAM2動態(tài)RAM單管DRAM的基本存儲電路動態(tài)RAM的結(jié)構(gòu)動態(tài)RAM的刷新動態(tài)RAM芯片Intel2164A

讀出再生放大器T2列選擇線YCT1行選擇線X數(shù)據(jù)I/O線

T2為一列基本存儲單元電路上共有的控制管。電容C有電荷表示“1”，無電荷表示“0”。若地址經(jīng)譯碼后選中行選線X及列選線Y，則T1、T2同時導(dǎo)通，可對該單元進行讀/寫操作。1．單管DRAM的基本存儲電路2．動態(tài)RAM的結(jié)構(gòu)A0~A9A5~A9A0~A4數(shù)據(jù)線……Y1行時鐘數(shù)據(jù)線T讀出放大CC讀出放大CCTTT行地址譯碼列時鐘發(fā)生器數(shù)據(jù)緩沖讀寫控制列地址譯碼列地址鎖存行時鐘發(fā)生器Y32………………X1X32列時鐘行地址鎖存D地址多路開關(guān)RAM控制邏輯DRAM的讀寫過程2．動態(tài)RAM的結(jié)構(gòu)DRAM在地址多路開關(guān)和行列地址選通信號的控制下完成信息的讀寫。3．動態(tài)RAM的刷新

刷新請求CLK地址多路開關(guān)刷新定時刷新地址計數(shù)控制邏輯刷新周期刷新地址地址總線刷新時高阻態(tài)DRAMCLK1對DRAM的刷新是按行進行的，只要在刷新時限2ms中對DRAM系統(tǒng)進行逐行選中，就可實現(xiàn)全面刷新。

4．

動態(tài)RAM芯片Intel2164AIntel2164A是64K×1b的動態(tài)RAM存儲器芯片

芯片的引腳Intel2164A的工作時序讀操作時序Intel2164A的工作時序?qū)懖僮鲿r序Intel2164A的工作時序刷新操作時序第5章存儲器技術(shù)CPU與存儲器的連接隨機存取存儲器現(xiàn)代微機的存儲體系存儲器概述5.3CPU與存儲器的連接RAM的擴展1存儲器的譯碼25.3CPU與存儲器的連接RAM的擴展1存儲器的譯碼2的擴展位擴展字?jǐn)U展字位同時擴展1.位擴展位擴展是指存儲芯片的單元數(shù)（即尋址空間）滿足要求而I/O位數(shù)不夠，需多片存儲芯片實現(xiàn)指定位數(shù)的數(shù)據(jù)I/O。位擴展的特點：①每個存儲芯片的地址線和控制線（包括片選信號線、讀／寫信號線等）并聯(lián)在一起，以保證對每個芯片及內(nèi)部存儲單元的同時選中。②數(shù)據(jù)線分別連至數(shù)據(jù)總線的不同位上，以保證通過數(shù)據(jù)總線一次可訪問到指定位數(shù)數(shù)據(jù)。1.位擴展例1：用1K×4的Intel2114芯片構(gòu)成lK×8的存儲器系統(tǒng)。

1.位擴展硬件連線1.位擴展

地址分配2.字?jǐn)U展例2：用2K×8的Intel2716ROM芯片組成8K×8的存儲器系統(tǒng)。

適用于存儲芯片的I/O位數(shù)滿足要求而尋址空間不夠的情況

2.字?jǐn)U展硬件連線27162716271627162.字?jǐn)U展地址分配3.字位同時擴展當(dāng)存儲器芯片的單元數(shù)和I/O位數(shù)均不符合存儲器系統(tǒng)的要求，就需要用多片這樣的芯片同時進行字?jǐn)U展和位擴展，以滿足系統(tǒng)的要求。例3：用1K×4的2114芯片組成2K×8的存儲器系統(tǒng)。

3.字位同時擴展硬件連線3.字位同時擴展地址分配5.3CPU與存儲器的連接RAM的擴展1存儲器的譯碼2存儲器的譯碼存儲器與地址總線的連接，包括兩方面內(nèi)容：一是高位地址線譯碼，用以選擇存儲芯片；二是低位地址線連接，用以通過片內(nèi)地址譯碼器選擇存儲單元。線選法全譯碼法部分譯碼法1．線選法線選法是指高位地址線不經(jīng)過譯碼，直接作為存儲芯片的片選信號。特點：每根高位地址線接一塊芯片，用低位地址線實現(xiàn)片內(nèi)尋址。結(jié)構(gòu)簡單，但地址空間浪費大，整個存儲器地址空間不連續(xù)，而且由于部分地址線未參加譯碼，還會出現(xiàn)地址重疊。A0～A10（1）2KBCS（4）2KBCS（2）2KBCS（3）2KBCS1111A11A12A13A14線選法結(jié)構(gòu)線選法結(jié)構(gòu)例3：假定某微機系統(tǒng)的存儲容量為8KB，CPU尋址空間為64KB（即地址總線為16位），所用芯片容量為2KB（即片內(nèi)地址為11位）。

2．全譯碼法全譯碼法是指將地址總線中除片內(nèi)地址以外的全部高位地址接到譯碼器的輸入端參與譯碼。特點采用全譯碼法，每個存儲單元的地址都是唯一的，不存在地址重疊，但譯碼電路較復(fù)雜，連線也較多。當(dāng)存儲器容量小于可尋址的存儲空間時，可從譯碼器輸出線中選出連續(xù)的幾根作為片選控制，多余的令其空閑，以便需要時擴充。全譯碼結(jié)構(gòu)例1：設(shè)CPU尋址空間為64KB（地址總線為16位），存儲器由8片容量為8KB的芯片構(gòu)成。3．部分譯碼法部分譯碼法是將高位地址線中的一部分（而不是全部）進行譯碼，產(chǎn)生片選信號。該方法常用于不需要全部地址空間的尋址能力，但采用線選法地址線又不夠用的情況。特點采用部分譯碼法時，由于未參加譯碼的高位地址與存儲器地址無關(guān)，因此存在地址重疊問題。當(dāng)選用不同的高位地址線進行部分譯碼時，其譯碼對應(yīng)的地址空間不同。Y1Y0Y2Y3A14A132-4譯碼器8KB（1）CS8KB（4）CS8KB（2）CS8KB（3）CSA15（不參加譯碼）A0～A12部分譯碼法結(jié)構(gòu)部分譯碼結(jié)構(gòu)例2：CPU地址總線為16位，存儲器由4片容量為8KB的芯片構(gòu)成時，采用部分譯碼法尋址32KB。綜合應(yīng)用舉例例4請將SRAM6264芯片（8K×8）與系統(tǒng)連接，使其地址范圍為：38000H～39FFFH和78000H～79FFFH。假設(shè)用74LS138譯碼器構(gòu)成譯碼電路。綜合應(yīng)用舉例SRAM6264邏輯真值表硬件連線綜合應(yīng)用舉例地址碼地址范圍A19A18A17～A13A12

～A00011100全0～全138000H～39FFFH0111100全0～全178000H～79FFFH地址分配綜合應(yīng)用舉例第5章存儲器技術(shù)CPU與存儲器的連接隨機存取存儲器現(xiàn)代微機的存儲體系存儲器概述5.4現(xiàn)代微機的存儲體系Cache-主存存儲層次1主輔存存儲體系2并行主存系統(tǒng)及新型RAM35.4現(xiàn)代微機的存儲體系Cache-主存存儲層次1主輔存存儲體系2并行主存系統(tǒng)及新型RAM3主存存儲層次用高速的靜態(tài)RAM組成小容量的存儲器，稱作高速緩沖存儲器——Cache。主存數(shù)據(jù)總線CPU主存地址寄存器MA替換控制部件主存-Cache地址變換機構(gòu)Cache地址寄存器Cache存儲體多字寬地址總線不命中命中單字寬主存存儲層次如何工作？CPU訪問存儲器時送出訪問主存單元的地址，由地址總線傳送到Cache控制器中的主存地址寄存器MA，主存－Cache地址變換機構(gòu)從MA獲取地址并判斷該單元內(nèi)容是否已經(jīng)在Cache中，即判別是否命中。若命中，則將訪問地址變換成在Cache中的地址，然后訪問Cache。若Cache已被裝滿，則需要在替換控制部件的控制下完成替換若不命中，則CPU轉(zhuǎn)去訪問主存，并將包含該存儲單元的信息裝入Cache。為了把信息裝入Cache中，必須應(yīng)用某種函數(shù)把主存地址映像到Cache中定位，稱作地址映像。當(dāng)信息按這種映像關(guān)系裝入Cache后，執(zhí)行程序時，應(yīng)將主存地址變換為Cache地址，這個變換過程成為地址變換。與主存容量相比，Cache的容量很小，它所保存的信息僅是主存信息的一個子集，因此通常若干個主存地址將映像同一個Cache地址。直接映像方式全相聯(lián)映像方式級相聯(lián)映像方式Cache-主存的地址映像1．直接映像方式每個主存地址映像到Cache中的一個指定的地址

將主存空間按Cache的尺寸分區(qū)，每區(qū)內(nèi)相同的塊號映像到Cache中相同的塊位置。

直接映像是一種最簡單的地址映像方式，它的地址變換速度快，而且不涉及其他兩種映像方式中的替換策略問題。但是這種方式的塊沖突概率較高，當(dāng)程序往返訪問兩個相互沖突的塊中的數(shù)據(jù)時，Cache的命中率將急劇下降。

例若Cache被分為2N塊，主存被分為同樣大小的2M塊，主存與Cache中塊的對應(yīng)關(guān)系可用映像函數(shù)表示：j=imod2N。式中，j是Cache中的塊號，i是主存中的塊號。

2．全相聯(lián)映像方式主存中的每一個字塊可映像到Cache任何一個字塊位置上。只有當(dāng)Cache中的塊全部裝滿后才會出現(xiàn)塊沖突，所以塊沖突的概率低，可達到很高的Cache命中率，但實現(xiàn)很復(fù)雜。當(dāng)訪問一個塊中的數(shù)據(jù)時，塊地址要與Cache塊表中的所有地址進行比較以確定是否命中，查找速度慢。另外在出現(xiàn)沖突時，替換問題比較復(fù)雜。例3．組相聯(lián)映像方式組相聯(lián)映像方式是全相聯(lián)映像方式與直接映像方式的折衷方案。

將存儲空間分為若干組，各組之間是直接映像，而組內(nèi)各塊之間則是全相聯(lián)映像