集成電路新設(shè)計基礎(chǔ)知識

第一章集成電路設(shè)計概述1.1集成電路（IC）的發(fā)展集成電路（IC）的發(fā)展IC——IntegratedCircuit；集成電路是電路的單芯片實現(xiàn)；集成電路是微電子技術(shù)的核心；1.1集成電路（IC）的發(fā)展單片半導(dǎo)體材料元件連線I/O工藝加工應(yīng)用電路系統(tǒng)晶體管的發(fā)明1946年1月，Bell實驗室正式成立半導(dǎo)體研究小組：W.Schokley，J.Bardeen、W.H.BrattainBardeen提出了表面態(tài)理論，Schokley給出了實現(xiàn)放大器的基本設(shè)想，Brattain設(shè)計了實驗；1947年12月23日，第一次觀測到了具有放大作用的晶體管；1947年12月23日第一個點接觸式NPNGe晶體管

發(fā)明者：W.SchokleyJ.BardeenW.Brattain獲得1956年Nobel物理獎1.1集成電路（IC）的發(fā)展獲得1956年Nobel物理獎集成電路的發(fā)明1952年5月，英國科學(xué)家G.W.A.Dummer第一次提出了集成電路的設(shè)想。1958年以德克薩斯儀器公司（TI）的科學(xué)家基爾比(ClairKilby)為首的研究小組研制出了世界上第一塊集成電路，并于1959年公布了該結(jié)果。

鍺襯底上形成臺面雙極晶體管和電阻，總共12個器件，用超聲焊接引線將器件連起來。獲得2000年Nobel物理獎1.1集成電路（IC）的發(fā)展獲得2000年Nobel物理獎集成電路的發(fā)明平面工藝的發(fā)明

1959年7月，美國Fairchild公司的Noyce發(fā)明第一塊單片集成電路：

利用二氧化硅膜制成平面晶體管，

用淀積在二氧化硅膜上和二氧化硅膜密接在一起的導(dǎo)電膜作為元器件間的電連接(布線)。

這是單片集成電路的雛形，是與現(xiàn)在的硅集成電路直接有關(guān)的發(fā)明。將平面技術(shù)、照相腐蝕和布線技術(shù)組合起來，獲得大量生產(chǎn)集成電路的可能性。1.1集成電路（IC）的發(fā)展第一塊單片集成電路集成電路發(fā)展史上的幾個里程碑1962年Wanlass、C.T.Sah——CMOS技術(shù)

現(xiàn)在集成電路產(chǎn)業(yè)中占95%以上1967年Kahng、S.Sze——非揮發(fā)存儲器1968年Dennard——單晶體管DRAM1971年Intel公司生產(chǎn)出第一個微處理器芯片4004——計算機的心臟目前全世界微機總量約6億臺，在美國每年由計算機完成的工作量超過4000億人年工作量。美國歐特泰克公司認(rèn)為：微處理器、寬帶連接和智能軟件將是21世紀(jì)改變?nèi)祟惿鐣徒?jīng)濟的三大技術(shù)創(chuàng)新。1.1集成電路（IC）的發(fā)展集成電路的發(fā)展水平的標(biāo)志IC加工工藝的特征尺寸

(MOS晶體管的最小柵長、最小金屬線寬)集成度

（元件/芯片）生產(chǎn)IC所用的硅片的直徑

（6、8、12英寸）芯片的速度

(時鐘頻率)1.1集成電路（IC）的發(fā)展集成電路的發(fā)展小規(guī)模集成（SSI）→中規(guī)模集成（MSI）→大規(guī)模集成（LSI）→超大規(guī)模集成電路(VLSI)→特大規(guī)模集成電路(ULSI)→GSI→SoC。1.1集成電路（IC）的發(fā)展集成電路的發(fā)展1990年代以后,工藝從亞微米(0.5到1微米)→深亞微米(小于0.5m)→超深亞微米(小于0.25m

，目前已經(jīng)到了0.06m)發(fā)展。其主要特點：特征尺寸越來越?。ㄗ钚〉腗OS管柵長或者連線寬度）芯片尺寸越來越大（diesize）單片上的晶體管數(shù)越來越多時鐘速度越來越快電源電壓越來越低布線層數(shù)越來越多

I/O引線越來越多1.1集成電路（IC）的發(fā)展集成電路發(fā)展規(guī)劃（1997）年份1997199920012003200620092012最小線寬(mm）0.250.180.150.130.100.070.01DRAM容量256M1G1G~4G4G16G64G256G晶體管數(shù)量(M)112140762005201400芯片尺寸(mm2)300340385430520620750時鐘頻率(MHz)750120014001600200025003000金屬層數(shù)66～7777～88～99最低供電電壓(V)1.8-2.51.5-1.81.2-1.51.2-1.50.9-1.20.6-0.90.5-0.6最大硅片直徑(mm)2008吋30012吋30012吋30012吋30012吋45018吋45018吋1.1集成電路（IC）的發(fā)展集成電路工藝特征尺寸1.1集成電路（IC）的發(fā)展單個芯片上的晶體管數(shù)1.1集成電路（IC）的發(fā)展集成電路芯片面積1.1集成電路（IC）的發(fā)展集成電路的電源電壓1.1集成電路（IC）的發(fā)展集成電路的時鐘頻率1.1集成電路（IC）的發(fā)展摩爾定律（Moore’sLaw）Min.transistorfeaturesizedecreasesby0.7Xeverythreeyears——Trueforatleast30years!

(Intel公司前董事長GordonMoore首次于1965提出)后人對摩爾定律加以擴展：

集成電路的發(fā)展每三年工藝升級一代；集成度翻二番；特征線寬約縮小30％左右；邏輯電路（以CPU為代表）的工作頻率提高約30％。1.1集成電路（IC）的發(fā)展Intel公司CPU發(fā)展1.1集成電路（IC）的發(fā)展Intel公司CPU發(fā)展Yearofintroduction Transistors4004 1971 2,2508008 1972 2,5008080 1974 5,0008086 1978 29,000286 1982 120,000386 1985 275,000486DX 1989 1,180,000Pentium?

1993 3,100,000PentiumII 1997 7,500,000PentiumIII 1999 24,000,000Pentium4 2000 42,000,000單片集成電路晶體管數(shù)1.1集成電路（IC）的發(fā)展特征尺寸1.1集成電路（IC）的發(fā)展艾滋病毒紅血球細胞變形蟲人類頭發(fā)絲巴克球電源電壓1.1集成電路（IC）的發(fā)展平均每個晶體管價格1.1集成電路（IC）的發(fā)展摩爾定律還能維持多久？經(jīng)過30多年，集成電路產(chǎn)業(yè)的發(fā)展證實了摩爾定律的正確性，但是摩爾定律還能有多長時間的生命力？集成電路的特征尺寸：

130nm→90nm→60nm→45nm→30nm→?量子效應(yīng)集成電路光刻

費用急劇增加1.1集成電路（IC）的發(fā)展數(shù)十萬甚至上百萬美元！第一章集成電路設(shè)計概述1.2當(dāng)前國際集成電路

技術(shù)發(fā)展趨勢1.2當(dāng)前國際集成電路技術(shù)發(fā)展趨勢#1關(guān)心工藝線12英寸(300mm)0.09微米是目前量產(chǎn)最先進的CMOS工藝線1.2當(dāng)前國際集成電路技術(shù)發(fā)展趨勢1.2當(dāng)前國際集成電路技術(shù)發(fā)展趨勢#2

特征尺寸：微米亞微米深亞微米，目前的主流工藝是0.35、0.25和0.18m，0.15和0.13m已開始走向規(guī)?；a(chǎn)；電路規(guī)模：SSISOC；晶圓的尺寸增加,當(dāng)前的主流晶圓的尺寸為8英寸,正在向12英寸晶圓邁進；集成電路的規(guī)模不斷提高,最先進的CPU(P-IV)已超過4000萬晶體管,DRAM已達Gb規(guī)模；1.2當(dāng)前國際集成電路技術(shù)發(fā)展趨勢1.2當(dāng)前國際集成電路技術(shù)發(fā)展趨勢#3集成電路的速度不斷提高,人們已經(jīng)用0.13mCMOS工藝做出了主時鐘達2GHz的CPU；>10Gbit/s的高速電路和>6GHz的射頻電路；集成電路復(fù)雜度不斷增加，系統(tǒng)芯片或稱芯片系統(tǒng)SoC(System-on-Chip)成為開發(fā)目標(biāo)；設(shè)計能力落后于工藝制造能力；電路設(shè)計、工藝制造、封裝的分立運行為發(fā)展無生產(chǎn)線(Fabless)和無芯片(Chipless)集成電路設(shè)計提供了條件，為微電子領(lǐng)域發(fā)展知識經(jīng)濟提供了條件.1.2當(dāng)前國際集成電路技術(shù)發(fā)展趨勢第一章集成電路設(shè)計概述1.3

無生產(chǎn)線集成電路設(shè)計技術(shù)FablessICDesignTechniqueIDM與Fabless集成電路實現(xiàn)集成電路發(fā)展的前三十年中，設(shè)計、制造和封裝都是集中在半導(dǎo)體生產(chǎn)廠家內(nèi)進行的，稱之為一體化制造(IDM，IntegratedDeviceManufacture)的集成電路實現(xiàn)模式。近十年以來，電路設(shè)計、工藝制造和封裝開始分立運行，這為發(fā)展無生產(chǎn)線（Fabless）集成電路設(shè)計提供了條件，為微電子領(lǐng)域發(fā)展知識經(jīng)濟提供了條件。1.3無生產(chǎn)線集成電路設(shè)計技術(shù)FablessandFoundry:DefinitionWhatisFabless? ICDesignbasedonfoundries,i.e. ICDesignunitwithoutanyprocessownedbyitself.WhatisFoundry? ICmanufactorypurelysupportingfablessICdesigners,i.e. ICmanufactorywithoutanyICdesignentityofitself.1.3無生產(chǎn)線集成電路設(shè)計技術(shù)LayoutChipDesignkitsInternetFoundryFabless設(shè)計單位代工單位RelationofF&F(無生產(chǎn)線與代工的關(guān)系)1.3無生產(chǎn)線集成電路設(shè)計技術(shù)①②③無生產(chǎn)線IC設(shè)計-虛擬制造-代工制造FoundryIFoundryIIFICD:fablessICdesignerVICM:virtualICmanufacture(虛擬制造)

(MOSIS,CMP,VDEC,CICICC…)FICD1FICD2FICD3FICD4FICDnVICMVICMRelationofFICD&VICM&Foundry1.3無生產(chǎn)線集成電路設(shè)計技術(shù)RelationofFICD&VICM&FoundryDesignkitsFablessICDesign+FoundryICManufactureFablessFoundryVICM1.3無生產(chǎn)線集成電路設(shè)計技術(shù)第一章集成電路設(shè)計概述1.4代工工藝國內(nèi)主要Foundry(代客戶加工)廠家1.4代工工藝國內(nèi)新建Foundry(代客戶加工)廠家上海

中芯國際：8”,0.25m,2001.10

宏力：8”,0.25m,2002.10

華虹-II：8”,0.25m,籌建臺積電TSMC

在松江建廠北京

首鋼NEC籌建8”,0.25m天津

Motolora,8”,0.25m聯(lián)華UMC

在蘇州建廠1.4代工工藝境外可用Foundry工藝廠家Peregrine(SOI/SOS)Vitesse(GaAs/InP)IBM/Jazz(SiGe)OMMIC(GaAs)Win(穩(wěn)懋)(GaAs)Agilent(CMOS)AMS(CMOS/BiCMOS)UMC(聯(lián)華)(CMOS/BiCMOS)OrbitSTM(CMOS/BiCMOS)Dongbu(東部)Chartered(特許)(CMOS/BiCMOS)TSMC(臺積電)(CMOS/BiCMOS)美國歐洲韓國新加坡臺灣1.4代工工藝第一章集成電路設(shè)計概述1.5

芯片工程與多項目晶圓計劃1.5芯片工程與多項目晶圓計劃ManyICsfordifferentprojectsarelaidononemacro-ICandfabricatedonwafersThecostsofmasksandfabricationisdividedbyallusers.Thus,thecostpaidbyasingleprojectislowenoughespeciallyforR&DThe