數(shù)字邏輯電路

數(shù)字邏輯電路第1頁，課件共46頁，創(chuàng)作于2023年2月與或式與非－與非式與或非式或與式或非－或非式與或式——————與非－與非式兩次取反或與式——————或非－或非式————與或非式兩次取反摩根律第2頁，課件共46頁，創(chuàng)作于2023年2月4.2組合邏輯電路的設(shè)計電路設(shè)計的任務(wù)就是根據(jù)功能設(shè)計電路。一般按如下步驟進行：

(1)將文字描述的邏輯命題變換為真值表，這是十分重要的一步。作出真值表前要仔細分析解決邏輯問題的條件，作出輸入、輸出變量的邏輯規(guī)定，然后列出真值表。

(2)進行函數(shù)化簡，化簡形式應(yīng)依據(jù)選擇什么門而定。(3)根據(jù)化簡結(jié)果和選定的門電路，畫出邏輯電路。第3頁，課件共46頁，創(chuàng)作于2023年2月

例4

設(shè)計三變量表決器，其中A具有否決權(quán)。

解第一步：列出真值表。設(shè)A、B、C分別代表參加表決的邏輯變量，F(xiàn)為表決結(jié)果。對于變量我們作如下規(guī)定：A、B、C為1表示贊成，為0表示反對。F=1表示通過，F(xiàn)=0表示被否決。真值表如表4-4所示。第二步：函數(shù)化簡。我們選用與非門來實現(xiàn)。畫出卡諾圖，其化簡過程如圖4-6(a)所示，邏輯電路如圖4-6(b)所示。第4頁，課件共46頁，創(chuàng)作于2023年2月表4–4例4真值表ABCF00001111001100110101010100000111第5頁，課件共46頁，創(chuàng)作于2023年2月圖4–6例4化簡過程及邏輯圖第6頁，課件共46頁，創(chuàng)作于2023年2月

例5

設(shè)計一個組合電路，將8421BCD碼變換為余3代碼。

解這是一個碼制變換問題。由于均是BCD碼，故輸入輸出均為四個端點，其框圖如圖4-7所示。按兩種碼的編碼關(guān)系，得真值表如表4-5所示。圖4–7碼制變換電路框圖第7頁，課件共46頁，創(chuàng)作于2023年2月表4–58421BCD碼變換為余3代碼真值第8頁，課件共46頁，創(chuàng)作于2023年2月

由于8421BCD碼不會出現(xiàn)1010~1111這六種狀態(tài)，故當輸入出現(xiàn)這六種狀態(tài)時，輸出視為無關(guān)項?；嗊^程如圖4-8所示。圖4-9是轉(zhuǎn)換電路的邏輯圖，化簡函數(shù)為：第9頁，課件共46頁，創(chuàng)作于2023年2月圖4–8例5化簡過程第10頁，課件共46頁，創(chuàng)作于2023年2月圖4–9例5邏輯圖第11頁，課件共46頁，創(chuàng)作于2023年2月常用中規(guī)模組合邏輯部件的原理和應(yīng)用表4–6集成電路的劃分Medium-ScaleIntegration

第12頁，課件共46頁，創(chuàng)作于2023年2月4.3.1半加器與全加器1.半加器設(shè)計圖4–10半加器框圖第13頁，課件共46頁，創(chuàng)作于2023年2月表4–7半加器真值表ABSCi+10001101100101001(1)列出真值表(2)函數(shù)表達式及化簡第14頁，課件共46頁，創(chuàng)作于2023年2月圖4–11半加器邏輯圖(3)邏輯電路實現(xiàn)第15頁，課件共46頁，創(chuàng)作于2023年2月2.全加器設(shè)計圖4-12全加器框圖第16頁，課件共46頁，創(chuàng)作于2023年2月表4–8全加器真值表Ai

Bi

CiSi

Ci+10000010100111001011101110010100110010111(1)列出真值表第17頁，課件共46頁，創(chuàng)作于2023年2月函數(shù)變換過程如下：(2)函數(shù)表達式及化簡第18頁，課件共46頁，創(chuàng)作于2023年2月由Si、C

i+1式組成的邏輯電路如圖4-13所示。圖4–13用異或門構(gòu)成全加器(3)邏輯電路實現(xiàn)第19頁，課件共46頁，創(chuàng)作于2023年2月圖4–14用與或非門組成全加器第20頁，課件共46頁，創(chuàng)作于2023年2月4.全加器的應(yīng)用

例6

試用全加器構(gòu)成二進制減法器。

解利用“加補”的概念，即可將減法用加法來實現(xiàn)，圖4-18即為全加器完成減法功能的電路。圖4–18全加器實現(xiàn)二進制減法電路第21頁，課件共46頁，創(chuàng)作于2023年2月

例7

試用全加器完成二進制的乘法功能。解以兩個二進制數(shù)相乘為例。乘法算式如下：第22頁，課件共46頁，創(chuàng)作于2023年2月圖4–19利用全加器實現(xiàn)二進制的乘法第23頁，課件共46頁，創(chuàng)作于2023年2月

例8

試用四位全加器構(gòu)成一位8421碼的加法電路。解兩個8421碼相加，其和仍應(yīng)為8421碼，如不是8421碼則結(jié)果錯誤。如第24頁，課件共46頁，創(chuàng)作于2023年2月

產(chǎn)生錯誤的原因是8421BCD碼為十進制，逢十進一，而四位二進制是逢十六進一，二者進位關(guān)系不同，當和數(shù)大于9時，8421BCD應(yīng)產(chǎn)生進位，而十六進制還不可能產(chǎn)生進位。為此，應(yīng)對結(jié)果進行修正。當運算結(jié)果小于等于9時，不需修正或加“0”，但當結(jié)果大于9時，應(yīng)修正讓其產(chǎn)生一個進位，加0110即可。如上述后兩種情況：第25頁，課件共46頁，創(chuàng)作于2023年2月故修正電路應(yīng)含一個判9電路，當和數(shù)大于9時對結(jié)果加0110，小于等于9時加0000。除了上述大于9時的情況外，如相加結(jié)果產(chǎn)生了進位位，其結(jié)果必定大于9，所以大于9的條件為第26頁，課件共46頁，創(chuàng)作于2023年2月圖4–20大于9的化簡第27頁，課件共46頁，創(chuàng)作于2023年2月圖4–21一位8421BCD碼加法器電路圖第28頁，課件共46頁，創(chuàng)作于2023年2月

例9

試采用四位全加器完成8421BCD碼到余3代碼的轉(zhuǎn)換。

解由于8421BCD碼加0011即為余3代碼，所以其轉(zhuǎn)換電路就是一個加法電路，如圖4-22所示。圖4-22用全加器構(gòu)成8421BCD碼到余3代碼的轉(zhuǎn)換電路第29頁，課件共46頁，創(chuàng)作于2023年2月

例10

用全加器實現(xiàn)BCD/B的變換。解現(xiàn)以兩位8421BCD碼轉(zhuǎn)換為二進制碼為例，設(shè)十位數(shù)的8421BCD碼為B80,B40,B20,B10，個位數(shù)的BCD碼為B8,B4,B2,B1，則兩位十進制數(shù)的8421BCD碼為式中B為二進制的數(shù)符(0，1)；下標為權(quán)值。將上式按權(quán)展開，則第30頁，課件共46頁，創(chuàng)作于2023年2月為找出與二進制數(shù)的關(guān)系將上式整理得考慮低位相加時會向高位產(chǎn)生進位位，2#+n前的系數(shù)有如下關(guān)系：第31頁，課件共46頁，創(chuàng)作于2023年2月其中：D0=B1D1=B10+B2 產(chǎn)生進位位C1D2=B20+B4+C1 產(chǎn)生進位位C2D3=B40+B10+B8+C2 產(chǎn)生進位位產(chǎn)生進位位產(chǎn)生進位位第32頁，課件共46頁，創(chuàng)作于2023年2月圖4–23用兩個四位全加器組成兩位BCD轉(zhuǎn) 換為二進制代碼的電路圖第33頁，課件共46頁，創(chuàng)作于2023年2月例13

用譯碼器設(shè)計兩個一位二進制數(shù)的全加器。解由表4-8(全加器真值表)可得第34頁，課件共46頁，創(chuàng)作于2023年2月圖4–44用3-8譯碼器組成全加器第35頁，課件共46頁，創(chuàng)作于2023年2月

例14

用4-10譯碼器(8421BCD碼譯碼器)實現(xiàn)單“1”檢測電路。解單“1”檢測的函數(shù)式為第36頁，課件共46頁，創(chuàng)作于2023年2月圖4–45單“1”檢測電路第37頁，課件共46頁，創(chuàng)作于2023年2月

例18

用數(shù)據(jù)選擇器實現(xiàn)三變量多數(shù)表決器。三變量多數(shù)表決器真值表及八選一數(shù)據(jù)選擇器功能如表4-17所示。則A2A1A0FDi00000101001110010111011100010111D0D1D2D3D4D5D6D7表4–17真值表第38頁，課件共46頁，創(chuàng)作于2023年2月與四選一方程對比由公式確定Di如下：為使F′=F則令第39頁，課件共46頁，創(chuàng)作于2023年2月圖4–55例18電路連接圖第40頁，課件共46頁，創(chuàng)作于2023年2月(2)卡諾圖法。此法比較直觀且簡便，其方法是：首先選定地址變量；然后在卡諾圖上確定地址變量控制范圍，即輸入數(shù)據(jù)區(qū)；最后由數(shù)據(jù)區(qū)確定每一數(shù)據(jù)輸入端的連接。例19

用卡諾圖完成例18。

解由真值表得卡諾圖如圖4-56所示，選定A2A1為地址變量。在控制范圍內(nèi)求得Di數(shù)：D0=0,D1=A0,D2=A0,D3=1。結(jié)果與代數(shù)法所得結(jié)果相同。第41頁，課件共46頁，創(chuàng)作于2023年2月圖4–56卡諾圖確定例18Di端第42頁，課件共46頁，創(chuàng)作于2023年2月

卡諾圖變量數(shù)稱維數(shù)，將某些變量移入方格內(nèi)可減少維數(shù)，稱降維圖。降一維（b）降維圖法例1：

1

11

10001111001BCAC

CC

C0 101BA將C變量移入方格內(nèi)AB＝00，C＝0，S＝0C＝1，S＝1S＝CAB＝01，C＝0，S＝1C＝1，S＝0S＝CAB＝10，C＝0，S＝1C＝1，S＝0S＝CAB＝11，C＝0，S＝0C＝1，S＝1S＝C第43頁，課件共46頁，創(chuàng)作于2023年2月C

CC

C0 101BAD0D1D2D30 101BA可知用4選1實現(xiàn)S，有邏輯圖A1FA04選1D0D1D2