EDA及邏輯代數(shù)總復(fù)習(xí)課件

第一章

一、數(shù)制和碼制1.數(shù)制：計(jì)數(shù)方法或計(jì)數(shù)體制（由基數(shù)和位權(quán)組成）種類基數(shù)位權(quán)應(yīng)用備注十進(jìn)制0910i日常二進(jìn)制0，12i數(shù)字電路2=21八進(jìn)制078i計(jì)算機(jī)程序8=23十六進(jìn)制09，AF16i計(jì)算機(jī)程序16=24各種數(shù)制之間的相互轉(zhuǎn)換，特別是十進(jìn)制→二進(jìn)制的轉(zhuǎn)換，要求熟練掌握。2.碼制：常用的BCD碼有8421碼、2421碼、5421

碼、余3碼等，其中以8421碼使用最廣泛。二、常用邏輯關(guān)系及運(yùn)算1.三種基本邏輯運(yùn)算：與、或、非2.四種復(fù)合邏輯運(yùn)算：與非、或非、與或非、異或三、邏輯代數(shù)的公式和定理是推演、變換和化簡邏輯函數(shù)的依據(jù)，有些與普通代數(shù)相同，有些則完全不同，要認(rèn)真加以區(qū)別。這些定理中，德摩根定理最為常用。真值表函數(shù)式邏輯符號[練習(xí)2]求下列函數(shù)的反函數(shù)（用摩根定理），并化簡。[解]四、邏輯函數(shù)的化簡法化簡的目的是為了獲得最簡邏輯函數(shù)式，從而使邏輯電路簡單、成本低、可靠性高?；喌姆椒ㄖ饕泄交喎ê蛨D形化簡法兩種。1.公式化簡法：可化簡任何復(fù)雜的邏輯函數(shù)，但要求能熟練和靈活運(yùn)用邏輯代數(shù)的各種公式和定理，并要求具有一定的運(yùn)算技巧和經(jīng)驗(yàn)。2.圖形化簡法：簡單、直觀，不易出錯(cuò)，有一定的步驟和方法可循。但是，當(dāng)函數(shù)的變量個(gè)數(shù)多于六個(gè)時(shí)，就失去了優(yōu)點(diǎn)，沒有實(shí)用價(jià)值。約束項(xiàng)：（無關(guān)項(xiàng)）可以取0，也可以取1，它的取值對邏輯函數(shù)值沒有影響，應(yīng)充分利用這一特點(diǎn)化簡邏輯函數(shù)，以得到更為滿意的化簡結(jié)果。五、邏輯函數(shù)常用的表示方法：真值表、卡諾圖、函數(shù)式、邏輯圖和波形圖。它們各有特點(diǎn)，但本質(zhì)相同，可以相互轉(zhuǎn)換。尤其是由真值表→邏輯圖和邏輯圖→真值表，

在邏輯電路的分析和設(shè)計(jì)中經(jīng)常用到，必須熟練掌握。第二章一、半導(dǎo)體二極管、三極管和MOS管是數(shù)字電路中的基本開關(guān)元件，一般都工作在開關(guān)狀態(tài)。1.半導(dǎo)體二極管：是不可控的，利用其開關(guān)特性可構(gòu)成二極管與門和或門。2.半導(dǎo)體三極管：是一種用電流控制且具有放大特性的開關(guān)元件，利用三極管的飽和導(dǎo)通與截止特性可構(gòu)成非門和其它TTL

集成門電路。3.MOS管：是一種具有放大特性的由電壓控制的開關(guān)元件，利用N溝道MOS管和P溝道MOS管可構(gòu)成CMOS

反相器和其它

CMOS集成門電路。二、分立元件門電路主要介紹了由半導(dǎo)體二極管、三極管和MOS管構(gòu)成的與門、或門和非門。

雖然，分立元件門電路不是本章的重點(diǎn)，但是通過對這些電路的分析，可以體會到與、或、非三種最基本的邏輯運(yùn)算，是如何用半導(dǎo)體電子電路實(shí)現(xiàn)的，這將有助于后面集成門電路的學(xué)習(xí)。三、集成門電路—本章重點(diǎn)主要介紹了CMOS

和

TTL

集成門電路，重點(diǎn)應(yīng)放在它們的輸出與輸入之間的邏輯特性和外部電氣特性上。1.邏輯特性（邏輯功能）：普通功能—與門、或門、非門、與非門、或非門、與或非門和異或門。特殊功能

—三態(tài)門、OC門、OD門和傳輸門。2.電氣特性：靜態(tài)特性—主要是輸入特性、輸出特性和傳輸特性。動態(tài)特性—主要是傳輸延遲時(shí)間的概念。四、集成門電路使用中應(yīng)注意的幾個(gè)問題

TTLCMOS分類工作電源VCC=5VVDD=318V輸出電平UOL=0.3VUOH=3.6VUOL0VUOH

VDD

UTH=0.5VDD

UTH=1.4V

閾值電壓輸入端串接電阻Ri當(dāng)Ri

>Ron（2.5k）輸入由0→1在一定范圍內(nèi)，Ri的改變不會影響輸入電平輸入端懸空即Ri

=輸入為“1”

不允許多余輸入端的處理1.與門、與非門接電源；或門、或非門接地。2.與其它輸入端并聯(lián)。第三章一、組合邏輯電路的特點(diǎn)組合邏輯電路是由各種門電路組成的沒有記憶功能的電路。它的特點(diǎn)是任一時(shí)刻的輸出信號只取決于該時(shí)刻的輸入信號，而與電路原來所處的狀態(tài)無關(guān)。邏輯圖邏輯表達(dá)式化簡真值表說明功能二、組合邏輯電路的分析方法三、組合邏輯電路的設(shè)計(jì)方法

邏輯抽象列真值表寫表達(dá)式化簡或變換畫邏輯圖四、常用中規(guī)模集成組合邏輯電路1.加法器：實(shí)現(xiàn)兩組多位二進(jìn)制數(shù)相加的電路。根據(jù)進(jìn)位方式不同，可分為串行進(jìn)位加法器和超前進(jìn)位加法器。2.數(shù)值比較器：比較兩組多位二進(jìn)制數(shù)大小的電路。集成芯片：74LS183（TTL）、C661（CMOS）—

雙全加器兩片雙全加器（如74LS183）四位串行進(jìn)位加法器74283、74LS283（TTL）CC4008（CMOS）—

四位二進(jìn)制超前進(jìn)位加法器集成芯片：7485、74L85（TTL）CC14585、C663（CMOS）—

四位數(shù)值比較器3.編碼器：將輸入的電平信號編成二進(jìn)制代碼的電路。主要包括二進(jìn)制編碼器、二–十進(jìn)制編碼器和優(yōu)先編碼器等。4.譯碼器：將輸入的二進(jìn)制代碼譯成相應(yīng)的電平信號。主要包括二進(jìn)制譯碼器、二–十進(jìn)制譯碼器和顯示譯碼器等。集成芯片：74148、74LS148、74LS348（TTL）—

8線–3線優(yōu)先編碼器74147、74LS147（TTL）—

10線–4線優(yōu)先編碼器集成芯片：74LS138（TTL）—

3線–8線譯碼器（二進(jìn)制譯碼器）7442、74LS42（TTL）—

4線–10線譯碼器74247、74LS247（TTL）—

共陽極顯示譯碼器7448、74248、7449、74249等（TTL）—

共陰極顯示譯碼器5.數(shù)據(jù)選擇器：在地址碼的控制下，在同一時(shí)間內(nèi)從多路輸入信號中選擇相應(yīng)的一路信號輸出的電路。常用于數(shù)據(jù)傳輸中的并-串轉(zhuǎn)換。集成芯片：74151、74LS15174251、74LS251（TTL）—

8選1數(shù)據(jù)選擇器6.數(shù)據(jù)分配器：在地址碼的控制下，將一路輸入信號傳送到多個(gè)輸出端的任何一個(gè)輸出端的電路。常用于數(shù)據(jù)傳輸中的串-并轉(zhuǎn)換。集成芯片：無專用芯片，可用二進(jìn)制集成譯碼器實(shí)現(xiàn)。五、用中規(guī)模集成電路實(shí)現(xiàn)組合邏輯函數(shù)1.數(shù)據(jù)選擇器：為多輸入單輸出的組合邏輯電路，在輸入數(shù)據(jù)都為1時(shí)，它的輸出表達(dá)式為地址變量的全部最小項(xiàng)之和，適用于實(shí)現(xiàn)單輸出組合邏輯函數(shù)。2.二進(jìn)制譯碼器：輸出端提供了輸入變量的全部最小項(xiàng)，而且每一個(gè)輸出端對應(yīng)一個(gè)最小項(xiàng)，因此，二進(jìn)制譯碼器輔以門電路（與非門）后，適合用于實(shí)現(xiàn)單輸出或多輸出的組合邏輯函數(shù)。六、只讀存儲器（ROM）1.功能：用于存放固定不變的數(shù)據(jù)，存儲內(nèi)容不能隨意改寫。工作時(shí)，只能根據(jù)地址碼讀出數(shù)據(jù)。2.特點(diǎn)：工作可靠，斷電后，數(shù)據(jù)不會丟失。3.分類：固定ROM（掩模ROM）和可編程ROM（PROM）—包括EPROM（電寫入紫外線擦除）和E2PROM（電寫入電擦除）。PROM都要用專用的編程器對芯片進(jìn)行編程。七、競爭冒險(xiǎn)當(dāng)門電路的兩個(gè)輸入信號同時(shí)向相反方向變化時(shí)，輸出端可能出現(xiàn)干擾脈沖。消除方法：加封鎖脈沖、加選通脈沖、接濾波電容、修改邏輯設(shè)計(jì)等。第四章一、觸發(fā)器和門電路一樣，也是組成數(shù)字電路的基本邏輯單元。它有兩個(gè)基本特性：1.有兩個(gè)穩(wěn)定的狀態(tài)（0狀態(tài)和1狀態(tài)）。

2.在外信號作用下，兩個(gè)穩(wěn)定狀態(tài)可相互轉(zhuǎn)換；沒有外信號作用時(shí)，保持原狀態(tài)不變。因此，觸發(fā)器具有記憶功能，常用來保存二進(jìn)制信息。二、觸發(fā)器的邏輯功能指觸發(fā)器輸出的次態(tài)Qn+1

與輸出的現(xiàn)態(tài)Qn

及輸入信號之間的邏輯關(guān)系。觸發(fā)器邏輯功能的描述方法主要有特性表、卡諾圖、特性方程、狀態(tài)轉(zhuǎn)換圖和波形圖（時(shí)序圖）。二、觸發(fā)器的分類1.根據(jù)電路結(jié)構(gòu)不同，觸發(fā)器可分為（1）基本觸發(fā)器：輸入信號電平直接控制。特性方程（2）同步觸發(fā)器：時(shí)鐘電平直接控制。特性方程同步RS觸發(fā)器CP=1（或0）時(shí)有效同步D觸發(fā)器（約束條件）二、觸發(fā)器的分類1.根據(jù)電路結(jié)構(gòu)不同，觸發(fā)器可分為（3）主從觸發(fā)器：主從控制脈沖觸發(fā)。CP下降沿（或上升沿）到來時(shí)有效特性方程主從RS觸發(fā)器主從JK觸發(fā)器（4）邊沿觸發(fā)器：時(shí)鐘邊沿控制。CP上升沿（或下降沿）時(shí)刻有效特性方程邊沿D觸發(fā)器邊沿JK觸發(fā)器2.根據(jù)邏輯功能不同，時(shí)鐘觸發(fā)器可分為二、觸發(fā)器的分類（1）RS觸發(fā)器（約束條件）（3）D觸發(fā)器（4）T觸發(fā)器（5）T’觸發(fā)器利用特性方程可實(shí)現(xiàn)不同功能觸發(fā)器間邏輯功能的相互轉(zhuǎn)換。（2）JK

觸發(fā)器第五章一、時(shí)序邏輯電路的特點(diǎn)數(shù)字電路邏輯功能組合邏輯電路時(shí)序邏輯電路（基本構(gòu)成單元→門電路）（基本構(gòu)成單元→觸發(fā)器）任何時(shí)刻電路的輸出，不僅和該時(shí)刻的輸入信號有關(guān)，而且還取決于電路原來的狀態(tài)。1.邏輯功能：2.電路組成：與時(shí)間因素(CP)有關(guān)；含有記憶性的元件(觸發(fā)器

)。二、時(shí)序電路邏輯功能的表示方法邏輯圖、邏輯表達(dá)式、狀態(tài)表、卡諾圖、狀態(tài)轉(zhuǎn)換圖（簡稱狀態(tài)圖）和時(shí)序圖三、時(shí)序電路的基本分析方法實(shí)質(zhì)：邏輯圖狀態(tài)圖關(guān)鍵：求出狀態(tài)方程，列出狀態(tài)表，根據(jù)狀態(tài)表畫出狀態(tài)圖和時(shí)序圖，由此可分析出時(shí)序邏輯電路的功能。四、時(shí)序電路的基本分設(shè)計(jì)方法實(shí)質(zhì)：狀態(tài)圖邏輯圖關(guān)鍵：根據(jù)設(shè)計(jì)要求求出最簡狀態(tài)表（圖），再通過卡諾圖求出狀態(tài)方程和驅(qū)動方程，由此畫出邏輯圖。五、計(jì)數(shù)器1.按計(jì)數(shù)進(jìn)制分：二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器2.按計(jì)數(shù)增減分：加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆（加/減）計(jì)數(shù)器3.按觸發(fā)器翻轉(zhuǎn)是否同步分：同步計(jì)數(shù)器和異步計(jì)數(shù)器記錄輸入脈沖CP個(gè)數(shù)的電路，是極具典型性和代表性的時(shí)序邏輯電路。六、中規(guī)模集成計(jì)數(shù)器功能完善、使用方便靈活，能很方便地構(gòu)成N

進(jìn)制（任意）計(jì)數(shù)器。主要方法有兩種：1.用同步置0端或置數(shù)端歸零獲得N

進(jìn)制計(jì)數(shù)器根據(jù)N

-1對應(yīng)的二進(jìn)制代碼寫反饋歸零函數(shù)。2.用異步置0端或置數(shù)端歸零獲得N

進(jìn)制計(jì)數(shù)器根據(jù)N

對應(yīng)的二進(jìn)制代碼寫反饋歸零函數(shù)。當(dāng)需要擴(kuò)大計(jì)數(shù)器的容量時(shí)，可將多片集成計(jì)數(shù)器進(jìn)行級聯(lián)。如兩片16進(jìn)制集成計(jì)數(shù)器16╳16進(jìn)制計(jì)數(shù)器兩片10進(jìn)制集成計(jì)數(shù)器10╳10進(jìn)制計(jì)數(shù)器七、其它時(shí)序邏輯電路1.寄存器和移位寄存器寄存器

—存儲二進(jìn)制數(shù)據(jù)或者代碼。移位寄存器

—不但可存放數(shù)碼，還能對數(shù)據(jù)進(jìn)行移位操作。移位寄存器有單向移位寄存器和雙向移位寄存器。用移位寄存器可方便地組成環(huán)形計(jì)數(shù)器、扭環(huán)形計(jì)數(shù)器和順序脈沖發(fā)生器。集成移位寄存器使用方便、功能全、輸入輸出方式靈活。2.讀/寫存儲器RAM（隨機(jī)存取存儲器）組成

：主要由地址譯碼器、讀/寫控制電路和存儲矩陣三部分組成。功能

：可以隨時(shí)讀出數(shù)據(jù)或改寫存儲的數(shù)據(jù)，并且讀、寫數(shù)據(jù)的速度很快。種類

：分為靜態(tài)RAM和動態(tài)RAM。應(yīng)用

：多用于經(jīng)常更換數(shù)據(jù)的場合，最典型的應(yīng)用就是計(jì)算機(jī)中的內(nèi)存。

3.順序脈沖發(fā)生器、可編程邏輯器件等也都是比較典型、應(yīng)用很廣的時(shí)序電路。特點(diǎn)：斷電后，數(shù)據(jù)將全部丟失。第六章

一、555定時(shí)器是一種多用途的集成電路。只需外接少量阻容元件便可構(gòu)成各種脈沖產(chǎn)生、整形電路，如施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器等。55512348765雙極型(TTL)電源:4.516V單極型(CMOS)電源:318V帶負(fù)載能力強(qiáng)62784153555R1C+R2C1+VCCuO二、多諧振蕩器是一種自激振蕩電路，不需要外加輸入信號，就可以自動地產(chǎn)生出矩形脈沖。多諧振蕩器沒有穩(wěn)定狀態(tài)，只有兩個(gè)暫穩(wěn)態(tài)。暫穩(wěn)態(tài)間的相互轉(zhuǎn)換完全靠電路本身電容的充電和放電自動完成。改變R、C

定時(shí)元件數(shù)值的大小，可調(diào)節(jié)振蕩頻率。在振蕩頻率穩(wěn)定度要求很高的情況下，可采用石英晶體振蕩器。三、施密特觸發(fā)器是一種脈沖整形電路，雖然不能自動產(chǎn)生矩形脈沖，卻可將輸入的周期性信號整形成所要求的同周期的矩形脈沖輸出，還可用來進(jìn)行幅度鑒別、構(gòu)成單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器等。62784153555+VCCuO2uIUCOuO1+VDDR施密特觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，有兩個(gè)不同的觸發(fā)電平，因此具有回差特性。它的兩個(gè)穩(wěn)定狀態(tài)是靠兩個(gè)不同的電平來維持的，輸出脈沖的寬度由輸入信號的波形決定。此外，調(diào)節(jié)回差電壓的大小，也可改變輸出脈沖的寬度。外接電壓調(diào)節(jié)回差

施密特觸發(fā)器可由555定時(shí)器構(gòu)成，也可用專門的集成電路實(shí)現(xiàn)。四、單穩(wěn)態(tài)觸發(fā)器也屬于脈沖整形電路，可將輸入的觸發(fā)脈沖變換為寬度和幅度都符合要求的矩形脈沖，還常用于脈沖的定時(shí)、整形、展寬（延時(shí)）等。62784153555RC+C1+VCCuO0.01FuI單穩(wěn)態(tài)觸發(fā)器有一個(gè)穩(wěn)定狀態(tài)和一個(gè)暫穩(wěn)態(tài)。其輸出脈沖的寬度只取決于電路本身R、C定時(shí)元件的數(shù)值，與輸入信號無關(guān)。輸入信號只起到觸發(fā)電路進(jìn)入暫穩(wěn)態(tài)的作用。

改變R、C定時(shí)元件的數(shù)值可調(diào)節(jié)輸出脈沖的寬度。單穩(wěn)態(tài)觸發(fā)器可由555定時(shí)器構(gòu)成，也可用集成的單穩(wěn)態(tài)觸發(fā)器實(shí)現(xiàn)。第七章一、D/A轉(zhuǎn)換器1.功能：將輸入的二進(jìn)制數(shù)轉(zhuǎn)換成與之成正比的模擬電量。2.種類