數(shù)字邏輯12-1教材課件

3.6只讀存儲器（ROM）ROM分類掩模ROM可編程ROM（PROM—ProgrammableROM）可擦除可編程ROM（EPROM—ErasablePROM）掩模ROMPROM生產(chǎn)過程中在掩模板控制下寫入，內(nèi)容固定，不能更改內(nèi)容可由用戶編好后寫入，一經(jīng)寫入不能更改紫外光擦除（約二十分鐘）EPROM存儲數(shù)據(jù)可以更改，但改寫麻煩，工作時只讀EEPROM或E2PROM電擦除（幾十毫秒）RAM：在工作時既能從中讀出（取出）信息，又能隨時寫入（存入）信息，但斷電后所存信息消失。ROM：在工作時只能從中讀出信息，不能寫入信息，且斷電后其所存信息在仍能保持。存儲器分類3.6.1ROM的結(jié)構(gòu)和工作原理1.基本結(jié)構(gòu)一、ROM的結(jié)構(gòu)示意圖地址輸入數(shù)據(jù)輸出—n

位地址—b

位數(shù)據(jù)A0A1An-1D0D1Db-1D0D1Db-1A0A1An-12n×bROM……………………最高位最低位2.內(nèi)部結(jié)構(gòu)示意圖存儲單元數(shù)據(jù)輸出字線位線地址譯碼器ROM存儲容量=字線數(shù)

位線數(shù)

=2nb（位）地址輸入0單元1單元i

單元2n-1單元D0D1Db-1A0A1An-1W0W1WiW2n-13.邏輯結(jié)構(gòu)示意圖(1)中大規(guī)模集成電路中門電路的簡化畫法連上且為硬連接，不能通過編程改變編程連接，可以通過編程將其斷開斷開ABDCABDY&ABCY≥1與門或門AY=AY=AAZ=AY=AAYA1A1YA1YZ緩沖器同相輸出反相輸出互補(bǔ)輸出(2)邏輯結(jié)構(gòu)示意圖m0A0A1An-1m1mim2n-1譯碼器Z0(D0)……或門Z1(D1)……或門Zb-1(Db-1)……或門……2n個與門構(gòu)成n位二進(jìn)制譯碼器,輸出2n個最小項(xiàng)。...n個輸入變量b個輸出函數(shù)或門陣列與門陣列W0(m0)W2(m2)D0=W0+W2=m0+m2二、ROM的基本工作原理1.電路組成二極管或門二極管與門W0(m0)+VCC1A111A01VccEND3END2END1END0D3D2D1D0W0(m0)W1(m1)W2(m2)W3(m3)與門陣列(譯碼器)或門陣列(編碼器)位線字線輸出緩沖2.工作原理輸出信號的邏輯表達(dá)式1A111A01VccEND3END2END1END0D3D2D1D0W0(m0)W1(m1)W2(m2)W3(m3)與門陣列(譯碼器)或門陣列(編碼器)位線輸出緩沖字線字線：位線：輸出信號的真值表000110110101A1

A0D3

D2

D1

D01010011111103.功能說明(1)存儲器(2)函數(shù)發(fā)生器地址存儲數(shù)據(jù)輸入變量輸出函數(shù)(3)譯碼編碼字線編碼0101101001111110A1

A000011011輸入變量輸出函數(shù)3.6.2ROM應(yīng)用舉例及容量擴(kuò)展一、ROM應(yīng)用舉例用ROM實(shí)現(xiàn)以下邏輯函數(shù)[例3.6.2]Y1=

m(2,3,4,5,8,9,14,15）Y2=

m(6,7,10,11,14,15）Y3=

m(0,3,6,9,12,15）Y4=

m(7,11,13,14,15）A1B1C1D1m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15Y2Y3Y4Y1譯碼器編碼器1、實(shí)現(xiàn)組合邏輯函數(shù)2、用ROM作函數(shù)運(yùn)算表用ROM構(gòu)成能實(shí)現(xiàn)函數(shù)y＝x2的運(yùn)算表電路。設(shè)x的取值范圍為0～15的正整數(shù)，則對應(yīng)的是4位二進(jìn)制正整數(shù)，用B＝B3B2B1B0表示。根據(jù)y＝x2可算出y的最大值是152＝225，可以用8位二進(jìn)制數(shù)Y＝Y(jié)7Y6Y5Y4Y3Y2Y1Y0表示。由此可列出Y＝B2即y＝x2的真值表。[例3.6.1]真值表邏輯表達(dá)式陣列圖二、ROM容量擴(kuò)展1.存儲容量存儲器存儲數(shù)據(jù)的能力，為存儲器含存儲單元的總位數(shù)。存儲容量=字?jǐn)?shù)

位數(shù)字—word位—bit1k1:

1024個字每個字1位存儲容量

1k1k4:1024個字每個字4位存儲容量4k2568:256個字每個字8位存儲容量2k64k16:64k個字每個字16位存儲容量1024（1M）

2.存儲容量與地址位數(shù)的關(guān)系存儲容量25648位地址256=284位數(shù)據(jù)輸出存儲容量8k88k=8210=21313位地址8位數(shù)據(jù)輸出3.常用EPROM2764：27128：A0

A128k8(64k)13位地址輸入：8位數(shù)據(jù)輸出：O0

O7輸出使能端1輸出呈高阻0使能片選端ROM工作（任意）ROM不工作輸出呈高阻16k8(128k)16k=16210=21427256：32k8(256k)32k=32210=2152764VPPPGMA0A1A2A3A4A5A6A7A8A9A10A11A12CSOEO0O1O2O3O4O5O6O7VCCVIH(PGM)CSOE地址輸出01其他常用的EPROM4.ROM容量的擴(kuò)展地址總線8位數(shù)據(jù)總線16位數(shù)據(jù)總線D(7~0)D(15~8)8位→16位地址線合并（共用）輸出使能端、片選端合并（共用）數(shù)據(jù)輸出端分為高8位和低8位方法(1)字長的擴(kuò)展（位擴(kuò)展）：27256A0A14O7O0CSOE27256A0A14O7O0CSOECSOE(2)字線的擴(kuò)展（地址碼的擴(kuò)展—字?jǐn)U展）兩片4484：四片32k8432k8：15位地址輸入增加兩位地址經(jīng)過2線-4線譯碼控制四個芯片的ROM44位A1A0D1D0D2D3ROM44位A1A0D1D2D3D01增加一位地址A2（電路略）3.7組合電路中的競爭冒險3.7.1競爭冒險的概念及其產(chǎn)生原因一、競爭冒險的概念在組合邏輯電路中，當(dāng)輸入信號改變狀態(tài)時，輸出端可能出現(xiàn)虛假信號—過渡干擾脈沖的現(xiàn)象，叫做競爭冒險。二、產(chǎn)生競爭冒險的原因1.原因分析&ABY0110ABY信號A、B不可能突變，需要經(jīng)歷一段極短的過渡時間。而門電路的傳輸時間也各不相同，故當(dāng)A、B同時改變狀態(tài)時可能在輸出端產(chǎn)生虛假信號。2.電路舉例&Y3&Y1&Y2&Y0A1B1—2位二進(jìn)制譯碼器假設(shè)信號A

的變化規(guī)律如表中所示A

B000110111110010010000001產(chǎn)生干擾脈沖的時間：3.7.2消除競爭冒險的方法一、引入封鎖脈沖&Y3&Y1&Y2&Y0A1B1ABP1存在的問題：對封鎖脈沖的寬度和產(chǎn)生時間有嚴(yán)格的要求。P1&Y3&Y1&Y2&Y0A1B1AB二、引入選通脈沖P2P2存在的問題：對選通脈沖的寬度和產(chǎn)生時間也有嚴(yán)格的要求。&Y3&Y1&Y2&Y0A1B1AB存在的問題：三、接入濾波電容CfCf導(dǎo)致輸出波形的邊沿變壞。四、修改邏輯設(shè)計(jì)增加冗余項(xiàng)3.7.2消除競爭冒險的方法&&&&ABCAG1G2G4G3Y&G5ABC010001111011100100例如：由于修改設(shè)計(jì)方案得當(dāng)，收到了較好的效果。第三章

小結(jié)一、組合邏輯電路的特點(diǎn)組合邏輯電路是由各種門電路組成的沒有記憶功能的電路。它的特點(diǎn)是任一時刻的輸出信號只取決于該時刻的輸入信號，而與電路原來所處的狀態(tài)無關(guān)。邏輯圖邏輯表達(dá)式化簡真值表說明功能二、組合邏輯電路的分析方法三、組合邏輯電路的設(shè)計(jì)方法

邏輯抽象列真值表寫表達(dá)式化簡或變換畫邏輯圖[練習(xí)]寫出圖中所示電路的邏輯表達(dá)式，說明其功能ABY≥1≥1≥1≥1[解]1.逐級寫出輸出邏輯表達(dá)式2.化簡3.列真值表0001101110014.功能輸入信號相同時輸出為1，否則為0—同或。四、常用中規(guī)模集成組合邏輯電路1.加法器：實(shí)現(xiàn)兩組多位二進(jìn)制數(shù)相加的電路。根據(jù)進(jìn)位方式不同，可分為串行進(jìn)位加法器和超前進(jìn)位加法器。2.數(shù)值比較器：比較兩組多位二進(jìn)制數(shù)大小的電路。集成芯片：74LS183（TTL）、C661（CMOS）—

雙全加器兩片雙全加器（如74LS183）四位串行進(jìn)位加法器74283、74LS283（TTL）CC4008（CMOS）—

四位二進(jìn)制超前進(jìn)位加法器集成芯片：7485、74L85（TTL）CC14585、C663（CMOS）—

四位數(shù)值比較器3.編碼器：將輸入的電平信號編成二進(jìn)制代碼的電路。主要包括二進(jìn)制編碼器、二–十進(jìn)制編碼器和優(yōu)先編碼器等。4.譯碼器：將輸入的二進(jìn)制代碼譯成相應(yīng)的電平信號。主要包括二進(jìn)制譯碼器、二–十進(jìn)制譯碼器和顯示譯碼器等。集成芯片：74148、74LS148、74LS348（TTL）—

8線–3線優(yōu)先編碼器74147、74LS147（TTL）—

10線–4線優(yōu)先編碼器集成芯片：74LS138（TTL）—

3線–8線譯碼器（二進(jìn)制譯碼器）7442、74LS42（TTL）—

4線–10線譯碼器74247、74LS247（TTL）—

共陽極顯示譯碼器7448、74248、7449、74249等（TTL）—

共陰極顯示譯碼器5.數(shù)據(jù)選擇器：在地址碼的控制下，在同一時間內(nèi)從多路輸入信號中選擇相應(yīng)的一路信號輸出的電路。常用于數(shù)據(jù)傳輸中的并-串轉(zhuǎn)換。集成芯片：74151、74LS15174251、74LS251（TTL）—

8選1數(shù)據(jù)選擇器6.數(shù)據(jù)分配器：在地址碼的控制下，將一路輸入信號傳送到多個輸出端的任何一個輸出端的電路。常用于數(shù)據(jù)傳輸中的串-并轉(zhuǎn)換。集成芯片：無專用芯片，可用二進(jìn)制集成譯碼器實(shí)現(xiàn)。五、用中規(guī)模集成電路實(shí)現(xiàn)組合邏輯函數(shù)1.數(shù)據(jù)選擇器：為多輸入單輸出的組合邏輯電路，在輸入數(shù)據(jù)都為1時，它的輸出表達(dá)式為地址變量的全部最小項(xiàng)之和，適用于實(shí)現(xiàn)單輸出組合邏輯函數(shù)。2.二進(jìn)制譯碼器：輸出端提供了輸入變量的全部最小項(xiàng)，而且每一個輸出端對應(yīng)一個最小項(xiàng)，因此，二進(jìn)制譯碼器輔以門電路（與非門）后，適合用于實(shí)現(xiàn)單輸出或多輸出的組合邏輯函數(shù)。六、只讀存儲器（ROM）1.功能：用于存放固定不變的數(shù)據(jù)，存儲內(nèi)容不能隨意改寫。工作時，只能根據(jù)地址碼讀出數(shù)據(jù)。2.特點(diǎn)：工作可靠，斷電后，數(shù)據(jù)不會丟失。3.分類：固定ROM（掩模ROM）和可編程ROM（PROM）—包括EPROM（電寫入紫外線擦除）和E2PROM（電寫入電擦除）。PROM都要用專用的編程器對芯片進(jìn)行編程。七、競爭和冒險當(dāng)門電路的兩個輸入信號同時向相反方向變化時，輸出端可能出現(xiàn)干擾脈沖。消除方法：加封鎖脈沖、加選通脈沖、接濾波電容、修改邏輯設(shè)計(jì)等。習(xí)題講評：&1&&≥1ABY2C≥1≥1&≥1Y3ABA+B(A+B)CY2=AB+(A+B)CABCA+B+CY2Y