數(shù)字電路期末考試試卷及答案(絕密)

知識(shí)創(chuàng)造未來知識(shí)創(chuàng)造未來/知識(shí)創(chuàng)造未來數(shù)字電路期末考試試卷及答案(絕密)一、單選題（每題2分，共30分）1.在“與”門中，當(dāng)且僅當(dāng)_______________時(shí)，輸出為高電平。A.輸入全部為高電平B.輸入全部為低電平C.輸入的所有電平均為高電平D.輸入的所有電平均為低電平2.當(dāng)S輸入高電平、R輸入低電平時(shí),JK觸發(fā)器的狀態(tài)變?yōu)開________。A.SetB.ResetC.置“1”D.置“0”3.一種常見的存儲(chǔ)器芯片是_____________。A.CD4017B.CD4081C.CD4013D.CD40694.對(duì)同步計(jì)數(shù)器TFF中，SD和CLR不同時(shí)置為低電平，其輸出為_________。A.動(dòng)態(tài)隨機(jī)B.保持不變C.從0000計(jì)數(shù)D.從1111倒數(shù)計(jì)數(shù)5.下列哪個(gè)電路圖符號(hào)不是用來表示邏輯輸出電平反相的邏輯運(yùn)算器？A.與非門B.或非門C.異或門D.非門6.對(duì)于任意的數(shù)字邏輯電路，其既可以使用“真值表”來描述功能，還可以使用_____________來描述其內(nèi)部的邏輯關(guān)系。A.卡諾圖B.波形圖C.時(shí)序圖D.狀態(tài)圖7.在使用逐次逼近數(shù)字轉(zhuǎn)換器ADC時(shí)，若在比較電壓之后，參考電壓從1V變?yōu)?V，采樣電壓不變，則輸出數(shù)字量_____________。A.增大B.減小C.不變D.不確定8.以下關(guān)于計(jì)數(shù)器的敘述中，錯(cuò)誤的一項(xiàng)是______。A.計(jì)數(shù)器可由觸發(fā)器和邏輯電路構(gòu)成B.計(jì)數(shù)器可分為同步和異步兩種C.多級(jí)計(jì)數(shù)器的輸出頻率等于第一級(jí)各個(gè)時(shí)鐘脈沖的頻率之積D.計(jì)數(shù)器輸入端應(yīng)盡可能短路，便于吸收驗(yàn)證電路的雜散干擾。9.以下哪條語句可實(shí)現(xiàn)偶校驗(yàn)？A.V．x=xor(V．x,xin)B.V．x=xor(V．x,avg)C.V．x=xor(V．x,0)D.V．X=xor(V．x,1)10.在4比特下降沿觸發(fā)異步二進(jìn)制計(jì)數(shù)器輸出為0001，待時(shí)鐘信號(hào)有4次下降沿信號(hào)輸入，則計(jì)數(shù)器輸出為__________。A.0101、B.1111C.0000D.1000數(shù)字邏輯的基本思想是什么？A.利用電子是開關(guān)管事實(shí)從而實(shí)現(xiàn)邏輯運(yùn)算B。利用光能是開關(guān)管事實(shí)從而實(shí)現(xiàn)邏輯運(yùn)算C.利用電場(chǎng)是開關(guān)管事實(shí)從而實(shí)現(xiàn)邏輯運(yùn)算D.利用磁能是開關(guān)管事實(shí)從而實(shí)現(xiàn)邏輯運(yùn)算TTL邏輯電路的輸出以__________方式進(jìn)行連接。A.串連接B.并連接C.多級(jí)反饋D.經(jīng)過緩沖13.計(jì)數(shù)器是一種特殊的____________。A.多路復(fù)用器B.加法器C.減法器D.觸發(fā)器14.二進(jìn)制加法器由兩個(gè)輸入位、一個(gè)進(jìn)位位和____________個(gè)輸出位構(gòu)成。A.1B.2C.3D.415.使用光子器件能夠加速數(shù)字電路的處理速度，并且能夠做到低功耗和低噪聲。A.正確B.錯(cuò)誤二、簡(jiǎn)答題（每題5分，共20分）1.什么是數(shù)字電路？答：數(shù)字電路是一種能夠處理數(shù)字信號(hào)的電路,通過表示和處理僅能取有限個(gè)離散數(shù)值的信號(hào)（通常取兩種值）,在數(shù)字電路中，信號(hào)只能取有限個(gè)離散數(shù)值，而不能連續(xù)取值。什么是卡諾圖？答：卡諾圖是一種用于化簡(jiǎn)布爾代數(shù)式的圖解方法?？ㄖZ圖通常繪制為一個(gè)方格圖，它是用來表示布爾表達(dá)式的各項(xiàng)的不同組合方式，然后布爾表達(dá)式可以被很容易地讀出來。3.什么是同步時(shí)序電路？答：同步時(shí)序電路是指時(shí)序電路中，所有的觸發(fā)器在同一個(gè)時(shí)鐘信號(hào)下工作，它是由多個(gè)觸發(fā)器和幾個(gè)門電路等組成的系統(tǒng)，所有的觸發(fā)器都在同一個(gè)時(shí)鐘信號(hào)下工作，也就意味著所有的狀態(tài)改變?cè)谕粋€(gè)瞬間發(fā)生，因此同步時(shí)序電路具有精度高、工作穩(wěn)定以及速度快等優(yōu)點(diǎn)。4.什么是比較器？答：比較器是一種用來比較兩個(gè)信號(hào)大小關(guān)系的電路。它是用來比較兩個(gè)電壓信號(hào)的大小，并將比較的結(jié)果輸出為二進(jìn)制數(shù)據(jù)。通常，比較器被用于模擬-數(shù)字轉(zhuǎn)換器（ADC）電路中，作為比較輸入信號(hào)與參考電壓的電路。在ADC電路中，比較器的輸出被輸入到計(jì)數(shù)器中，作為計(jì)數(shù)器裝置值增加的信號(hào)。三、計(jì)算題（每題10分，共20分）1.在圖1的電路中，A、B、C、D均表示低電平，則以下T觸發(fā)器Q的狀態(tài)為（）：43

S|

|Q

|

T|

R|_________|

21

A|

|

|

T|

B|_________|

C|

|

|

T|

D|_________|答：由于所有T觸發(fā)器的“T”輸入都接了同一個(gè)輸入端,因此所求的輸出(Q)等于所有輸入端的異或和。S=1,R=0,T=1∴Q=[A⊕B⊕C⊕D]（異或）2.圖2所示電路參考電壓Vref=5V，輸入電壓Vin為正弦波，幅度1V，起點(diǎn)電位為0.若ADC輸出數(shù)據(jù)格式為三位二進(jìn)制型，試根據(jù)逐次逼近法轉(zhuǎn)換出Vout的輸出電壓值。

VrefVout

|

|

|

|

____|__

|_________

|

|

|

|

|

|

|

|_______|___|

0|--++--|——熱電偶Vin

|

|

|

|

++模擬比較器輸出數(shù)碼量由DAC產(chǎn)生。

S2

S1

S0

|

|

|

+++時(shí)鐘

答：參考電壓Vref=5V，ADC輸出數(shù)據(jù)格式為三位二進(jìn)制型，則ADC的量化電平為量化電平=$\frac{V_{ref}/2^3}{1V}=156.25mV$輸入電壓取正弦波，振幅為1V，于是必定在某時(shí)刻能滿足某一量化電平。由輸入信號(hào)的頻率和量化電平Vq的值，可推算完成轉(zhuǎn)換所需的最小轉(zhuǎn)換時(shí)間(周期)t,即$T=\\frac{2\\pi}{\\sqrt{2}\\omega}$t=$\\frac{\\pi}{2\\sqrt{2}\\omega}$$\\approx53.1us$(t要使得取樣間隔時(shí)間最小，不必等于T或1/2f，而是必須為量化電平Vq與輸入信號(hào)Vsig穿越時(shí)間的約兩倍)第一次時(shí)鐘觸發(fā)，DAC的輸出為000(0.000V)判斷熱電偶輸入信號(hào)的電壓值與量化電平的大小關(guān)系：若Vsig>Vq，則比較器輸出1，也就是S2、S1、S0中最高位為1，并更新DAC的輸出電壓為Vq；2.否則，比較器輸出0，也就是S2、S1、S0中最高位為0，略過該位，將次高位改為1來下一輪比較。根據(jù)比較結(jié)果和形成的比較結(jié)果碼可以推算出ADC的數(shù)值，也就是所求的最終結(jié)果。從最高位開始,若第1位比較結(jié)果碼為0,就說明量化電平大于Vin,就不改變輸出。若結(jié)果碼為1,Vout加上本次的量化電平值為156.25mV。按照上述方法逐位推算，最終ADC輸出的結(jié)果為011，即對(duì)應(yīng)模擬輸入電壓范圍0Vq的1.5倍2倍。四、編程題（每題15分，共15分）使用Verilog語言和槽式邏輯軟件、Proteus軟件或Vivado軟件進(jìn)行編程，完成一個(gè)數(shù)字電路設(shè)計(jì)和仿真。題目：使用基本邏輯元件設(shè)計(jì)一個(gè)數(shù)字電路，該數(shù)字電路計(jì)數(shù)范圍為0到9，采用BCD碼計(jì)數(shù)方式；采用三個(gè)開關(guān)輸入START、STOP、CLEAR，分別用于開始計(jì)數(shù)、停止計(jì)數(shù)、清零計(jì)數(shù)器；每次按START輸入位，數(shù)字計(jì)數(shù)器加1，當(dāng)計(jì)數(shù)器的計(jì)數(shù)值達(dá)到9時(shí)，由于是BCD碼，計(jì)數(shù)器應(yīng)當(dāng)重新從0開始計(jì)數(shù)。代碼如下：modulecounter(inputclk,inputreset,inputstart,inputstop,outputreg[3:0]count);

//數(shù)字計(jì)數(shù)器模塊

//輸入CLK作為計(jì)數(shù)器計(jì)數(shù)時(shí)鐘

//輸入RESET作為計(jì)數(shù)器復(fù)位信號(hào)

//輸入START開始計(jì)數(shù)輸入

//輸入STOP停止計(jì)數(shù)輸入

//輸出為計(jì)數(shù)器最新的計(jì)數(shù)值

parameterMAX_COUNT=9;

//最大計(jì)數(shù)值

reg[3:0]cnt;

//計(jì)數(shù)記錄

always@(posedgeclkornegedgereset)begin

if(!reset)cnt<=4'b0000;

elsebegin

if(start)begin

if(cnt==MAX_COUNT)cnt<=4'b0000;

elsecnt<=cnt+1;

end

elseif(stop)begin