基本輸入輸出接口技術(shù)

基本輸入輸出接口技術(shù)第1頁，課件共60頁，創(chuàng)作于2023年2月本章主要目標(biāo)重點(diǎn)掌握輸入輸出接口的實(shí)現(xiàn)、與總線的連接及其讀寫技術(shù)。第2頁，課件共60頁，創(chuàng)作于2023年2月6.1概述6.1.1輸入/輸出與輸入/輸出接口6.1.2I/O接口的功能6.13微處理器與I/O設(shè)備間的接口信息6.1.4I/O端口的編址方法6.1.5I/O組織第3頁，課件共60頁，創(chuàng)作于2023年2月6.1.1輸入/輸出與輸入/輸出接口輸入/輸出：微處理器與外部設(shè)備之間的信息交換。輸入/輸出接口：完成輸入/輸出任務(wù)的接口。包括:硬件接口電路和軟件接口程序。6.1.1輸入/輸出與輸入/輸出接口結(jié)束第4頁，課件共60頁，創(chuàng)作于2023年2月6.1.2I/O接口的功能1.地址譯碼2.提供聯(lián)絡(luò)信號(hào)3.信號(hào)特性匹配（如電平轉(zhuǎn)換）4.信息格式的轉(zhuǎn)換（如正負(fù)邏輯的轉(zhuǎn)換，串并格式，模數(shù)轉(zhuǎn)換）5.數(shù)據(jù)緩沖與鎖存6.對(duì)外設(shè)進(jìn)行中斷管理7.提供時(shí)序控制6.1.2I/O接口的功能結(jié)束第5頁，課件共60頁，創(chuàng)作于2023年2月6.1.3微處理器與I/O設(shè)備間的接口信息三種：數(shù)據(jù)信息、狀態(tài)信息、控制信息這些信息均通過數(shù)據(jù)總線傳輸。6.1.3微處理器與I/O設(shè)備間的接口信息結(jié)束第6頁，課件共60頁，創(chuàng)作于2023年2月6.1.4I/O端口的編址方法1.存儲(chǔ)器映射編址含義：I/O端口的地址與存儲(chǔ)器的地址統(tǒng)一混合編址。用訪問存儲(chǔ)器的指令，即可對(duì)整個(gè)地址空間（存儲(chǔ)器和I/O）進(jìn)行訪問，而無需專用I/O指令。優(yōu)點(diǎn)：訪問I/O指令多，使用方便。內(nèi)存與外設(shè)地址分布相同。無需專用的I/O指令。第7頁，課件共60頁，創(chuàng)作于2023年2月6.1.4I/O端口的編址方法2.I/O映射編址含義：I/O端口與存儲(chǔ)器分開獨(dú)立編址，即I/O端口和存儲(chǔ)器都有自己的一套地址空間，而且互不相干。優(yōu)點(diǎn)：I/O設(shè)備不占用內(nèi)存單元，節(jié)約了內(nèi)存空間。指令執(zhí)行速度快。80X86-PentiumX微機(jī)采用I/O映射的編址方法。I/O端口的地址64K個(gè)8位口地址（0000H-FFFFH）。6.1.4I/O端口的編址方法結(jié)束第8頁，課件共60頁，創(chuàng)作于2023年2月6.1.5I/O組織1.I/O組織形式基于8088的8位I/O組織基于8086和8028616位I/O組織基于80386和8048632位I/O組織基于Pentium~Pentium4的64位I/O組織第9頁，課件共60頁，創(chuàng)作于2023年2月8位I/O組織-基于8088第10頁，課件共60頁，創(chuàng)作于2023年2月16位I/O組織-基于8086-80286第11頁，課件共60頁，創(chuàng)作于2023年2月32位I/O組織-基于80386-80486第12頁，課件共60頁，創(chuàng)作于2023年2月64位I/O組織-基于Pentium-Pentium4第13頁，課件共60頁，創(chuàng)作于2023年2月6.1.5I/O組織2.I/O端口的地址分配I/O地址范圍0000H-FFFFH.共64K個(gè)8位端口從8086-Pentium4I/O地址采用A15-A0共16條地址線，且與存儲(chǔ)器分開編址。系統(tǒng)板保留的1K個(gè)I/O端口

000H-03FFH，共1K個(gè)8位端口（詳見書P.219表6.1）第14頁，課件共60頁，創(chuàng)作于2023年2月系統(tǒng)板保留的1K地址6.1.5I/O組織6.1概述結(jié)束第15頁，課件共60頁，創(chuàng)作于2023年2月6.2輸入輸出控制方式6.2.1直接程序控制方式6.2.2中斷控制方式6.2.3DMA控制方式第16頁，課件共60頁，創(chuàng)作于2023年2月6.2.1直接程序控制方式含義：直接在程序控制下進(jìn)行微處理器與外設(shè)之間的數(shù)據(jù)傳送。分類：無條件傳送方式和條件傳送方式兩種。1.無條件傳送方式：含義：不查詢外設(shè)狀態(tài)而直接進(jìn)行輸入輸出的一種方式。特點(diǎn)：簡單、經(jīng)濟(jì)，但可靠性差。第17頁，課件共60頁，創(chuàng)作于2023年2月1.無條件傳送方式：

例：一個(gè)采用無條件傳送方式的數(shù)據(jù)采集系統(tǒng)。這是一個(gè)16位精度的數(shù)據(jù)采集系統(tǒng)。被采集的數(shù)據(jù)是8個(gè)模擬量，由繼電器繞組P0、P1、…P7分別控制觸點(diǎn)K0、K1…K7逐個(gè)接通。每次采樣用一個(gè)4位（十進(jìn)制數(shù)）數(shù)字電壓表測量，把被采樣的模擬量轉(zhuǎn)換成16位BCD代碼，高8位和低8位通過兩個(gè)不同的端口（其地址分別為10H和11H）輸入。

CPU通過端口20H輸出控制信號(hào)，以控制某個(gè)繼電器的吸合，實(shí)現(xiàn)采集不同通道的模擬量。第18頁，課件共60頁，創(chuàng)作于2023年2月1.無條件傳送方式：8個(gè)模擬量16位精度的數(shù)據(jù)采集系統(tǒng)繼電器繞組觸點(diǎn)控制端口數(shù)據(jù)端口第19頁，課件共60頁，創(chuàng)作于2023年2月1.無條件傳送方式：采集過程要求：（1）先斷開所有的繼電器線圈及觸頭，不采集數(shù)據(jù)。（2）延遲一段時(shí)間后，使K0閉合，采集第1個(gè)通道的模擬量，并保持一段時(shí)間，以使數(shù)字電壓表能將模擬電壓轉(zhuǎn)換為16位BCD碼。（3）分別將高8位與低8位BCD碼存入內(nèi)存，完成第1個(gè)模擬量的輸入與轉(zhuǎn)存。（4）利用移位與循環(huán)實(shí)現(xiàn)8個(gè)模擬量的依次采集、輸入與轉(zhuǎn)存。第20頁，課件共60頁，創(chuàng)作于2023年2月1.無條件傳送方式：數(shù)據(jù)采集程序：START： MOVDX，0100H ；01H→DH,置吸合第1個(gè)繼電器代碼 ；00H→DL,置斷開所有繼電器代碼

LEABX，DSTOR ；置輸入數(shù)據(jù)緩沖器的地址指針

XORAL，AL ；清AL及進(jìn)位位CF第21頁，課件共60頁，創(chuàng)作于2023年2月1.無條件傳送方式：AGAIN：MOVAL，DL OUT20H，AL ；斷開所有繼電器線圈

CALLNEARDELAY1 ；模擬繼電器觸點(diǎn)的釋放時(shí)間

MOVAL，DH OUT20H，AL ；先使P0吸合

CALLNEARDELAY2 ；模擬觸點(diǎn)閉合及數(shù)字電壓表的轉(zhuǎn)換時(shí)間

INAX，10H ；輸入

MOV［BX］，AX ；存入內(nèi)存

INCBX INCBX RCLDH,1 ；DH左移（大循環(huán)）1位，為下一個(gè)觸點(diǎn)吸合作準(zhǔn)備 JNCAGAIN ；8位都輸入完了嗎？沒有，則循環(huán)DONE： ↙ ；輸入已完，則執(zhí)行別的程序段第22頁，課件共60頁，創(chuàng)作于2023年2月6.2.1直接程序控制方式輸入輸出2.條件傳送方式：含義：首先查詢外設(shè)狀態(tài)，滿足條件時(shí)才進(jìn)行數(shù)據(jù)的傳送，因此也叫查詢傳送方式。特點(diǎn)：簡單、可靠性高，但CPU效率低。第23頁，課件共60頁，創(chuàng)作于2023年2月2.條件傳送方式首先讀入狀態(tài)信息然后讀入數(shù)據(jù)同時(shí)設(shè)置狀態(tài)/數(shù)據(jù)第24頁，課件共60頁，創(chuàng)作于2023年2月2.條件傳送方式由于對(duì)應(yīng)一個(gè)數(shù)據(jù)端口的狀態(tài)信息通常只有是1位。所以，不同 的數(shù)據(jù)端口可以使用同一個(gè)端口中不同的位作為其狀態(tài)信息。查詢式輸入部分的程序：POLL： INAL，STATUS_PORT ；讀狀態(tài)端口的信息

TESTAL，80H ；設(shè)“準(zhǔn)備就緒”（READY）信息在D7位

JZPOLL ；未“準(zhǔn)備就緒”，則循環(huán)再查

INAL，DATA_PORT ；已“準(zhǔn)備就緒”(READY=1)，則讀入數(shù)據(jù)第25頁，課件共60頁，創(chuàng)作于2023年2月2.條件傳送方式首先讀入狀態(tài)信息然后寫入數(shù)據(jù)和設(shè)置狀態(tài)同時(shí)讀取數(shù)據(jù)和設(shè)置狀態(tài)第26頁，課件共60頁，創(chuàng)作于2023年2月2.條件傳送方式查詢式輸出部分的程序：POLL： INAL，STATUS_PORT ；查狀態(tài)端口中的狀態(tài)信息D7 TESTAL，80H JNZPOLL ；D7＝1即忙線＝1，則循環(huán)再查

MOVAL，STORE ；否則，外設(shè)空閑，則由內(nèi)存讀取數(shù)據(jù)

OUTDATA_PORT，AL ；輸出到DATA地址端口單元其中，STATUS和DATA分別為狀態(tài)端口和數(shù)據(jù)端口的符號(hào)地址；STORE為待輸出數(shù)據(jù)的內(nèi)存單元的符號(hào)地址。第27頁，課件共60頁，創(chuàng)作于2023年2月2.條件傳送方式例：一個(gè)采用查詢方式的數(shù)據(jù)采集系統(tǒng)

8個(gè)輸入模擬量，經(jīng)過多路開關(guān)控制，每次輸入一個(gè)模擬量至A／D轉(zhuǎn)換器。

A／D轉(zhuǎn)換器由端口4輸出的D4位控制啟動(dòng)與停止。

A／D轉(zhuǎn)換器的READY信號(hào)由端口2的D0輸至CPU數(shù)據(jù)總線。

A／D轉(zhuǎn)換后的數(shù)據(jù)由端口3輸入至數(shù)據(jù)總線。多路開關(guān)由端口4的D2-D03位二進(jìn)制碼控制（000-111分別對(duì)應(yīng)于UA0-UA7）。第28頁，課件共60頁，創(chuàng)作于2023年2月2.條件傳送方式控制端口狀態(tài)端口數(shù)據(jù)端口控制A／D的啟動(dòng)與停止控制碼第29頁，課件共60頁，創(chuàng)作于2023年2月2.條件傳送方式采集過程要求：（1）初始化；（2）先停止A／D轉(zhuǎn)換；（3）啟動(dòng)A／D轉(zhuǎn)換，查輸入狀態(tài)信息READY；（4）當(dāng)輸入數(shù)據(jù)已轉(zhuǎn)換完（READY＝1，即準(zhǔn)備就緒），則經(jīng)由端口3輸入至CPU的累加器AL中，并轉(zhuǎn)送內(nèi)存；（5）設(shè)置下一個(gè)內(nèi)存單元與下一個(gè)輸入通道，循環(huán)8次。第30頁，課件共60頁，創(chuàng)作于2023年2月2.條件傳送方式數(shù)據(jù)采集過程的程序：START： MOVDL，0F8H ；設(shè)置啟動(dòng)A/D轉(zhuǎn)換的信號(hào)， 且低3位選通多路開關(guān)通道

MOVAX，SEGDSTOR ；設(shè)置輸入數(shù)據(jù)的內(nèi)存單元地址指針

MOVES，AX LEADI，DSTOR第31頁，課件共60頁，創(chuàng)作于2023年2月2.條件傳送方式AGAIN： MOVAL，DL ANDAL，0EFH ；使D4＝0 OUT04，AL ；停止A/D轉(zhuǎn)換

CALLDELAY ；等待停止A/D轉(zhuǎn)換操作的完成

MOVAL，DL OUT04，AL ；選輸入通道并啟動(dòng)A/D轉(zhuǎn)換POLL： INAL，02 ；輸入狀態(tài)信息

SHRAL，1 ；查AL的D0 JNCPOLL ；判READY＝1？若D0＝0，未準(zhǔn)備好循環(huán)再查

INAL，03 ；若已準(zhǔn)備就緒，則經(jīng)端口3將采樣數(shù)據(jù)輸入至AL STOSB ；輸入數(shù)據(jù)轉(zhuǎn)送內(nèi)存單元

INCDL ；輸入模擬量通道增1 JNZAGAIN ；8個(gè)模擬量未輸入完則循環(huán) ↙ ；輸入完畢，則執(zhí)行別的程序6.2.1直接程序控制方式結(jié)束第32頁，課件共60頁，創(chuàng)作于2023年2月6.2.2中斷控制方式含義：在滿足傳輸條件時(shí)，外設(shè)向CPU發(fā)請(qǐng)求傳輸?shù)闹袛嘈盘?hào)，CPU接收請(qǐng)求后進(jìn)入服務(wù)程序，在中斷服務(wù)程序中進(jìn)行輸入輸出操作。特點(diǎn)：無需查詢等待，CPU利用率大大提高。不足：中斷控制方式仍需要一系列本與輸入輸出無關(guān)的操作（如壓棧保護(hù)等），因此對(duì)于高速I/O設(shè)備效率仍不算快。6.2.2中斷控制方式結(jié)束第33頁，課件共60頁，創(chuàng)作于2023年2月6.2.3DMA控制方式含義：直接由DMA控制器硬件控制數(shù)據(jù)傳輸，傳輸過程無需CPU干預(yù)。特點(diǎn)：速度快（因?yàn)橛蠨MA硬件直接控制），效率高。第34頁，課件共60頁，創(chuàng)作于2023年2月外設(shè)/內(nèi)存DMA方式與其它方式比較CPUDMA控制器內(nèi)存/外設(shè)外設(shè)/內(nèi)存MOV[XX]，ALOUTDX，ALINAL，DXMOV

AL，[XX]無需CPU指令內(nèi)存/外設(shè)第35頁，課件共60頁，創(chuàng)作于2023年2月DMA方式輸出單個(gè)數(shù)據(jù)示例6.2.3DMA控制方式6.2輸入輸出控制方式結(jié)束第36頁，課件共60頁，創(chuàng)作于2023年2月6.3I/O接口的基本結(jié)構(gòu)及特點(diǎn)接口的基本結(jié)構(gòu)第37頁，課件共60頁，創(chuàng)作于2023年2月6.3I/O接口的基本結(jié)構(gòu)及特點(diǎn)接口的特點(diǎn)通用性可編程性6.3I/O接口的基本結(jié)構(gòu)及特點(diǎn)結(jié)束第38頁，課件共60頁，創(chuàng)作于2023年2月6.4I/O接口的讀寫技術(shù)6.4.1簡單輸入輸出接口6.4.2端口的讀寫控制第39頁，課件共60頁，創(chuàng)作于2023年2月6.4.1簡單輸入輸出接口74LS24074LS24474LS245、8位單向負(fù)邏輯8位單向正邏輯8位雙向正邏輯輸入采用緩沖器,輸出采用鎖存器。1.常用緩沖器：第40頁，課件共60頁，創(chuàng)作于2023年2月6.4.1簡單輸入輸出接口第41頁，課件共60頁，創(chuàng)作于2023年2月6.4.1簡單輸入輸出接口244為三態(tài)輸出的八組緩沖器和總線驅(qū)動(dòng)器第42頁，課件共60頁，創(chuàng)作于2023年2月6.4.1簡單輸入輸出接口第43頁，課件共60頁，創(chuàng)作于2023年2月6.4.1簡單輸入輸出接口2.常用鎖存器273為帶公共時(shí)鐘復(fù)位八D觸發(fā)器第44頁，課件共60頁，創(chuàng)作于2023年2月6.4.1簡單輸入輸出接口第45頁，課件共60頁，創(chuàng)作于2023年2月6.4.1簡單輸入輸出接口第46頁，課件共60頁，創(chuàng)作于2023年2月6.4I/O接口的讀寫技術(shù)第47頁，課件共60頁，創(chuàng)作于2023年2月6.4I/O接口的讀寫技術(shù)6.4.1簡單輸入輸出接口結(jié)束第48頁，課件共60頁，創(chuàng)作于2023年2月I/O指令的含義

INAL，DX；地址DX有效（相應(yīng)片選信號(hào)有效），RD=0（IOR=0），AEN=0。OUTDX，AL；地址DX有效（相應(yīng)片選信號(hào)有效）,WR=0（IOW=0），AEN=0。I/O接口一般原則：輸入緩沖，輸出鎖存端口讀寫控制的關(guān)鍵：除了由譯碼器產(chǎn)生片選信號(hào)外，還必須將讀/寫控制信號(hào)參加芯片的選通或控制。6.4.2端口的讀寫控制第49頁，課件共60頁，創(chuàng)作于2023年2月1.簡單I/O接口的讀控制讀操作程序:MOVDX,377HINAL,DX第50頁，課件共60頁，創(chuàng)作于2023年2月2.簡單I/O接口的寫控制寫操作程序:MOVDX,0DFFFHOUTDX,AL第51頁，課件共60頁，創(chuàng)作于2023年2月