畢業(yè)答辯課件-基于FPGA的日歷時鐘的設(shè)計

常熟理工學(xué)院07級畢業(yè)答辯PPT姓名：季紅娟基于FPGA的日歷時鐘的設(shè)計

指導(dǎo)老師：潘啟勇封面

學(xué)

號：160407230常熟理工學(xué)院07級畢業(yè)答辯PPT姓名：季紅娟1主要演講內(nèi)容常熟理工物理與電子工程學(xué)院電子信息工程季紅娟畢業(yè)設(shè)計PPT課題主要研究內(nèi)容PicoBlaze的介紹系統(tǒng)驗證的結(jié)果總結(jié)系統(tǒng)方案的設(shè)計主要演講內(nèi)容常熟理工物理與電子工程學(xué)院電子信息工程季紅娟畢2課題主要研究內(nèi)容

常熟理工物理與電子工程學(xué)院電子信息工程季紅娟畢業(yè)設(shè)計PPT

本課題的主要研究內(nèi)容是以FPGA為核心的日歷時鐘設(shè)計。其中包括：

（1）日歷時鐘的分頻模塊，PicoBlaze處理器的應(yīng)用，顯示及顯示控制模塊塊設(shè)計以及各個模塊之與處理器間的之間的聯(lián)系。

（2）掌握FPGA系統(tǒng)電路設(shè)計方法，學(xué)會操作ISE軟件來完成FPGA的日歷時鐘的設(shè)計和開發(fā)。

（3）LCD顯示屏的驅(qū)動程序以及接口電路。課題主要研究內(nèi)容常熟理工物理與電子工程學(xué)院電子信息工程季紅3PicoBlaze的

介紹常熟理工物理與電子工程學(xué)院電子信息工程季紅娟畢業(yè)設(shè)計PPT

PicoBlaze原名KCPSM3，是一個針對Virtex和Spartan3(E)系列FPGA及CoolRunner-II系列CPLD器件設(shè)計的8位微控制器嵌入式專用知識產(chǎn)權(quán)核(IPCore)，它解決了常量編碼可編程狀態(tài)機(KCPSM)的問題，這一模塊只占用Spartan3E的96個小區(qū)(Slice)，占器件XC3S500E不到1％的資源。在這一模塊中還包括一個用于存儲指令的ROM(由XC3S500E的BlockRAM組成)，最多可存儲1024條指令。PicoBlaze只用了如此少的資源，但其速度卻可達到100MIPS(200MHz)以上。它的性能超過了傳統(tǒng)獨立元器件組成的微處理器，而且成本低，使得PicoBlaze在數(shù)據(jù)處理和控制算法領(lǐng)域有著廣泛的應(yīng)用前景。由于可編程部分也可以嵌入，PicoBlaze可與子程序和外圍電路結(jié)合起來完成特殊的設(shè)計。PicoBlaze的介紹常熟理工物理與電子工程學(xué)院電子信息4常熟理工物理與電子信息工程學(xué)院電子信息工程季紅娟畢業(yè)設(shè)計PPT

PicoBlaze的基本框架圖常熟理工物理與電子信息工程學(xué)院電子信息工程季紅娟畢業(yè)設(shè)計PP5常熟理工物理與電子工程學(xué)院電子信息工程季紅娟畢業(yè)設(shè)計PPT

系統(tǒng)整體框架圖常熟理工物理與電子工程學(xué)院電子信息工程季紅娟畢業(yè)設(shè)計PPT6日歷時鐘開發(fā)的流程常熟理工物理與電子信息工程學(xué)院電子信息工程季紅娟畢業(yè)設(shè)計PPT1．編寫代碼。在文本編輯器中用KCPSM3格式的匯編語言編寫用于實現(xiàn)時鐘的代碼，并保存為control.psm文件(后綴名為psm)。2．匯編。建立工作目錄(如D:\assembler)，并將匯編器KCPSM3.exe、ROM_form.v、ROM_form.coe、ROM_form.vhd及KCPSM3格式的匯編程序代碼control.psm拷貝到該目錄下。在命令行窗口中進入到工作目錄并運行如下的命令：KCPSM3control.psm。匯編成功后會生成control.v、control.vhd等文件。日歷時鐘開發(fā)的流程常熟理工物理與電子信息工程學(xué)院電子信息工程7常熟理工物理與電子信息工程學(xué)院電子信息工程季紅娟畢業(yè)設(shè)計PPT3．編寫頂層模塊。在Xilinx的ISE集成開發(fā)環(huán)境中創(chuàng)建工程，并建立頂層應(yīng)用模塊picoblaze_real_time_clock.vhd。將PicoBlaze的源代碼KCPSM.vhd及匯編生成的ROM程序control.vhd加入到當(dāng)前工程，并在頂層模塊中實例化KCPSM.vhd及control.vhd。最后在頂層模塊中加入少量的粘合邏輯代碼即可完成設(shè)計。4．下載調(diào)試日歷時鐘開發(fā)的流程常熟理工物理與電子信息工程學(xué)院電子信息工程季紅娟畢業(yè)設(shè)計PP8日歷時鐘的開發(fā)流程時鐘模塊的實體可定義為：entitypicoblaze_real_time_clockisport(led:outstd_logic_vector(7downto0);strataflash_oe:outstd_logic;

strataflash_ce:outstd_logic;strataflash_we:outstd_logic;switch:instd_logic_vector(3downto0);tn_north:instd_logic;tn_east:instd_logic;tn_south:instd_logic;tn_west:instd_logic;lcd_d:inoutstd_logic_vector(7downto4);lcd_rs:outstd_logic;lcd_rw:outstd_logic;lcd_e:outstd_logic;rotary_a:instd_logic;rotary_b:instd_logic;rotary_press:instd_logic;clk:instd_logic); endpicoblaze_real_time_clock;日歷時鐘的開發(fā)流程時鐘模塊的實體可定義為：9系統(tǒng)驗證的結(jié)果常熟理工物理與電子信息工程學(xué)院電子信息工程季紅娟畢業(yè)設(shè)計PPT驗證的結(jié)果：在LCD模塊上證的顯示時間、日期和星期的時鐘?？梢酝ㄟ^按壓和旋轉(zhuǎn)入門套件板上的旋轉(zhuǎn)編碼器來設(shè)置時間和日期。系統(tǒng)驗證的結(jié)果常熟理工物理與電子信息工程學(xué)院電子信息工程季紅10總結(jié)

該課題涉及到FPGA設(shè)計流程和PicoBlaze內(nèi)核應(yīng)用兩個方面的內(nèi)容，本人主要負責(zé)硬件FPGA內(nèi)部的接口控制邏輯設(shè)計和頂層文件的設(shè)計以及要掌握PicoBlaze內(nèi)核的應(yīng)用。利用VHDL語言完成了FPGA頂層文件的設(shè)計，提出并實現(xiàn)了基于Pi