8位十六進制頻率計設計報告(附程序)

20XX-20XX學年x學期XXXX大學電工電子實驗教學中心（附程序）創(chuàng)新性實驗研究報告實驗項目名稱_8位16進制頻率計的設計—組長姓名LIUXX學號XXXXXXXXX聯(lián)系電話1XXXXXXXXXX成員姓名XXX學號XXXXXXXXXX成員姓名XXXX學號XXXXXXXXXX專業(yè)電子信息工程班級XXX級1,2班指導教師及職稱XXX

20XX年X月X日XXXX大學電工電子實驗教學中心XXXX大學電工電子實驗教學中心創(chuàng)新性實驗研究報告―、實驗摘要8位十六進制頻率計主要為了實現(xiàn)頻率的檢測并用16進制的方式表示，本次實驗的中心思想就是產(chǎn)生頻率表示。在我們的生活中有著廣泛的應用，所以本次的設計就是建立在這個基礎之上的一次詳細的研究與介紹。8位十六進制頻率計利用FTCTRL的計數(shù)信號產(chǎn)生脈寬周期并計數(shù)，根據(jù)頻率的定義和頻率測量基本原理設計。二、實驗目的~~設計8位十六進制頻率計，學習復雜的數(shù)字系統(tǒng)設計方法。使用FTCTRL的計數(shù)能信號CNT_EN能產(chǎn)生一個1S脈寬的期信號，并對頻率計中的32位二進制計數(shù)器COUNTER32B的ENABL使能端進行同步控制。當CNT_EN高電平時允許計數(shù)；低電平停止計數(shù)，并保持其所計的脈沖數(shù)。在停止數(shù)期間，首先需要一個鎖存信號LOAD的上沿將計數(shù)器在前一秒鐘的計數(shù)值鎖存進鎖器REG32B中，并由外部十六進制7段譯碼器譯出，顯示計數(shù)值。設置鎖存器的好處是數(shù)據(jù)示穩(wěn)定，不會由于周期性的清零信而不斷閃爍。鎖存信號后，必須有清零信號RST_CNT對計數(shù)器進行清零，為下一秒的計數(shù)操作準備。三、實驗場地及儀器、設備和材料：場地：XXXXXX學院樓XXXEDA實驗室設備及儀器：QuartusII軟件，PC機一臺，EDA實驗開發(fā)系統(tǒng)。四、實驗內容1、實驗原理系統(tǒng)正常工作時，脈沖信號發(fā)生器輸1Hz的標準信號，經(jīng)過測頻控制信號生器的處理，2分頻后即可產(chǎn)生一個脈寬1秒的時鐘信號，以此作為計數(shù)閘門信號。測信號時，將被測信號通過信號整形電路，產(chǎn)生頻率的矩形波，輸入計數(shù)器作為時鐘。當計數(shù)門信號高電平有效時，計數(shù)器開始計數(shù)，并將計結果送入鎖存器中。設置鎖存器的好處是顯示的數(shù)據(jù)穩(wěn)定，不會由于周期性的清零信號而不斷閃爍。最后將鎖存的數(shù)值由外部的七段譯碼器譯碼并在數(shù)碼上顯示。2、實驗內容利用教材介紹的2位計數(shù)塊，連接它們的計數(shù)進位，用四個計數(shù)模塊就能完一個8位有時鐘使能的計數(shù)器；對于測頻控制的控制信號，在仿真過程中應該注意它們可能的毛刺現(xiàn)象。最后按照設計程和方法即可完成全部設計。根據(jù)頻率的定義頻率測量的基本原理，測定信號的頻率須有一個脈沖寬度為1秒的輸入信號脈沖計允許的信號；1秒計數(shù)結束后，計數(shù)值鎖入鎖器的鎖存信號并為下一測頻計數(shù)周期做準備的計數(shù)清0信號。這3個信號可以由一個測頻控信號發(fā)生器產(chǎn)生，即TESTCTL。TESTCTL的計數(shù)是信號CNT_EN能產(chǎn)生一個1秒脈寬的周期信號，并對頻率計每一計數(shù)器CNT10的ENA能端進行同步控制。當CNT_EN高電平時允許計數(shù)；低電平停止計數(shù)，并保持其所計的脈沖數(shù)。在停止計數(shù)期間，首先需要個鎖存信號LOAD的上跳沿將計數(shù)器在前1秒鐘的數(shù)值鎖存進個鎖存器REG4B中，并由外部的7段譯碼器譯出，顯計數(shù)值。設置鎖存器的好處是數(shù)據(jù)顯示穩(wěn)定，不會由于周性的清0信號而不斷閃爍。鎖存信號后,必須有一清0信號RST_CNT對計數(shù)進行清零，為下1秒的數(shù)操作作準備。數(shù)字頻率計的關鍵組成部分包括一測頻控制信號發(fā)生器、一個計數(shù)器和一個鎖存器，另外包外電路的信號整形電路、脈沖發(fā)生器、譯碼驅動電路和顯示電路，其原理框圖如圖1所。圖1圖1數(shù)字頻率計原理框圖3、實驗步驟3.1設計32位計數(shù)器計數(shù)器以待測信號作為時鐘，在清零信號來時，異步清零。當計數(shù)使能信號CNT_EN高電平時允許計數(shù)，低電平停止計數(shù)，并保持其所計的脈沖數(shù)。圖232圖232位計數(shù)器原理圖3.2測頻控制電路測頻控制信號發(fā)生器產(chǎn)生測量頻率控制時序，是設計頻率計的關鍵。如果時鐘信號取1HZ，2分頻可以得到一個脈寬為1S的時鐘信號，用來作為計閘門信號。當時鐘信號為高電平時允許計數(shù)，高電平變?yōu)榈碗娖綍r，應產(chǎn)生一個鎖存信號，將計數(shù)值保存來。鎖存數(shù)據(jù)后，還要在下次時鐘信號升沿到來之前產(chǎn)生清零信號，將計數(shù)器清零，為下次計數(shù)做準備。ClKKI>Div2CLK~PREClKKI>Div2CLK~PRE■d□Clprocess._1-0ENACLRRST^GNTCNT_ENLoad圖3頻率計控制電路原理圖3.3設計32位鎖存器當鎖存信號的上升沿到來時，將計數(shù)器的計數(shù)鎖存，并由外部的十六進制7段譯碼器譯出，顯示數(shù)值。設置鎖存器的好外是數(shù)據(jù)顯示穩(wěn)定，不會由于周性的清零信號而不斷閃爍。鎖存信號后，必須有一清零號對計數(shù)器進行清零，為下一秒的計數(shù)操作做準備。鎖存器的位數(shù)應跟計數(shù)器完全一樣。D0UT[3仁0卜egODIN[31..0]|LKIDOUT[31..0]LRCDIN[31..0]|LKIDOUT[31..0]LRC圖432位寄存器原理圖3.4進行總體電路設計將設計好的子模塊，在頂設計中調用使用CLK1HZ,DOUT,FSIN。圖58位十六進制頻率計原理圖五、實驗結果與分析對實驗現(xiàn)象、數(shù)據(jù)及觀察結的分析與討論:（1）32位計數(shù)器仿真波形如圖6所示：申NuhTne8a.15.0?5ra<|jpaila.15120nshlar-il'J82lm：￡LJ_OpsEnd.QpjAIFrSD□ixlEDOrn2W0mKUQm1OLQm490Dn5?Ddi610DaiT30DdiBOO0mDdi?DQm■■iiiiiiiiiii■工■:■;.■:虹.CLfi固WmyIF帆1*35?::■29-3O-M-32|一33一聃一35Ifl(2)頻率計控制電路仿波形如圖7所示:1<_INuhIik-Bh曲.61IB12257m1E￡BraClIK15.015u二mm二二二匸丄二工匸一二1二二二二工二rn>1-MUT[4]■?IJT[3J-?UT[21-MUT[I]-?UT[OJUlKE圖7頻率計控制電路仿真波形二m一二二二-0A:.：0BOJTS|[MEJOUT」P呂15葉5殆HmTIBLZILDTJMLKiq(3)32位寄存器仿真形如圖8所示:謀Hi沖TlttBSf15Qi5n$re.DBreIrtei刪:Hinins-jaur[a]-jaur[3]-MUT[4]■?IJT[3]圖832位寄存器仿真波形(4)8位16進制頻率仿真波形如圖9二m一二二二-0A:.：0BOJTS|[MEJOUT」P呂15葉5殆HmTIBLZILDTJMLKiq(3)32位寄存器仿真形如圖8所示:謀Hi沖TlttBSf15Qi5n$re.DBreIrtei刪:Hinins-jaur[a]-jaur[3]-MUT[4]■?IJT[3]圖832位寄存器仿真波形(4)8位16進制頻率仿真波形如圖9所示:1吶320.0w5江0P㈠臥〕蘭卜HisdflTrM-Bii.\5H75n^1.5nsISJJrSns:OMTIBL：L?.[TSA-HUTQL]-MI.IT0]]-Mwrsi?■MUTCH]-UUT[2i]圖98位十六進頻率計仿真波形DSLIXIZFX'W：良JIHI3I]-?UT[21-uur[i]-?UT[OJIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIcmhzFSIffmi也'IlinS7!lK^>：良；?1；^^宦3、關鍵點:1.管腳鏈接一定要正確，如圖10圖10管腳鎖定圖2.將以上3個程的.vhd文件和生成的.bsf文件復制頂層文件工程所在的文件夾，然后再進行模塊生成操作，就能順利進行。3?如果被測頻率降低，則可以通過采用周期測頻法，即在待測信號的一個周期內，記錄標準頻率信號變化的次數(shù)，即上升沿的次數(shù)N。只需要修改頂層文件程序當中的例化即可六、實驗結論~~本次課程設計是用Cyclone芯片接口電路設計一個8位十六進制頻率計，設計主要到了多種芯片，程序也比較長較麻煩，同時也遇到了不少困難，尤其是關于校模塊的設計實現(xiàn)。通過本次設計，我系統(tǒng)了解了實時時鐘的設計流程，尤其是硬、軟件的設計方法，掌握了鍵盤顯示電路基本功能及編程方法，掌握了鍵盤電路和示電路的一般原理，也進一步掌握了32位鎖存器的使用和中斷處理器程序的編程方法。開拓思路，鍛煉了實踐動手能力，提高了工協(xié)作能力分析問題，解決問題的能力，達到了本次課程設計的目的。附件：源程序等。LIBRARYIEEE;--32位計數(shù)器USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCOUNTER32BISPORT(FIN:INSTD_LOGIC;--時鐘信號CLR:INSTD_LOGIC;--清零信號ENABL:INSTD_LOGIC;--計數(shù)使能信號DOUT:OUTSTD_LOGIC_VECTOR(31DOWNTO0));--計數(shù)結果ENDCOUNTER32B;ARCHITECTUREbehavOFCOUNTER32BISSIGNALCQI:STD_LOGIC_VECTOR(31DOWNTO0);BEGINPROCESS(FIN,CLR,ENABL)BEGINIFCLR='1'THENCQI<=(OTHERS=>'0');--清零ELSIFFIN'EVENTANDFIN='1'THENIFENABL='1'THENCQI<=CQI+1;ENDIF;

ENDIF;ENDPROCESS;DOUT<=CQI;ENDbehav;LIBRARYIEEE;--測頻控制電路USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYFTCTRLIS--1Hz--計數(shù)器時鐘使能--1Hz--計數(shù)器時鐘使能--計數(shù)器清零--輸出鎖存信號CNT_EN:OUTSTD_LOGIC;RST_CNT:OUTSTD_LOGIC;Load:OUTSTD_LOGIC);ENDFTCTRL;ARCHITECTUREbehavOFFTCTRLISSIGNALDiv2CLK:STD_LOGIC;BEGINPROCESS(CLKK)BEGINIFCLKK'EVENTANDCLKK=TTHEN--1Hz時鐘2分頻Div2CLK<=NOTDiv2CLK;ENDIF;ENDPROCESS;PROCESS(CLKK,Div2CLK)BEGINIFCLKK='0'ANDDiv2CLK='0'THENRST_CNT<='1';--產(chǎn)生計數(shù)器清零信號ELSERST_CNT<='0';ENDIF;ENDPROCESS;Load<=NOTDiv2CLK;CNT_EN<=Div2CLK;ENDbehav;LIBRARYIEEE;--32位鎖存器USEIEEE.STD_LOGIC_1164.ALL;ENTITYREG32BISPORT(LK:INSTD_LOGIC;DIN:INSTD_LOGIC_VECTOR(31DOWNTO0);DOUT:OUTSTD_LOGIC_VECTOR(31DOWNTO0));ENDREG32B;ARCHITECTUREbehavOFREG32BISBEGINPROCESS(LK,DIN)BEGINIFLK'EVENTANDLK='1'THENDOUT<=DIN;

ENDIF;ENDPROCESS;ENDbehav;LIBRARYIEEE;--頻率計頂層文件LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYFREQTESTISPORT(CLK1HZ:INSTD_LOGIC;FSIN:INSTD_LOGIC;DOUT:OUTSTD_LOGIC_VECTOR(31DOWNTO0));ENDFREQTEST;ARCHITECTUREstrucOFFREQTESTISCOMPONENTFTCTRL----時鐘信號--清零信號--計數(shù)使能信號OUTSTD_LOGIC_VECTOR(31DOWNTO0));--計數(shù)結果PORT(CLKK:INSTD_LOGIC;CNT_EN:OUTSTD_LOGIC;RST_CNT:OUTSTD_LOGIC;Load:OUTSTD_LOGICENDCOMPONENT;COMPONENTCOUNTER32BPORT(FIN:INSTD_LOGIC;CLR:INSTD_LOGIC;ENABL:INSTD_LOGIC;DOUT:--1Hz--計數(shù)器時鐘使能--計數(shù)器清零);--輸出鎖存信號ENDCOMPONENT;COMPONENTREG32BPORT(LK:INSTD_LOGIC;DIN:INSTD_LOGIC_VECTOR(31DOWNTO0);DOUT:OUTSTD_LOGIC_VECTOR(31DOWNTO0));ENDCOMPONENT;SIGNALTSTEN1:STD_LOGIC;SIGNALCLR_CNT1:STD_LOGIC;SIGNALLoad1:STD_LOGIC;SIGNALDT