時序邏輯電路-

11.重點掌握的內(nèi)容

(1).同步時序電路的分析/設計方法

(2).集成計數(shù)器實現(xiàn)任意進制計數(shù)器2.作業(yè)題

【5.1】【5.4】【5.6】【5.7】【5.16】3.建議練習題

【5.5】【5.8】【5.11】【5.12】【5.13】學習提示包括同步和異步時序電路，以同步電路為重點只要求同步電路的設計；包括計數(shù)器和串行數(shù)據(jù)檢測器實驗四電路設計

組合電路與時序電路的區(qū)別25.1時序電路的基本概念1.組合電路：電路輸出只與電路的輸入有關，與電路的前一時刻的狀態(tài)無關。2.時序電路：取決于該時刻電路的輸入還取決于前一時刻電路的狀態(tài)電路在某一時刻的輸出圖3-1組合邏輯電路

圖5-5例5-2的電路圖例如：組合邏輯電路觸發(fā)器記錄電路原狀態(tài)時序電路=組合電路+觸發(fā)器35.1.1時序電路的分類1.按FF

的

觸發(fā)時間同步時序邏輯電路異步時序邏輯電路所有觸發(fā)器狀態(tài)的變化都是在同一時鐘信號操作下同時發(fā)生。所含觸發(fā)器狀態(tài)的變化不是同時發(fā)生。圖5-26異步3位二進制加法計數(shù)器電路圖例如：圖5-2例如：42.按輸出控制方式米利型電路莫爾型電路輸出不僅取決于存儲電路的狀態(tài)，而且還決定于電路當前的輸入。輸出僅決定于存儲電路的狀態(tài)，與電路當前的輸入無關。電路的狀態(tài)55.1.2時序電路的基本結構和描述方法1.基本電路結構圖5-1

時序電路結構框圖組合電路+觸發(fā)器必有：觸發(fā)器（及時鐘信號）可無：輸入X，輸出Y外部輸入狀態(tài)變量外部輸出激勵/驅(qū)動信號原狀態(tài):

Q狀態(tài)變量：Q新狀態(tài):

Q*62.邏輯功能描述方法1）邏輯表達式法

—列4個方程（組）輸出方程

—Y表達式FF驅(qū)動方程

—Z表達式FF次態(tài)方程/狀態(tài)方程

—Q表達式時鐘方程:觸發(fā)器時鐘信號邏輯表達式。外部輸入狀態(tài)變量外部輸出激勵信號觸發(fā)器輸入信號邏輯表達式72）狀態(tài)轉(zhuǎn)換表法以表格形式體現(xiàn)：時序電路全部工作狀態(tài)的循環(huán)情況。3）狀態(tài)轉(zhuǎn)換圖法以圖形方式體現(xiàn)：時序電路全部工作狀態(tài)的循環(huán)情況。4）時序/波形圖法以高低電平信號形式體現(xiàn)：時序電路全部工作狀態(tài)的循環(huán)情況。85.2同步時序電路的分析方法5.2.1同步時序電路的分析任務已知時序電路說明邏輯功能分析5.2.1同步時序電路的分析步驟電路圖列時鐘方程、驅(qū)動方程、輸出方程求狀態(tài)方程求狀態(tài)表、狀態(tài)圖、時序圖13將驅(qū)動方程代入特性方程判斷電路邏輯功能2計算9【例5-1】分析時序電路的邏輯功能解：為同步時序電路，無輸入，有輸出Y。圖5-2（1）列相關方程驅(qū)動方程時鐘方程（略）輸出方程：方法：將驅(qū)動方程代入JKFF的特性方程。

10

求FF次態(tài)方程：也稱電路的狀態(tài)方程。狀態(tài)方程:驅(qū)動方程11（2）列狀態(tài)轉(zhuǎn)換表/轉(zhuǎn)換圖、時序圖①狀態(tài)表：體現(xiàn)電路全部工作狀態(tài)的循環(huán)情況。列表5-1狀態(tài)轉(zhuǎn)換表表5-2狀態(tài)表形式2原狀態(tài)次態(tài)不在循環(huán)內(nèi)CLK順序012345000001010011100000000010011010111001110

01010011110011000000101001110000101001110000000001101110111011

010

0

0111112②狀態(tài)圖：圖5-3狀態(tài)轉(zhuǎn)換圖000001010011100101110111/0/0/0/0/1/1/1/1無效態(tài)：101,110,111有效態(tài)：000~100自啟動：無效態(tài)可轉(zhuǎn)換為有效態(tài)Q3Q2Q1/Y注意Q端順序和X,Y的標法無效狀態(tài)有效狀態(tài)有效循環(huán)圖5-4時序圖13③時序圖/波形圖：以波形方式體現(xiàn)電路狀態(tài)隨時間變化的情況。00000100101100100010Y輸出下降沿在第5個時鐘下降沿可維持一個時鐘周期14（3）電路功能:功能：五進制（加法）計數(shù)器，Y為進位輸出。依狀態(tài)表/圖或時序圖判斷狀態(tài)圖時序圖15【例5-2】分析時序電路的邏輯功能同步時序電路，輸入A，輸出Y。圖5-5（1）列相關方程時鐘方程（略）輸出方程：驅(qū)動方程16②求FF次態(tài)方程/電路狀態(tài)方程：方法：將驅(qū)動方程代入JKFF的特性方程。

狀態(tài)方程:驅(qū)動方程17（2）列狀態(tài)轉(zhuǎn)換表/轉(zhuǎn)換圖、時序圖①狀態(tài)表：方法：設初態(tài)Q2Q1=00，并分別考慮A=0、A=1兩種情況下的狀態(tài)轉(zhuǎn)換。表5-3：轉(zhuǎn)換表（A=1）表5-4：轉(zhuǎn)換表（A=0）18②狀態(tài)圖：圖5-6狀態(tài)轉(zhuǎn)換圖000110110/0A/YQ2Q10/10/00/01/01/01/11/0（3）電路功能:可控計數(shù)器A=1時，是四進制減法計數(shù)器A=0時，是四進制加法計數(shù)器③時序圖（略）A為控制端195.3寄存器5.3.1寄存器和移位寄存器結構組成和工作原理1.寄存器基本功能：寄存（少量）二值代碼。構成：由n個FF構成，寄存n位數(shù)據(jù)。以4位寄存器為例介紹結構組成和工作原理：圖5-74位寄存器1）4位寄存器結構組成：4個FF：邊沿DFF（上升沿）數(shù)據(jù)輸入：D0~D3數(shù)據(jù)輸出：Q0~Q3異步置0端：RD’（低有效）并行輸入并行輸出異步置零負邏輯非門202）4位寄存器工作原理：圖5-74位寄存器寄存：RD'=1時，CLK上升沿送數(shù)。即有：保持:在RD'=1、CLK上升沿以外時間，寄存器內(nèi)容將保持不變。

清零：RD'=0時，異步清零。即有：212.移位寄存器基本功能：存放并可移動二進制數(shù)(在脈沖的作用下左移或右移)。構成：由n個FF構成，可寄存、移動n位數(shù)據(jù)。以4位（單向）移位寄存器為例介紹：1）結構組成：圖5-84位移位寄存器4個DFF串聯(lián)輸入方式：串行輸出方式：串行、并行222）工作原理4個DFF串聯(lián)4個FF同時動作，同時寄存數(shù)據(jù)，數(shù)據(jù)來源：（特性方程）由此：每個時鐘上升沿，F(xiàn)F0寄存DI端數(shù)據(jù)；同時FF0、FF1、FF2中的數(shù)據(jù)右移一位。Di=Qi-123數(shù)據(jù)寄存及移動舉例：以移入1010為例：4個CLK后，全部移入?？稍诓⑿休敵龆说玫健１?-5代碼移動情況10000No.1No.2245.3.2集成（移位）寄存器及其應用1.集成寄存器1）4位寄存器74LS175：TTL型圖5-974LS175內(nèi)含4個邊沿DFF（上升沿）25表5-674LS175的功能表具體功能：寄存、保持、清0輸入信號輸出信號RD’CLKDiQiQi’0111×↑↑0或1×10×010保持101保持262）8位寄存器(74LS374)/鎖存器(74LS373)：

寄存器(74LS374)：上升沿寄存，有三態(tài)功能圖5-10引腳圖表5-7功能表27

鎖存器(74LS373)：CLK高電平時鎖存數(shù)據(jù)，有三態(tài)功能圖5-11引腳圖表5-8功能表374、373比較：僅觸發(fā)特性不同，其他相同282.4位集成雙向移位寄存器74LS194圖5-1274LS194輸入方式：串行、并行；輸出方式：串行、并行內(nèi)含4個邊沿DFF（上升沿）29左移:Di=Qi+1雙向：Di=SQi-1+S'Qi+1S=1右移，

S=0左移。右移:Di=Qi-1控制端RD'S1

S0CLK功能（寄存器狀態(tài)）01111×

×00011011××↑↑↑清零（Q3

Q2Q1Q0=0000）

保持

（Q3*

Q2*Q1*Q0*=Q3

Q2Q1Q0）

右移

（Qi*=Qi-1

）左移（Qi*=Qi+1

）并行輸入（Q3*

Q2*Q1*Q0*=D3D2D1D0）3074LS194的功能表5-9194的功能表RD'、S1、S0組合決定各種功能：3174LS194的擴展用兩片194接成8位雙向移位寄存器：(1)(2)圖5-13

兩片194擴展圖左移右移323.移位寄存器的應用構成其他電路：計數(shù)器、順序脈沖發(fā)生器、串行累加器等數(shù)據(jù)格式轉(zhuǎn)換：串行→并行，并行→串行

應用舉例：構成順序脈沖發(fā)生器圖5-14順序脈沖發(fā)生器結構：4位移位寄存器+或非門33狀態(tài)轉(zhuǎn)換圖：圖5-15時序圖：圖5-16功能：Q0～Q3端將依次輸出正脈沖并循環(huán)。狀態(tài)方程：Q3*=Q2Q2*=Q1Q1*=Q0Q0*=(Q2+Q1+Q0)’1.有效狀態(tài)等于觸發(fā)器個數(shù)

。2.不需譯碼。特點：345.4計數(shù)器在數(shù)字電路中，能夠記錄輸入脈沖個數(shù)的電路稱為計數(shù)器。分類：按計數(shù)器中觸發(fā)器動作時間同步計數(shù)器異步計數(shù)器按計數(shù)器中的數(shù)字增減加法計數(shù)器減法計數(shù)器可逆計數(shù)器按計數(shù)器容量二進制計數(shù)器（n位）N進制計數(shù)器十進制計數(shù)器35計數(shù)器二進制計數(shù)器十進制計數(shù)器N進制計數(shù)器加法計數(shù)器同步計數(shù)器異步計數(shù)器減法計數(shù)器可逆計數(shù)器加法計數(shù)器減法計數(shù)器可逆計數(shù)器二進制計數(shù)器十進制計數(shù)器N進制計數(shù)器······分類關系：365.4.1同步計數(shù)器結構組成及原理1.4位二進制加法計數(shù)器基本原理:依據(jù)多位二進制加法運算規(guī)則，末位加1時，末位狀態(tài)必翻轉(zhuǎn)；對于高位，若第i位以下皆為1時，則第i位應翻轉(zhuǎn)。圖5-17計數(shù)器1）電路結構4個邊沿JKFF（下降沿動作），構成4個TFF：T=0，保持功能；T=1，翻轉(zhuǎn)功能。1011011+11011100372）原理和功能分析（1）列相關方程①FF的驅(qū)動方程②電路狀態(tài)方程③

電路輸出方程FF0:T0=1FF1:T1=Q0FF2:T2=Q0Q1FF3:T3=Q2Q1Q0FF0:Q0*=Q0’FF1:Q1*=Q0Q1’+Q0’Q1FF2:Q2*=Q0Q1Q2’+

(Q0Q1)’Q2FF3:Q3*=Q0Q1Q2Q3’+

(Q0Q1Q2)’Q3C=Q3Q2Q1Q038（2）列狀態(tài)表、狀態(tài)圖、時序圖設電路初態(tài)為：

Q3Q2Q1Q0=0000

表5-10

狀態(tài)轉(zhuǎn)換表CLK順序電路狀態(tài)等效十進制數(shù)進位輸出C

Q3Q2Q1Q001234567891011121314151600000001001000110100010101100111100010011010101111001101111011110000012345678910111213141500000000000000001039圖5-18狀態(tài)轉(zhuǎn)換圖圖5-19時序圖（3）電路功能十六進制加法計數(shù)器，C為進位輸出信號。C輸出下降沿在第16個時鐘下降沿可維持一個時鐘周期161540

若計數(shù)脈沖頻率為fC，則Q0、Q1、Q2、Q3(及C)端輸出脈沖的頻率依次為fC的1/2、1/4、1/8、1/16，因此又稱為分頻器。時序圖分頻應用：計時，如電子表就是對32768Hz的時鐘源進行215分頻得到1Hz信號,然后進行計數(shù)實現(xiàn)計時的。計數(shù)器的重要應用之一：分頻41二進制加法計數(shù)器電路結構規(guī)律：波形圖第i位以下各位皆為1時，第i位改變狀態(tài)T0=1T1=Q0T2=Q0Q1T3=Q2Q1Q0T4=Q0Q1Q2Q3422.4位二進制減法計數(shù)器基本原理:依據(jù)多位二進制減法規(guī)則。末位減1時，末位狀態(tài)必翻轉(zhuǎn)；對于高位，若第i位以下皆為0時，則第i位應翻轉(zhuǎn)。圖5-20減法計數(shù)器驅(qū)動方程：借位輸出方程：1011100-1----------------------101101143狀態(tài)轉(zhuǎn)換圖：圖5-21十六進制狀態(tài)圖

功能：又稱十六進制減法計數(shù)器。443.加/減計數(shù)器（可逆計數(shù)器）加/減計數(shù)器加/減控制信號計數(shù)結果解決方案：CLK45圖5-2216進制加/減計數(shù)器單時鐘方式加/減脈沖用同一輸入端，即CLKI由加/減控制線U’/

D的高低電平?jīng)Q定加/減方式電路結構加減控制U’/D工作狀態(tài)0加計數(shù)1減計數(shù)464.十進制加法計數(shù)器圖5-2310進制計數(shù)器

1）電路結構4個TFF，下降沿動作。2）原理和功能分析（1）列相關方程①FF的驅(qū)動方程47②電路狀態(tài)方程③

電路輸出方程①FF的驅(qū)動方程圖5-2348CLK順

序電路狀態(tài)等效十進制數(shù)輸出CQ3

Q2

Q1

Q001234567891000000

00100100

0

1101

0001010

1

100

1

11100010010

0

0

001234567890000000000100121010101101101011601001211001101010

0121340100121110111100

1

014152010表5-11

十進制狀態(tài)轉(zhuǎn)換表可自啟動設電路初態(tài)為:

Q3Q2Q1Q0=000049（2）狀態(tài)轉(zhuǎn)換圖、狀態(tài)表、時序圖

圖5-24

十進制狀態(tài)圖6個無效態(tài)：1010~111110個有效態(tài)：0000~1001能自啟動：無效態(tài)可變有效態(tài)50圖5-25

十進制時序圖10000010010000C輸出下降沿在第10個時鐘下降沿可維持一個時鐘周期1000515.4.2異步計數(shù)器結構組成及原理（了解）1.異步3位二進制加法計數(shù)器

電路結構邊沿JKFF構成的T’FF（3個，僅翻轉(zhuǎn)功能）圖5-26

異步計數(shù)器FF時鐘信號來源不同：CLK0來自外部，CLK1=Q0，CLK2=Q1計數(shù)脈沖52圖5-27異步八進制時序圖

時序圖CLK0來自外部CLK1=Q0CLK2=Q1535.4.3集成計數(shù)器及其應用1.集成計數(shù)器1）控制功能（選用時參考）（1）時鐘控制方式：同步、異步（2）觸發(fā)方式：上升、下降沿（3）進制（模）：n位二進制、十進制、……（4）計數(shù)方式：加、減、可逆（5）復位（清零）方式：異步、同步（6）使能控制：使能端加高、低電平（7）進、借位方式：進、借信號，便于級聯(lián)（6）置數(shù)方式：同步、異步542）三種集成計數(shù)器介紹：表5-12

部分集成計數(shù)器的控制功能（1）同步十進制加法計數(shù)器：74160（2）同步十六進制加法計數(shù)器：74161（3）同步十六進制加/減計數(shù)器：74191型

號時鐘方式觸發(fā)方式進制數(shù)計數(shù)方式復位方式置數(shù)方式進借位方式使能方式7490異步下降沿5加法異步異步置9無無74160同步上升沿10加法異步0有效同步0有效有雙使能1有效74190同步上升沿10可逆無異步0有效有使能0有效74161同步上升沿16加法異步0有效同步0有效有雙使能1有效74191同步上升沿16可逆無異步0有效有使能0有效74193同步上升沿16雙時鐘可逆異步1有效異步0有效有無55（1）同步十進制加法計數(shù)器：74160圖5-2874160控制端：RD’-異步清零端,低有效EP、ET-雙使能端,高有效LD’-同步置數(shù)端,低有效

數(shù)據(jù)端：D3~D0-預置計數(shù)狀態(tài)輸入端Q3~Q0-計數(shù)值輸出端C-進位輸出端序

號CLKRD'LD'EP

ET工作狀態(tài)1×0××

×復位2↑10×

×預置數(shù)3↑1111正常計數(shù)4×11×

0保持，且C=05×1101保持56

74160的具體功能：表5-1374160功能表①復位：RD’=0時，計數(shù)值被清0，即Q3～Q0=0000②預置數(shù)：RD=1、LD’=0時，之后的第一個上升沿

計數(shù)值被置入，即Q3～Q0=D3～D0③

正常計數(shù)：RD’=1、LD’=1時，且EP=ET=1，之后每個上升沿，計數(shù)值加1功能說明：④⑤

計數(shù)保持：EP或ET=0，保持當前計數(shù)值不變57（2）同步十六進制加法計數(shù)器：74161圖5-2974161引腳圖、符號圖、功能表完全相同唯一區(qū)別：進制不同74161與74160比較：58（3）同步十六進制加/減計數(shù)器：74191圖5-3074160

控制端：LD’-異步置數(shù)端,低有效

數(shù)據(jù)端：D3~D0-預置計數(shù)狀態(tài)輸入Q3~Q0-計數(shù)值輸出端C/B-進/借位輸出端S’-使能端,低有效U’/D-加/減方式控制端時鐘輸入時鐘輸出5974191的具體功能：表5-1474191功能表①異步

預置數(shù)：LD’=0時，計數(shù)值立即被置入，即Q3～Q0=D3～D0③

加法計數(shù)：LD’=1,S’=0時，且U

’/D=0,

之后每個上升沿，計數(shù)值加1

(Up)功能說明：②計數(shù)保持：LD’=1,且S’=1，保持當前計數(shù)值不變④

減法計數(shù)：LD’=1,S

’=0時，且U

’/D=1,

之后每個上升沿，計數(shù)值減1

(Down)序

號CLKIS'LD'U’/D

工作狀態(tài)1××0×預置數(shù)2×11×保持3↑010加法計數(shù)4↑011減法計數(shù)602.集成計數(shù)器的應用（重點）應用：構成任意進制計數(shù)器（本節(jié)）、分頻/定時

（見5.6.2節(jié)）等

構成任意進制計數(shù)器目的：用集成N進制→所需M進制計數(shù)器。(b)M>N：多片N級聯(lián)后N’>M，再跳過N’-M個狀態(tài)情況及方法：(a)M<N：復位法或置數(shù)法跳過N-M個狀態(tài)611）反饋復位法（M<N）圖5-31

復位法原理圖基本思想：使用RD’端,跳過N-M個狀態(tài)計數(shù)器初態(tài)S0,計入M個脈沖后,狀態(tài)為SM，附加門電路產(chǎn)生低電平信號，送異步清零端,計數(shù)器立即回到S0

SM：持續(xù)極短，稱暫態(tài)。61暫態(tài)S0~SM-1：M個有效態(tài)，構成工作循環(huán)。有效循環(huán)基本方法：6262分析N=10（74160），M=5【例5-3】利用復位法將74160接成五進制計數(shù)器010100000此線被切斷基本方法：計入5個脈沖后,狀態(tài)為S5,即Q3Q2Q1Q0=0101，加與非門輸出低電平到RD'端暫態(tài)譯出狀態(tài)為M63進位輸出:計數(shù)值:清零信號:時鐘:45G00狀態(tài)0101不能維持一個時鐘周期,為暫態(tài)1復位法缺點：復位低信號持續(xù)時間很短，不可靠。器件的延遲01沒有回到0000，RD'有效信號即消失門G的延遲計數(shù)器置0延遲計數(shù)器延遲門G的延遲1064注：與非門的輸入端連至輸出等于1的Q2和Q0端,即：圖5-3274160接成五進制

若不接Q1和Q3，則狀態(tài)圖中無效狀態(tài)轉(zhuǎn)換情況有變化。652）反饋置數(shù)法（M<N）基本思想：使用LD'端,跳過N-M個狀態(tài)Sj~Si：M個有效態(tài)，構成工作循環(huán)，無暫態(tài)。圖5-34

置數(shù)法原理圖譯出狀態(tài)置數(shù)狀態(tài)有效循環(huán)基本方法：譯出狀態(tài)為Si，置入狀態(tài)為Sj66【例5-4】利用置數(shù)法將74160接成五進制計數(shù)器方案Ⅰ：置零法。譯出狀態(tài)為M-1，置入狀態(tài)為D3D2D1D0=0000譯出狀態(tài)為M-101000000此線被切斷067圖5-35(a)74160接成五進制注：反相器的輸入端連至狀態(tài)值等于1的Q2端,即：

若不接Q0Q1和Q3，則狀態(tài)圖中無效狀態(tài)轉(zhuǎn)換情況有變化。

無效狀態(tài)中Q2為1的均回到0000狀態(tài)。68五進制時序圖（圖5-36a）：置數(shù)法優(yōu)點：置數(shù)信號持續(xù)時間長，可靠。計數(shù)值置數(shù)信號圖5-36（a）40持續(xù)一個計數(shù)脈沖周期，可作進位輸出69方案Ⅱ：置數(shù)法譯出狀態(tài)0111，置數(shù)狀態(tài)D3D2D1D0=0011，有效循環(huán)5個狀態(tài)。圖5-35(b)74160接成五進制111000011若包含狀態(tài)1001，則C端有進位輸出；譯狀態(tài)0010，置100070注：與非門的輸入端連至狀態(tài)值等于1的Q2Q1Q0端,即：圖5-35(b)74160接成五進制該例可以,其他情況不一定正確，例如譯2置6。712）級聯(lián)擴展（M>N），2片N為例：情況①

：M不可分解,先N

N,再2片同時復位或置數(shù)（整體法）圖5-37并行進位法實現(xiàn)100進制

先實現(xiàn)N

N舉例：【例5-5】將兩片74160接成100進制計數(shù)器（100=10

10）方案Ⅰ：并行進位法：低位片進位(C)作為高位片使能控制。100進制時序圖（圖5-38）：72在此時刻發(fā)生進位011個位進位計數(shù)值73圖5-39

串行進位法實現(xiàn)100進制先實現(xiàn)N

N舉例：

【例5-5】將兩片74160接成100進制計數(shù)器（100=10

10）方案Ⅱ：

串行進位法：低位片進位信號作為高位片時鐘信號。注意：C及CLK之間要加反相器！74在此時刻發(fā)生進位75

再實現(xiàn)M進制舉例：【例5-6】將兩片74160接成82進制計數(shù)器。要求利用整體置數(shù)法，置數(shù)值即D值為0。

先構成100進制（方法見例5.5）；再用M<N的方法。例：再整體置零:用LD'端，譯M-1=81，置0（0000,0000）。圖5-40

整體置數(shù)法實現(xiàn)82進制注:與非門連至片(2)的Q3和片(1)的Q0端。100000010解決方法Ⅱ：先第1片N→M1，第2片N→M2；再級聯(lián)。解決方法Ⅰ：仍可用整體法。76用M=M1*M2級聯(lián)的方法M=60，

M1=10，M2=6，注意三種進位方式。進位信號的產(chǎn)生情況②

：M可分解,如M=M1*M2例如：M=60=610，775.5同步時序電路的設計方法5.5.1時序電路設計的基本任務本節(jié)介紹：使用小規(guī)模IC（FF和門）的設計方法。已知邏輯功能描述繪出時序電路圖設計5.5.2時序電路的設計步驟求狀態(tài)方程3電路邏輯功能21求狀態(tài)圖

或狀態(tài)表計算推導驅(qū)動方程、

輸出方程畫電路圖78

同步時序電路設計舉例：【例5-7】利用JKFF和門電路設計帶進位輸出的七進制加法計數(shù)器。（1）列狀態(tài)轉(zhuǎn)換圖/表①FF個數(shù)：3個；狀態(tài)表示：Q2Q1Q0②狀態(tài)編碼：000~110圖5-42正式轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換表（略，見表5-15）79將狀態(tài)轉(zhuǎn)換圖轉(zhuǎn)換為次態(tài)/輸出總卡諾圖：圖5-43方格中數(shù)字代表（2）求狀態(tài)方程，推導驅(qū)動、輸出方程80總卡諾圖拆分：

分別提取方格中數(shù)字

構成4個小圖。圖5-44拆分為4個小K圖81利用K圖求狀態(tài)方程：進位輸出方程：Qi*=JiQi'+Ki'QiQ2*=Q1'Q2+Q1Q0Q2*=

Q1Q0Q2'+Q1'Q2Q1*=Q0Q1'+Q2'Q0'Q1Q0*=(Q1'

+Q2')Q0'C=Q2Q1：FF2:Q2*=

Q1Q0Q2'+Q1'Q2FF1:Q1*=Q0Q1'+Q2'Q0'Q1FF0:Q0*=(Q1'

+Q2')Q0'C=Q2Q182④

推導JKFF驅(qū)動方程：狀態(tài)方程對照⑤

檢驗自啟動：111(無效態(tài))→000(有效態(tài))Qi*=JiQi'+Ki'Qi卡諾圖FF2:Q2*=

Q1Q0Q2'+

Q1'Q2FF1:Q1*=Q0Q1'+Q2'Q0'Q1FF0:Q0*=(Q1'

+Q2')Q0'FF2:J2=

Q1Q0，K2=Q1FF1:J1=Q0，K1=(Q2'Q0')'FF0:J0=(Q1Q2)'，K0=1代入狀態(tài)方程83驅(qū)動方程輸出方程圖5-45

用JKFF設計的七進制加法計數(shù)器（3）繪出電路圖：FF2:J2=

Q1Q0，K2=Q1FF1:J1=Q0，K1=(Q2'Q0')'FF0:J0=(Q1Q2)'，K0=1C=Q2Q1（1）列狀態(tài)轉(zhuǎn)換圖/表其84【例5-8】用DFF設計串行數(shù)據(jù)檢測器，要求連續(xù)輸入4個或4個以上1時輸出為1，他情況輸出為0。①確定輸入、輸出。

變量A：串行輸入；變量Y：檢測結果。②設５個狀態(tài)：S0表示收到０個1，

S1表示收到1個1，

S2表示收到2個1，S3表示收到3個1，

S4

表示收到4個及以上1。③

原始狀態(tài)圖。圖5-46串檢器原始狀態(tài)圖④合并等價狀態(tài)：同輸入下有同次態(tài)、同輸出。圖5-47簡化后的狀態(tài)圖S3和S4等價化簡消S4S3表示收到3個及以上1“111”序列檢測器XYCLK85（2）求狀態(tài)方程，推導驅(qū)動、輸出方程①FF個數(shù)：2個；狀態(tài)表示：Q1Q0②狀態(tài)編碼：00~11

正式狀態(tài)轉(zhuǎn)換圖：圖5-48正式轉(zhuǎn)換圖86③電路次態(tài)/輸出總卡諾圖：圖5-49方格中數(shù)字代表87

總卡諾圖拆分：

分別提取方格中數(shù)字

構成3個小圖。圖5-50拆分為3個小K圖88

利用K圖求狀態(tài)方程：輸出方程：Q1*=AQ1+AQ0Q0*=AQ1+AQ0'Y=AQ1Q0FF1:Q1*=AQ1+AQ0=A(Q1+Q0)FF0:Q0*=AQ1+AQ0'=A(Q1+Q0')Qi*=DiY=AQ1Q0返回89④

推導DFF驅(qū)動方程：狀態(tài)方程對照⑤

檢驗自啟動：00~11(全為有效態(tài))FF1:Q1*=AQ1+AQ0=A(Q1+Q0)FF0:Q0*=AQ1+AQ0'=A(Q1+Q0')Qi*=DiFF1:D1=A(Q1+Q0)FF0:D0=A(Q1+Q0')卡諾圖90驅(qū)動方程輸出方程（3）繪出電路圖：FF1:D1=A(Q1+Q0)FF0:D0=A(Q1+Q0')Y=AQ1Q0圖5-48用DFF構成的串行數(shù)據(jù)檢測器電路915.6用中規(guī)模IC設計時序電路5.6.1用移位寄存器設計優(yōu)點：連線少、可靠性高、成本低1.移位寄存器基本功能以74LS194為例：邏輯符號圖92RD’、S1、S0組合決定各種功能如下：可用于設計：數(shù)值計算電路：如乘法（左移,見5.6.3節(jié)）、除法（右移）

控制電路（如下例子）2.設計實例設計內(nèi)容：設計一個節(jié)日彩燈控制器。

彩燈為8個發(fā)光二極管（LED），狀態(tài)變化規(guī)律為（上電）全部點亮后依次熄滅，然后依次點

亮，如此反復；狀態(tài)變化間隔為1s。RD'S1

S0CLK功能01111×

×00011011××↑↑↑

清零

保持

右移

左移

并行輸入93Q0Q1Q2Q3

DIRD0D1D2D3DIL

RDS1S0CLK74LS194+5V+5VS1=0,S0=1：

右移操作+5VCLK1秒Qi=0時LED亮清0按鍵1k

二極管發(fā)光LEDQ0Q1Q2Q3

DIRD0D1D2D3DIL

RDS1S0CLK74LS194(1)(2)1100圖5-52

用雙向移位寄存器組成彩燈控制電路狀態(tài)圖9400000000Q0Q1Q2Q3Q4Q5Q6Q7100000001100000011100000111100001111100011111100111111101111111100011111001111110111111100000001000000110000011100001111返回955.6.1用計數(shù)器設計1.計數(shù)器基本功能常用計數(shù)器：74160(十進制)、74161(十六)、74191(可逆)基本功能：記錄輸入脈沖個數(shù)常見應用：構成其他進制計數(shù)器（見5.4.3節(jié)）

分頻、定時（舉例如下）2.設計實例

設計內(nèi)容：某時鐘信號源產(chǎn)生的基準脈沖信號頻率為f=32768Hz，要求用計數(shù)器設計一個分頻電路，分頻得到周期為1s的脈沖信號。96分析：∵32768/215=1Hz∴需設計一個15位二進制的計數(shù)器。設計：用4片74161級聯(lián)，容量216；

CLK=32768Hz，片4的Q2分頻為CLK/215。圖5-54由74161構成的1Hz分頻電路

圖5-55分頻電路時序圖975.6.3*綜合設計（課下自學）1、用移位寄存器和加法器實現(xiàn)二進制數(shù)值運算

2、用計數(shù)器和編碼器等實現(xiàn)病房呼叫系統(tǒng)

5.7*用MAX+plusII設計時序邏輯電路

（課下自學）98本章小結2、時序電路的分析方法4、常用IC及應用:(移位)寄存器、計數(shù)器重點:

任意進制計數(shù)器構成方法（5.4.3節(jié)）1