如何調(diào)試鎖相環(huán)頻率合成器

引言PLL）技術(shù)的頻率合無(wú)線電系統(tǒng)會(huì)因?yàn)楦鞣N各樣的原因而采用基于鎖相環(huán)（成器。PLLPLL）技術(shù)的頻率合■易于集成到 IC中。（2）無(wú)線信道間隔中的靈活性。3）可獲得高性能。4）頻率合成器外形尺寸較小?！酢酢酢酢酢?PLL應(yīng)用中頗具價(jià)值的注意事項(xiàng)和使用技巧。PLL概述簡(jiǎn)單的PLL由頻率基準(zhǔn)、相位檢波器、電荷泵、環(huán)路濾波器 □□□□□□VCO）組成?；?PLL技術(shù)的頻率合成器將增加兩個(gè)分頻器：一個(gè)用于降低基□□,□□□□□□□ VCO進(jìn)行分頻。而且，將相位檢波器和 □□□□□□□□□□□□□□□,□□□□□□□□□ 1）。簡(jiǎn)單的PLL上所增設(shè)的這些數(shù)字分頻器電路實(shí)現(xiàn)了工作頻率的輕松調(diào)節(jié)。處理器將簡(jiǎn)單地把一個(gè) 新的分頻□□□□□□□ PLL中的寄存器中，更新VCO的工作頻率，□□□□□□□□備的工作信道。PLL工作原理PLL是作為閉環(huán)控制系統(tǒng)工作， 用于比較基準(zhǔn)信號(hào)與 VCO的相位。增設(shè)基準(zhǔn)和反饋分頻器的頻率合成器負(fù)責(zé)比較兩個(gè)由分頻器的設(shè)定值調(diào)節(jié)相位。 該相位比較在相位檢波器中完成，在大多數(shù)系統(tǒng)中，這種相位檢波器是一個(gè) 相位和頻率□□□□□□ -頻率檢波器生成一個(gè)誤差電壓，口誤差電壓在±2 n的相位誤口范圍內(nèi)近似為線性，并在誤差大于±2 n□□□□□□□□□□□ -頻率比較□□□□□□□□□□□□□□□□□□□□□ □比如，當(dāng)PLL在上電期間起□□□□□□ PLL鎖定時(shí)間，并避免被鎖定于諧波之上。VCO□□□□□□□□□□□□□ VCO可以是模塊、IC,□□□□□□□□□□□圖2□□□□□□□ MAX2361發(fā)送器IC□□□□□□□□□□□□□ VCO。諧□□□□□□□□□□□□,□ □□□□□□□□□ 的中頻） LO（本機(jī)口蕩器）進(jìn)行獨(dú)特的規(guī)定，以便對(duì)特定的無(wú)線電頻率方案提供支持。環(huán)路濾波器對(duì)由相位 -頻率檢波器的電荷泵所產(chǎn)生的電流 脈沖進(jìn)行積分，以□□□□VCO□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□,□□ VCO□□□□□□□□ VCO的頻率□□□□□□□以采用諸如電阻器和電容器等無(wú)源元件來(lái)實(shí)現(xiàn)， 也可采用一個(gè)運(yùn)算放大器。 環(huán)路□□□□□□□□□ VCO、相位檢波器和分頻器的增益將設(shè)定 PLL帶寬。PLL□□□□□□□□□ □□□□□□□□□□□□□□ 在PLL帶寬之內(nèi)，頻率合□□□□□□□□□□□□□□□□□□□□□□；□□ PLL帶寬之外，口□□□□□□□□□ VCO相位噪聲?！酢酢酢酢鮌LL基準(zhǔn)輸入是一個(gè)穩(wěn)定、無(wú)干擾的恒定頻 率□□□□□□□無(wú)線電設(shè)備中都采用了某種形式的晶體振蕩器， 原因是其相位噪聲非常低， 而且其頻率穩(wěn)定并進(jìn)行了精確的規(guī)定。 PLL□□□□□□□□□,□ □□□□□□相位-頻率檢波器的較低頻率。這一較低的頻率將設(shè)定用于檢波器的比較率，并通過(guò)使反饋分頻器設(shè)定值以“1”的幅度遞增的方法來(lái)設(shè)立可行的最小 頻率步進(jìn)。這變成了合成器的頻率分辨率（即頻率步長(zhǎng)），它應(yīng)該等于或小于正在設(shè)計(jì)□□□□□□□□□□□□□□□□□□□□□□□□□□□□ VCO的輸出，□□□□□□□□□□□□□□□□□□□□□□□□□□□, VCO的工作頻率為：□□□□□□□ 10kHz，因此，使反饋分頻器設(shè)定值增加 1（即變?yōu)?8104）□□□□□□□□ 881.04MHz的VCO頻率?！酢酢酢酢酢酢酢酢酢酢酢酢酢?UHF波段。采用這種 PLL□□□□□□□個(gè)不良的后果，即環(huán)路帶寬內(nèi)的相位噪聲有所增加。在環(huán)路帶寬內(nèi)， PLL噪聲層的增幅為2010g（N）。在上文所述的場(chǎng)合中，相位噪聲將增 加2010g（88103）=98.89dB!這就是基準(zhǔn)振蕩器必須非常干凈的原因。環(huán)路的動(dòng)作將使噪聲層增加100dB左右，所以，如果想獲得滿足當(dāng)今無(wú)線電通信需要的足夠輸出質(zhì) 量，就□□□□Q值晶體振蕩器。使PLL正常運(yùn)作VCO部分因?yàn)閂CO由PLL頻率合成器來(lái)生成信號(hào)輸出，所以 PLL□□□□□□□□是由它決定的。 如果 VCO未能正確地運(yùn)作， 則許多性能參數(shù)都將受到影響。 在調(diào)□□□□□□□ VCO進(jìn)行測(cè)試，以確保其提供預(yù)定的頻率范 □□□□□□□□□□□□□□□□ VCO,則需對(duì) PLL進(jìn)行修正，以取消閉環(huán)控制?！皵嚅_(kāi)”□□□□□□□□□□ R3□□□□□ 2），并在C4的兩端□□□□□