清華半導體基礎知識《數(shù)字電子技術基本教程》教學

《數(shù)字電子技術基本教程》教學課件

清華大學

王紅陳莉平閻石聯(lián)系地址：清華大學自動化系郵政編碼：100084電子信箱：wang_hong@聯(lián)系電話：(010)62792973補：半導體基礎知識半導體基礎知識（1）本征半導體：純凈的具有晶體結構的半導體。常用：硅Si，鍺Ge兩種載流子半導體基礎知識（2）雜質(zhì)半導體N型半導體多子：自由電子少子：空穴半導體基礎知識（2）雜質(zhì)半導體P型半導體多子：空穴少子：自由電子半導體基礎知識（3）PN結的形成空間電荷區(qū)（耗盡層）擴散和漂移半導體基礎知識（4）PN結的單向?qū)щ娦酝饧诱螂妷喊雽w基礎知識（4）PN結的單向?qū)щ娦酝饧臃聪螂妷喊雽w基礎知識（5）PN結的伏安特性正向?qū)▍^(qū)反向截止區(qū)反向擊穿區(qū)K:波耳茲曼常數(shù)T:熱力學溫度q:電子電荷第三章邏輯門3.1MOS管的開關特性S(Source)：源極G(Gate)：柵極D(Drain)：漏極B(Substrate):襯底1.N溝道增強型MOS管的結構和符號PN結半導體層SiO2絕緣層N溝道增強型MOS管的開關狀態(tài)(1)VIL=0時，D-S間不導通，MOS管截止，ROFF>106Ω，開關斷開(2)加上足夠高的+VIH，且>VT,D-S間形成n型導電溝道，MOS管導通，ROFF<1KΩ，開關接通D-S間相當于是一個受VI控制的開關開啟電壓S(Source)：源極G(Gate)：柵極D(Drain)：漏極B(Substrate):襯底2.P溝道增強型MOS管的結構和符號P溝道增強型MOS管的開關狀態(tài)(1)VIH=VDD時，

VGS=0，S-D間不導通，MOS管截止(2)VIL=0時，VGS=－VDD，且VDD>|VT|，S-D間形成p型導電溝道，MOS管導通S-D之間也構成一個受VI控制的開關。3.N溝道耗盡型和P溝道耗盡型

區(qū)別：耗盡型MOS管在VGS=0時就已經(jīng)有導電溝道存在3.2CMOS門電路3.2.1CMOS反相器和傳輸門1.CMOS反相器(1)電路結構(2)開關等效電路設定：VDD=+5V，VIH=5V，VIL=0V，且VDD>|VTN|+|VTP|

當VIL=0時，T1的VGS=0，T1截止；T2的VGS=-VDD，T2導通；故VOH=VDD。當VIH=VDD時，T2的VGS=0，T2截止；T1的VGS=VDD，T1導通；故VOL=0。(3)電壓、電流傳輸特性2.CMOS傳輸門開關狀態(tài)由加在P和N的控制信號決定。當P=0V，N=VDD時，兩個MOS管均導通，A-B接通。當P=VDD，N=0V時，兩個MOS管均截止，A-B斷開。3.2.2CMOS與非門、或非門和異或門1.與非門2.或非門3.異或門4.異或非門工作原理與異或門類似5.與門、或門和同相緩沖器由反相器、傳輸門、與非門、或非門可以組成其他邏輯功能的門電路或邏輯電路。

與非門+反相器或非門+反相器反相器+反相器6.輸入、輸出端有反相器的或非門和與非門通常在集成電路芯片的每個輸入和輸出端內(nèi)部都接有標準參數(shù)的反相器。3.2.3三態(tài)輸出和漏極開路輸出的CMOS門電路

1.三態(tài)輸出的門電路三態(tài)門的用途：總線連接2.漏極開路輸出的門電路(1)輸出并聯(lián)使用，實現(xiàn)線與運算(2)需要在輸出端與電源之間外接上拉電阻RP(1)輸出并聯(lián)使用，實現(xiàn)線與運算(2)使用時在輸出端與電源之間外接上拉電阻RPRP的計算方法

將n個OD門接成“線與”結構，并考慮存在負載電流IL的情況下，電路如圖所示漏極開路輸出的CMOS門電路的用途：接成總線結構3.2.4CMOS電路的靜電防護和鎖定效應1.靜電防護為了防止靜電擊穿，在CMOS集成電路的每個輸入端都設置了輸入保護電路。2.鎖定效應當CMOS電路的輸入端或輸出端出現(xiàn)瞬時高壓時，有可能使電路進入這樣一種狀態(tài)，即電源至電路公共端之間有很大的電流流過，輸入端也失去了控制作用。通過改進制造工藝，已經(jīng)可以做到一般情況下不會發(fā)生，但還不能絕對避免。3.2.5CMOS電路的電氣特性和參數(shù)1.直流電氣特性和參數(shù)也稱靜態(tài)特性，指電路處于穩(wěn)定工作狀態(tài)下的電壓、電流特性，通常用一系列電氣參數(shù)來描述。(1)輸入高電平VIH和輸入低電平VILVDD為+5V時，74HC系列集成電路的VIH(max)約為3.5V，

VIL(max)約為1.5V。(2)輸出高電平VOH和輸出低電平VOL

VDD為+5V時，

74HC系列集成電路的VOH(min)為4.4V（當輸出端流出的負載電流為－4mA時），VOL(max)為0.33V（當流入輸出端的負載電流為4mA時）。(3)噪聲容限VNH和VNL

VNH＝VOH(min)－VIH(min)

＝4.3－3.5＝0.8V

VNL＝VIL(max)－VOL(max)

＝1.5－0.33＝1.17V(4)高電平輸入電流IIH和低電平輸入電流IILIIH(max)和IIL(max)通常在1μA以下。(5)高電平輸出電流IOH和低電平輸出電流IOL

74HC系列電路中，當VDD＝5V時，RON(N)不大于50Ω，而RON(N)在100Ω以內(nèi)；高電平輸出電流IOH為-4mA；低電平輸出電流IOL為4mA。2.開關電氣特性和參數(shù)也稱動態(tài)特性，是指電路在狀態(tài)轉(zhuǎn)換過程中的電壓、電流特性。(1)傳輸延遲時間tpd在CL＝50pF的條件下，74HC04的傳輸延遲時間tpd約為9ns。

(2)動態(tài)功耗3.3雙極型半導體二極管和三極管的開關特性

3.3.1雙極型二極管的開關特性和二極管門電路1.二極管的結構和伏安特性：

PN結+引線+封裝構成2.二極管的開關等效電路：二極管與門設VCC=5V加到A,B的VIH=4VVIL=0.3V二極管導通時VDF=0.7VABY0.3V0.3V1.0V0.3V4.0V1.0V4.0V0.3V1.0V4.0V4.0V4.7VABY000010100111規(guī)定4V以上為11V以下為0二極管或門設VCC=5V加到A,B的VIH=4VVIL=0.3V二極管導通時VDF=0.7VABY0.3V0.3V0V0.3V4.0V3.3V4.0V0.3V3.3V4.0V4.0V3.3VABY000011101111規(guī)定3.3V以上為10.3V以下為0二極管構成的門電路的缺點電平有偏移帶負載能力差只用于IC內(nèi)部電路1.雙極型三極管的結構示意圖和符號

npn型三極管pnp型三極管3.3.2雙極型三極管的開關特性2.npn型三極管開關電路只要參數(shù)合理：VI=VIL時，T截止，VO=VOHVI=VIH時，T導通，VO=VOL工作狀態(tài)分析：3.三極管的開關等效電路3.4TTL門電路3.4.1TTL反相器1.電路結構和工作原理設定：(1)(2)

輸入級倒相級輸出級需要說明的幾個問題：

工作狀態(tài)分析工作狀態(tài)分析電壓傳輸特性閾值電壓VTH約為1.4V2.輸入特性以反相器SN7404為例

結論：TTL輸入端懸空和接邏輯1電平效果相同注意：CMOS電路中若輸入端經(jīng)過電阻接地，輸入端電位為零3.輸出特性1.反相器接有負載電路時，輸出的高低電平隨負載電流的變化而改變，且變化不大。2.需要驅(qū)動較大的負載電流時，總是用輸出低電平去驅(qū)動。3.4.2TTL與非門、或非門、與或非門和異或門1.與非門2.或非門3.與或非門4.異或門3.4.3三態(tài)輸出和集電極開路輸出的TTL門電路

1.三態(tài)輸出的門電路2.集電極開路輸出的門電路（opencollector）兩個OC門的輸出端并聯(lián)實現(xiàn)“線與”，并可將OC門用于信號到總線的連接。為了獲得輸出的高低電平，需要將OC門的輸出端經(jīng)過一個上拉電阻接至電源。結構圖和邏輯符號1.直流電氣特性和參數(shù)(1)輸入高電平VIH和輸入低電平VIL在74系列中，電源電壓+5V，VIH(min)為2V，VIH(max)為0.8V。(2)輸出高電平VOH和輸出低電平VOL在74系列中，VOH(min)為2.4V（當負載電流為－0.4mA），

VOL(max)為0.4V（當負載電流為16mA）。3.4.4TTL門電路的電氣特性和參數(shù)(3)噪聲容限VNH和VNL

VNH＝VOH(min)－VIH(min)＝0.4V

VNL＝VIL(max)－VOL(max)＝0.4V(4)高電平輸出電流IOH和低電平輸出電流IOL

IOH(max)<<IOL(max)在74系列中，IOL(max)＝16mA，IOH(max)＝－0.4mA。(5)高電平輸入電流IIH和低電平輸入電流IIL

IIH(max)<<IIL(max)在74系列中，IIH(max)＝0.04mA，IIL(max)＝－1.6mA。(6)輸出高電平時的電源電流ICCH和輸出低電平時的電源電流ICCL

2.開關電氣特性和參數(shù)(