數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述

數(shù)字系統(tǒng)設(shè)計(jì)第7章數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第1頁(yè)主要內(nèi)容7.1數(shù)字系統(tǒng)設(shè)計(jì)概述7.2數(shù)字系統(tǒng)設(shè)計(jì)慣用工具7.3數(shù)字系統(tǒng)實(shí)現(xiàn)方法7.4數(shù)字系統(tǒng)舉例數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第2頁(yè)慣用工具ASM圖和MDS圖描述方法；硬件描述語(yǔ)言VHDL基本結(jié)構(gòu)和設(shè)計(jì)方法、以及數(shù)字系統(tǒng)實(shí)現(xiàn)方法。本章重點(diǎn)數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第3頁(yè)一、基本概念7.1數(shù)字系統(tǒng)設(shè)計(jì)概述圖7.1數(shù)字系統(tǒng)組成框圖數(shù)字系統(tǒng)組成什么是數(shù)字系統(tǒng)結(jié)構(gòu)上特點(diǎn)數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第4頁(yè)二、設(shè)計(jì)普通過(guò)程自頂向下（Top-down）設(shè)計(jì)方法圖7.2自頂而下方法這里“頂”指系統(tǒng)功效；“向下”指將系統(tǒng)由大到小、由粗到精進(jìn)行分解，直至可用基本模塊實(shí)現(xiàn)。自頂向下設(shè)計(jì)方法普通過(guò)程大致上能夠分為五步數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第5頁(yè)7.2數(shù)字系統(tǒng)設(shè)計(jì)慣用工具一、ASM圖和MDS圖描述方法ASM圖基本符號(hào)和結(jié)構(gòu)

ASM(AlgorithmicStateMachineChart)圖由狀態(tài)框、判別框（條件分支框）、條件輸出框和輸入、輸出路徑組成。（a）ASM圖狀態(tài)框符號(hào)（b）狀態(tài)框組成ASM圖圖7.3ASM圖狀態(tài)框

狀態(tài)框數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第6頁(yè)一、ASM圖和MDS圖描述方法判別框（條件分支框）（a）條件分支框符號(hào)（b）條件分支表示法圖7.4ASM圖條件分支框數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第7頁(yè)一、ASM圖和MDS圖描述方法判別框（條件分支框）（a）條件分支框符號(hào)（b）條件分支表示法圖7.4ASM圖條件分支框（a）真值表圖解分支法（b）變量?jī)?yōu)先級(jí)分支法圖7.5三個(gè)分支表示法數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第8頁(yè)一、ASM圖和MDS圖描述方法條件輸出框圖7.6含有條件輸出框ASM圖數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第9頁(yè)一、ASM圖和MDS圖描述方法ASM圖硬件實(shí)現(xiàn)例7.1

已知ASM圖如圖7.7所表示，用PLA陣列和一定數(shù)量D觸發(fā)器實(shí)現(xiàn)。圖7.7經(jīng)過(guò)狀態(tài)圖分配ASM圖數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第10頁(yè)ASM圖硬件實(shí)現(xiàn)依據(jù)ASM圖，確定存在幾個(gè)狀態(tài)ASM圖導(dǎo)出狀態(tài)轉(zhuǎn)換表現(xiàn)

態(tài)次

態(tài)輸

出0000011001111001Ф000010Ф000011Ф0000表7.1狀態(tài)轉(zhuǎn)換表數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第11頁(yè)ASM圖硬件實(shí)現(xiàn)由ASM圖可得到輸出方程

最終得到硬件邏輯圖圖7.8圖7.7PLA邏輯電路圖數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第12頁(yè)一、ASM圖和MDS圖描述方法MDS圖MDS圖基本符號(hào)和結(jié)構(gòu)狀態(tài)圖到MDS圖（a）狀態(tài)圖（b）有輸出MDS圖圖7.9狀態(tài)圖到MDS圖改變有輸出狀態(tài)圖到MDS圖數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第13頁(yè)一、ASM圖和MDS圖描述方法狀態(tài)圖到MDS圖有條件輸入MDS圖圖7.11條件輸出數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第14頁(yè)一、ASM圖和MDS圖描述方法ASM圖轉(zhuǎn)換MDS圖圖7.12（a）ASM圖至MDS一例圖7.12（b）ASM圖至MDS另一例數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第15頁(yè)ASM圖轉(zhuǎn)換MDS圖ASM圖中條件輸出與MDS圖中條件輸出相對(duì)應(yīng)圖7.13詳細(xì)ASM圖至MDS圖轉(zhuǎn)換之二圖7.14詳細(xì)ASM圖至MDS圖轉(zhuǎn)換之三數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第16頁(yè)二、VHDL硬件描述語(yǔ)言硬件描述語(yǔ)言(HardwareDescriptionLanguage—HDL)RTL語(yǔ)言(RegisterTransferLanguage)GSAL語(yǔ)言(Group-SequentialAlgorithmslanguage)圖7.15分組-按序算法VHDL語(yǔ)言(VHSICHardwaredescriptionLanguage)數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第17頁(yè)VHDL語(yǔ)言是硬件描述語(yǔ)言中抽象程度很高一個(gè)語(yǔ)言，尤其便于對(duì)整個(gè)系統(tǒng)數(shù)學(xué)模型描述。利用VHDL語(yǔ)言設(shè)計(jì)數(shù)字系統(tǒng)特點(diǎn)利用VHDL語(yǔ)言設(shè)計(jì)數(shù)字系統(tǒng)特點(diǎn)采取自上而下設(shè)計(jì)方法系統(tǒng)可大量采取PLD芯片采取系統(tǒng)早期仿真降低了硬件電路設(shè)計(jì)難度主要設(shè)計(jì)文件是用VHDL語(yǔ)言編寫源程序數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第18頁(yè)VHDL語(yǔ)言實(shí)體（ENTITY），詳細(xì)格式以下：VHDL語(yǔ)言基本結(jié)構(gòu)一個(gè)完整VHDL語(yǔ)言程序通常包含實(shí)體（Entity）、結(jié)構(gòu)體（Architecture）、配置（Configuration）、程序包（Package）和庫(kù)（Library）5個(gè)部分。ENTITY實(shí)體名IS[類屬參數(shù)說(shuō)明；][端口說(shuō)明；]END實(shí)體名；PORT（端口名：方向數(shù)據(jù)類型；∶∶端口名：方向數(shù)據(jù)類型）；端口說(shuō)明：IEEE1076標(biāo)準(zhǔn)包中定義了以下慣用端口模式：

IN輸入，只能夠讀

OUT輸出，只能夠?qū)?/p>

BUFFER輸出

INOUT雙向，能夠讀或?qū)憯?shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第19頁(yè)VHDL語(yǔ)言例7.22輸入端與非門實(shí)體描述示例。LIBRARYIEEE；

USEIEEE.STD_LOGIC_1164.ALL；

ENTITYnandISPORT(a：INSTD_LOGIC；

b：INSTD_LOGIC；

c：OUTSTD_LOGIC)；

ENDnand；數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第20頁(yè)VHDL語(yǔ)言結(jié)構(gòu)體（ARCHITECTURE）結(jié)構(gòu)體分為兩部分：結(jié)構(gòu)說(shuō)明部分和結(jié)構(gòu)語(yǔ)句部分，其詳細(xì)描述格式為：

ARCHITECTURE結(jié)構(gòu)體名OF實(shí)體名IS--說(shuō)明語(yǔ)句

BEGIN--并行語(yǔ)句

END結(jié)構(gòu)體名；說(shuō)明語(yǔ)句：用于對(duì)結(jié)構(gòu)體內(nèi)部使用信號(hào)、常數(shù)、數(shù)據(jù)類型和函數(shù)進(jìn)行定義。比如：

ARCHITECTUREbehavOFmuxISSIGNALnel：STD_LOGIC；∶

BEGIN∶ENDbehav；數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第21頁(yè)VHDL語(yǔ)言例7.3全加器完整描述示例圖7.16電路原理圖數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第22頁(yè)VHDL語(yǔ)言結(jié)構(gòu)體（ARCHITECTURE）結(jié)構(gòu)體分為兩部分：結(jié)構(gòu)說(shuō)明部分和結(jié)構(gòu)語(yǔ)句部分，其詳細(xì)描述格式為：

ARCHITECTURE結(jié)構(gòu)體名OF實(shí)體名IS--說(shuō)明語(yǔ)句

BEGIN--并行語(yǔ)句

END結(jié)構(gòu)體名；說(shuō)明語(yǔ)句：用于對(duì)結(jié)構(gòu)體內(nèi)部使用信號(hào)、常數(shù)、數(shù)據(jù)類型和函數(shù)進(jìn)行定義。比如：

ARCHITECTUREbehavOFmuxISSIGNALnel：STD_LOGIC；∶

BEGIN∶ENDbehav；數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第23頁(yè)VHDL語(yǔ)言結(jié)構(gòu)體（ARCHITECTURE）結(jié)構(gòu)體分為兩部分：結(jié)構(gòu)說(shuō)明部分和結(jié)構(gòu)語(yǔ)句部分，其詳細(xì)描述格式為：

ARCHITECTURE結(jié)構(gòu)體名OF實(shí)體名IS--說(shuō)明語(yǔ)句

BEGIN--并行語(yǔ)句

END結(jié)構(gòu)體名；說(shuō)明語(yǔ)句：用于對(duì)結(jié)構(gòu)體內(nèi)部使用信號(hào)、常數(shù)、數(shù)據(jù)類型和函數(shù)進(jìn)行定義。比如：

ARCHITECTUREbehavOFmuxISSIGNALnel：STD_LOGIC；∶

BEGIN∶ENDbehav；數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第24頁(yè)VHDL語(yǔ)言程序包、庫(kù)及配置庫(kù)（LIBRARY）庫(kù)是經(jīng)編譯后數(shù)據(jù)集合，用來(lái)存放程序包定義、實(shí)體定義、結(jié)構(gòu)體定義和配置定義，使設(shè)計(jì)者能夠共享已經(jīng)編譯過(guò)設(shè)計(jì)結(jié)果。庫(kù)說(shuō)明總是放自在設(shè)計(jì)單元最前面：LIBRARY庫(kù)名；程序包（PACKAGE）程序包由標(biāo)題和包體兩部分組成,其結(jié)構(gòu)以下:數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第25頁(yè)VHDL語(yǔ)言數(shù)據(jù)類型種類VHDL語(yǔ)言數(shù)據(jù)對(duì)象VHDL語(yǔ)言數(shù)據(jù)類型數(shù)據(jù)類型轉(zhuǎn)換VHDL語(yǔ)言運(yùn)算操作符VHDL語(yǔ)言主要描述語(yǔ)句次序語(yǔ)句并行語(yǔ)句VHDL語(yǔ)言數(shù)據(jù)類型和運(yùn)算操作符標(biāo)號(hào)：BLOCK

塊頭

{說(shuō)明部分}BEGIN{并行語(yǔ)句}ENDBLOCK標(biāo)號(hào)；[進(jìn)程標(biāo)號(hào)：]PROCESS（敏感信號(hào)表）[IS][說(shuō)明區(qū)]BEGIN

次序語(yǔ)句

ENDPROCESS[進(jìn)程標(biāo)號(hào)]；數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第26頁(yè)VHDL語(yǔ)言例7.4

由時(shí)序邏輯電路組成模10計(jì)數(shù)器數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第27頁(yè)7.3數(shù)字系統(tǒng)實(shí)現(xiàn)方法數(shù)字系統(tǒng)通常能夠用硬件(Hardware)、軟件(Software)和微程序（Micro-Program）方法給予實(shí)現(xiàn)。一、硬件控制器實(shí)現(xiàn)方法在MSI硬件實(shí)現(xiàn)方法中，慣用計(jì)數(shù)器／移位存放器模塊、譯碼器模塊和少許邏輯門來(lái)實(shí)現(xiàn)控制子系統(tǒng)。數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第28頁(yè)一、硬件控制器實(shí)現(xiàn)方法例7.5用4位二進(jìn)制同時(shí)可預(yù)置加法計(jì)數(shù)器芯片74LS161(除是異步清0外，其它與74LSl63完全相同)及譯碼器實(shí)現(xiàn)前述數(shù)值計(jì)算系統(tǒng)控制子系統(tǒng)。圖7.17控制狀態(tài)圖數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第29頁(yè)一、硬件控制器實(shí)現(xiàn)方法例7.5用4位二進(jìn)制同時(shí)可預(yù)置加法計(jì)數(shù)器芯片74LS161(除是異步清0外，其它與74LSl63完全相同)及譯碼器實(shí)現(xiàn)前述數(shù)值計(jì)算系統(tǒng)控制子系統(tǒng)。圖7.18硬件控制器電路圖數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第30頁(yè)二、微程序控制器實(shí)現(xiàn)方法基本思想：將系統(tǒng)控制過(guò)程按一定規(guī)則(算法)編制成指令性條目并將其存放在控制存放器中，然后一條條將它們?nèi)〕霾⑥D(zhuǎn)化為系統(tǒng)各種控制信號(hào)，從而實(shí)現(xiàn)預(yù)定控制過(guò)程。數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第31頁(yè)二、微程序控制器實(shí)現(xiàn)方法例7.6用微程序設(shè)計(jì)方法實(shí)現(xiàn)前述數(shù)值計(jì)算系統(tǒng)控制子系統(tǒng)。解：該系統(tǒng)共有5個(gè)狀態(tài)、2個(gè)條件(st，k)、9個(gè)控制信號(hào)。5個(gè)狀態(tài)，需要3位二進(jìn)制編碼，即n＝3；2個(gè)條件，9個(gè)控制信號(hào)，即p＝2，m＝9；所需ROM地址為n+p＝3+2＝5位，ROM單元數(shù)為2n+p＝25＝32個(gè)(實(shí)際上，3位編碼中，只用000～100五種，故實(shí)際只需要5×2×2＝5×4＝20個(gè)單元)；ROM字長(zhǎng)為n＋m＝3＋9＝12位，ROM容量為2n+p×(n+m)＝32×12位。數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第32頁(yè)二、微程序控制器實(shí)現(xiàn)方法數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第33頁(yè)二、微程序控制器實(shí)現(xiàn)方法圖7.20微程序控制器電路數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第34頁(yè)7.4數(shù)字系統(tǒng)設(shè)計(jì)舉例首先從系統(tǒng)級(jí)分析入手，確定初步方案；然后將設(shè)計(jì)細(xì)分，進(jìn)行模塊劃分；直至用VHDL進(jìn)行綜合;編寫控制算法，實(shí)現(xiàn)系統(tǒng)仿真。其過(guò)程大致分為三步：系統(tǒng)調(diào)研，確定初步方案；模塊劃分，確定詳細(xì)方案；選取模塊，完成詳細(xì)設(shè)計(jì)。數(shù)字電子技術(shù)之?dāng)?shù)字系統(tǒng)設(shè)計(jì)概述第35頁(yè)數(shù)字密碼引爆系統(tǒng)設(shè)計(jì)實(shí)例系統(tǒng)概述數(shù)字密碼引爆器密碼將采取三個(gè)十進(jìn)制數(shù)字，當(dāng)三個(gè)數(shù)字輸入正確后，就能夠正確引爆起爆裝置。當(dāng)輸入密碼不正確時(shí)，多一位或少一位十進(jìn)制數(shù)據(jù)都不會(huì)引爆，將產(chǎn)生錯(cuò)誤，使系統(tǒng)報(bào)警，增加了系統(tǒng)可靠性。系統(tǒng)功效描述與使用要求輸入信號(hào)及電路