第五章存儲器習(xí)題課

第五章習(xí)題課:

存儲器系統(tǒng)設(shè)計(jì)

存儲器系統(tǒng)設(shè)計(jì)是將所選芯片與所確定的地址空間聯(lián)系起來，就是將芯片中的存儲單元與實(shí)際地址一一對應(yīng)起來，從而達(dá)到通過尋址對存儲單元進(jìn)行讀寫的目的。存儲器地址分配16位微處理器可尋址的存儲單元數(shù)為1M,最低地址為00000H,最高地址為FFFFFH.在PC/XT的存儲器系統(tǒng)中，RAM占低端地址，ROM占高端地址，這種分配是通過譯碼器來實(shí)現(xiàn)的。存儲器芯片與CPU的連接這種連接是指地址線、數(shù)據(jù)線和控制線即三種總線的連接。要求：必須滿足對芯片尋址范圍的要求。CPU發(fā)出的地址信號必須實(shí)現(xiàn)兩種選擇：

1.對存儲器芯片的選擇，使相關(guān)芯片的片選端CS有效－－－－片選；（片選信號由存儲器芯片的外部譯碼電路產(chǎn)生）

2.在選中的芯片內(nèi)部再選擇某一存儲單元－－－－字選。（字選信號由存儲器芯片的內(nèi)部譯碼電路產(chǎn)生）片內(nèi)譯碼和片選譯碼片內(nèi)譯碼:

在芯片內(nèi)部的譯碼電路用于區(qū)分芯片內(nèi)部不同的端口片選譯碼:在芯片外部的譯碼電路用于選擇不同的芯片或端口外部譯碼電路的三種譯碼方法1.線性選擇法：直接用CPU地址總線的某一高位線作為存儲器芯片的片選信號。優(yōu)點(diǎn)：片選信號產(chǎn)生電路簡單，用一條地址線和MREQ組合產(chǎn)生CS

缺點(diǎn)：a.尋址空間有限

b.地址的不連續(xù)性和多義性

2.部分譯碼法:采用部分高位地址線作為譯碼器的輸入；優(yōu)點(diǎn)：可得到有連續(xù)地址的存儲區(qū)缺點(diǎn)：也會(huì)產(chǎn)生地址的多義性。3.全譯碼法：將高位地址線全部作為譯碼器的輸入，用譯碼器的輸出作片選信號。低位地址線用作字選，與芯片的地址輸入端直接相連；高位地址線連接進(jìn)譯碼電路，用來產(chǎn)生片選信號。優(yōu)點(diǎn)：所有地址線都參與片內(nèi)或片外的地址譯碼，不會(huì)產(chǎn)生地址的多義性和不連續(xù)性。缺點(diǎn)：地址譯碼電路較為復(fù)雜。地址譯碼器就是將CPU的地址輸出信號按一定的規(guī)則譯碼成某些芯片的片選信號和地址輸入信號，被選中的芯片即CPU尋址的芯片。外部譯碼電路的構(gòu)成可用門電路、譯碼器或者兩者的組合實(shí)現(xiàn)。門電路：與門、非門、或門、與非門、或非門等譯碼器：

2-4線譯碼器74LS1393-8線譯碼器74LS1384-16線譯碼器74LS154等

采用RAM4K×8芯片若干，擴(kuò)展為Intel8086d存儲器，存儲器區(qū)地址從DB000開始共8K×16個(gè)單元。完成與CPU的接口。例題1具體步驟如下：一.確定所需的存儲器芯片數(shù)二.轉(zhuǎn)換成二進(jìn)制地址范圍三.畫出除與非門以外的所有芯片四.接線五.檢查

解題步驟解題步驟：一.確定所需的存儲器芯片數(shù)：字?jǐn)U展:8/4=2,位擴(kuò)展：16/8=2,故需2×2=4片；二.將存儲器區(qū)的十六進(jìn)制地址范圍轉(zhuǎn)換成二進(jìn)制地址范圍，并分成三部分：因?yàn)?12=4K,故存儲芯片接低12位地址,ABC接A14~A12,其余接到三個(gè)G端

1011 0000 0000 00001101 1100 1111 1111 1111三.畫出除與非門以外的所有芯片：8086CPU一片、74LS138譯碼器一片、存儲器芯片4片(分給高低地址各2片)四.接線CPU：數(shù)據(jù)線、地址線、M/IO、RD、WR；

74LS138：三個(gè)G端、ABC、輸出端；存儲芯片：地址線、數(shù)據(jù)線、WE、OE、片選

A11~A0A19~A12WRIntel8086D15~D0RDM/IOG1G2AG2BCBAYi74LS138CSCSOEOEWEWERAM4K×8(1)接主要線：將低12位地址由CPU接到4個(gè)存儲器芯片，將始地址的A14~A12接到ABC，將其余地址端接到二個(gè)G端(留一個(gè)給M/IO)；

(2)接譯碼器輸出線以確定存儲器的高低地址區(qū)：因?yàn)?011)B=(3)D,(100)B=(4)D,所以Y3接兩片低地址存儲芯片的片選端，Y4接兩片高地址的存儲芯片的片選端；

(3)高低地址的2片存儲芯片的低8位數(shù)據(jù)線接到CPU的D7~D0,高低地址的高8位接到D15~D8；

(4)接M/IO、RD、WR線(注意ROM、EPROM、E2PROM不用接WR)。五.檢查：各芯片的邏輯符號畫法是否正確(特別是小圈及非號)；以上所有線是否接齊；各輸出輸出端是高電平有效還是低電平有效？（是否在電路中作了相應(yīng)的改變）A11~A0A18A17A16A15RDWRM/IOIntel8086A19G1G2AG2BCBAA14A13A12Y4Y3CSCSOEOEWEWECSCSOEOEWEWED15~D0RAM4K×8RAM4K×874LS138

為8086CPU擴(kuò)展程序存儲區(qū)A000：0000H~A000：07FFH.擴(kuò)展數(shù)據(jù)存儲區(qū)A000：0800H~A000：0FFFH。可用EPROM2716：2K×8芯片，以及RAM2K×8，譯碼器可選74LS138。例題2解題步驟：(參照上題)所需芯片：2片EPROM，2片RAM；(用2片構(gòu)成16位)程序存儲器的地址范圍：1010 000000000000 00001010 000001111111 1111數(shù)據(jù)存儲器的地址范圍：1010 00001000000000001010 0000111111111111A11~A0A19A18A17A16A15RDWRM/IOIntel8086G1G2AG2BCBAA14A13A12A11Y1Y0CECEOEOECSCSOEOEWEWED15~D0EPROM2716RAM2K×8D15~D8D7~D0D15~D8D7~D0A11~A0A11~A074LS13874LS138接法靈活，只要保證指定的地址加到138上使138工作即可。多出的G端可接高電平或接地。

M/IO不一定要接到138上，可以與RD、WR分別相與后接到存儲芯片上。注釋：習(xí)題小結(jié)存儲器與CPU的連接是從三個(gè)方面進(jìn)行考慮的：

1.數(shù)據(jù)總線的連接是根據(jù)CPU的數(shù)據(jù)總線位數(shù)和存儲器芯片的數(shù)據(jù)位數(shù)來確定的；

2.地址總線的連接是由存儲器系統(tǒng)的容量要求和地址范圍共同決定的。3.實(shí)現(xiàn)芯片選擇的譯碼方式由3種：線選方式，部分譯碼方式和全譯碼方式。這三種方式的共同處是將CPU的低位地址信號直接接到存儲器芯片，實(shí)現(xiàn)片內(nèi)的單元選擇（字選）；不同處是對CPU的高位地址線利用的不同。線選方式用于存儲量較小的系統(tǒng)；部分譯碼方式用于選擇同一類存儲器中的各組芯片；全譯碼方式用于較大區(qū)域連續(xù)的存儲區(qū)。作業(yè):

為80